KR100978713B1 - 시스템 리셋 원인 판별 장치 및 방법 - Google Patents

시스템 리셋 원인 판별 장치 및 방법 Download PDF

Info

Publication number
KR100978713B1
KR100978713B1 KR1020030046400A KR20030046400A KR100978713B1 KR 100978713 B1 KR100978713 B1 KR 100978713B1 KR 1020030046400 A KR1020030046400 A KR 1020030046400A KR 20030046400 A KR20030046400 A KR 20030046400A KR 100978713 B1 KR100978713 B1 KR 100978713B1
Authority
KR
South Korea
Prior art keywords
reset
software
power
monitoring unit
output signal
Prior art date
Application number
KR1020030046400A
Other languages
English (en)
Other versions
KR20050006539A (ko
Inventor
정동형
Original Assignee
엘지에릭슨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지에릭슨 주식회사 filed Critical 엘지에릭슨 주식회사
Priority to KR1020030046400A priority Critical patent/KR100978713B1/ko
Publication of KR20050006539A publication Critical patent/KR20050006539A/ko
Application granted granted Critical
Publication of KR100978713B1 publication Critical patent/KR100978713B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 시스템의 오동작 등으로 인한 시스템 리셋이 발생한 경우, 리셋의 원인을 판별할 수 있도록 하는 시스템 리셋 원인 판별 장치 및 방법에 관한 것으로, 시스템 전원이 오프된 후, 다시 온되었음을 감시하는 전원 리셋 감시부와; 소프트웨어가 리셋되었음을 감시하는 소프트웨어 리셋 감시부와; 상기 전원 리셋 감시부와 소프트웨어 리셋 감시부의 출력 신호에 의거하여 시스템 리셋의 원인을 파악하는 제어부와; 상기 제어부의 제어하에 전원 이상으로 발생한 시스템 리셋의 횟수, 소프트웨어 이상으로 발생한 시스템 리셋의 횟수, 시스템 리셋 발생 시각 및 시스템 리셋이 발생하기 전의 시스템 정보를 저장하는 메모리부를 구비하여 이루어지는 것이 바람직하다.
시스템 리셋, 전원 리셋 감시, 소프트웨어 리셋 감시

Description

시스템 리셋 원인 판별 장치 및 방법{CAUSE DISTINGUISH APPARATUS AND METHOD OF SYSTEM RESET}
도 1은 본 발명의 일 실시예에 따른 시스템 리셋 원인 감시 장치의 구성을 보인 도면.
도 2는 본 발명의 일 실시예에 따른 시스템 리셋의 원인 판별 방법을 설명하기 위한 플로우챠트.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10. 전원 리셋 감시부, 15, 25. 래치
20. 소프트웨어 리셋 감시부, 30. 제어부,
40. 메모리부, 50. SIO/LAN 인터페이스부
본 발명은 시스템 리셋 원인 판별 장치 및 방법에 관한 것으로서, 특히 시스템의 오동작 등으로 인한 시스템 리셋이 발생한 경우, 리셋의 원인을 판별할 수 있 도록 하는 시스템 리셋 원인 판별 장치 및 방법에 관한 것이다.
일반적으로 교환기와 같은 통신 시스템은 운용중에 전원의 온/오프, 소프트웨어 이상으로 인한 오동작 등으로 인해 시스템을 재가동시키는, 이른바 리셋 동작을 수행하게 되는 데, 종래에는 시스템 리셋 발생시 리셋이 발생한 원인을 파악할 수 없어서, 리셋의 원인에 대해 가능성에 대한 추측으로 접근하였다.
또한, 시스템 리셋은 관리자가 시스템을 사용하고 있는 상황에서 일어나는 것이기 때문에, 상황 재현 시험을 할 수 없게 되어, 더 더욱 리셋 원인을 파악할 수 없게 된다.
이상에서 살펴본 바와 같이, 종래에는 시스템 리셋 발생시 리셋이 발생한 원인을 파악할 수 없게 되어, 리셋을 발생시킨 원인을 해결하기가 어려워지는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 발생한 리셋이 전원 이상으로 발생한 리셋인지 소프트웨어 이상으로 발생한 리셋인 지를 감시하고, 감시 결과를 메모리 영역에 기록함으로써, 관리자가 리셋의 원인을 파악할 수 있도록 하는 시스템 리셋 원인 판별 장치 및 방법을 제공함에 그 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 시스템 리셋 원인 판별 장치는, 시스템 전원이 오프된 후, 다시 온되었음을 감시하는 전원 리셋 감시부와; 소프트웨어가 리셋되었음을 감시하는 소프트웨어 리셋 감시부와; 상기 전원 리셋 감시부와 소프트웨어 리셋 감시부의 출력 신호에 의거하여 시스템 리셋의 원인을 파악하는 제어부와; 상기 제어부의 제어하에 전원 이상으로 발생한 시스템 리셋의 횟수, 소프트웨어 이상으로 발생한 시스템 리셋의 횟수, 시스템 리셋 발생 시각 및 시스템 리셋이 발생하기 전의 시스템 정보를 저장하는 메모리부를 포함한다.
여기서, 상기 전원 리셋 감시부는, 상기 제어부로부터 클럭 펄스를 인가받는 클럭단과; 전원이 오프되었다가 온되면 하이 레벨의 출력 신호를 출력하고, 상기 클럭단을 통해 인가받은 클럭 펄스에 의거하여 상기 출력 신호를 변화시키는 출력단을 구비하는 래치를 포함한다.
그리고, 상기 소프트웨어 리셋 감시부는, 소프트웨어를 리셋시키는 소프트웨어 리셋부에 연결되는 프리셋단과; 상기 제어부로부터 클럭 펄스를 인가받는 클럭단과; 상기 프리셋단으로부터 입력되는 입력 신호에 의거하여 출력 신호를 변화시키고, 상기 클럭단을 통해 인가받은 클럭 펄스에 의거하여 상기 출력 신호를 변화시키는 출력단을 구비하는 래치를 포함한다.
그리고, 상기 제어부는, 시스템 리셋이 발생한 후, 상기 전원 리셋 감시부에서 출력되는 신호와 상기 소프트웨어 리셋 감시부에서 출력되는 신호의 변화에 따라 시스템 리셋의 원인을 파악하고, 파악된 원인에 따라 전원 리셋 카운트 또는 소프트웨어 리셋 카운트의 카운트 값을 증가시키며, 출력 신호가 변한 상기 전원 리셋 감시부 또는 상기 소프트웨어 리셋 감시부에 펄스 클럭을 인가하여 변화된 출력 신호를 원상태로 되돌려 놓는 것을 특징으로 한다.
한편, 본 발명의 일 실시예에 따른 시스템 리셋 원인 판별 방법은, 초기 전원을 인가받은 후, 전원 리셋 감시부 및 소프트웨어 리셋 감시부의 클럭단에 클럭 펄스를 인가하는 과정과; 시스템 리셋이 발생한 후, 상기 전원 리셋 감시부의 출력 신호가 변한 경우에는, 전원 리셋 카운트의 카운트 값을 증가시키고, 상기 전원 리셋 감시부로 클럭 펄스를 인가하는 과정과; 상기 전원 리셋 감시부의 출력 신호는 그대로이고, 상기 소프트웨어 리셋 감시부의 출력 신호가 변한 경우에는, 소프트웨어 리셋 카운트의 카운트 값을 증가시키고, 상기 소프트웨어 리셋 감시부로 클럭 펄스를 인가하는 과정을 포함하여 이루어진다.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 시스템 리셋 원인 판별 장치 및 방법에 대해서 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 시스템 리셋 원인 감시 장치의 구성을 보인 도로, 전원 리셋 감시부(10)와, 소프트웨어 리셋 감시부(20)와, 제어부(30)와, 메모리부(40)와, SIO/LAN(Serial Input Output/Local Area Network) 인터페이스부(50)를 구비하여 이루어진다.
이와 같은 구성에 있어서, 전원 리셋 감시부(10)는 시스템 전원이 오프(OFF)된 후 다시 온(ON)되었음을 감시하는 것으로, 전원(VCC)에 연결되는 PR(Preset)단 및 CLR(Clear)단과, 제어부(30)로부터 인가되는 클럭 펄스를 인가받는 클럭단(CLK)과, 클럭단(CLK)을 통해 인가받은 클럭 펄스에 의거하여 출력 값을 출력하는 출력단(Q)을 구비하는 래치(Latch)1(15)로 이루어진다.
시스템에 초기 전원이 인가되면, 래치1(15)은 하이 레벨(5V)의 출력 신호를 출력한다. 래치1(15)에서 출력되는 출력 신호는 포트 1을 통해 제어부(30)로 인가되는 데, 포트 1을 통해 래치1(15)로부터 하이 레벨(5V)의 출력 신호를 인가받은 제어부(30)는 포트 3을 이용하여 래치1(15)의 클럭단(CLK)에 한 번의 클럭 펄스를 인가한다.
전술한 바와 같이, 제어부(30)로부터 클럭 펄스를 인가받은 래치1(15)은 클럭 펄스의 인가에 따라 출력단(Q)에서 출력되는 출력 신호를 하이 레벨(5V)에서 로우 레벨(0V)로 변환시켜 출력한다.
이에 따라, 제어부(30)는 포트 1을 통해 래치1(15)로부터 로우 레벨(0V)의 출력 신호를 인가받게 된다.
전술한 바와 같이, 초기 전원을 인가받아 시스템이 구동하는 중에 시스템에 어떠한 원인으로 인해 전원이 오프된 후 바로 전원이 온 상태로 되면, 시스템은 리셋되어 재구동하게 되는 데, 전원에 의해 시스템이 재구동되면 래치1(15)은 다시 하이 레벨(5V)의 출력 신호를 출력하게 된다.
따라서, 제어부(30)는 포트 1을 통해 래치1(15)로부터 하이 레벨(5V)의 출력 신호를 입력받게 되는 데, 제어부(30)는 시스템이 리셋된 후 포트 1을 통해 인가되는 신호가 하이 레벨(5V)이면, 메모리부(40)의 소정 영역에 저장되어 있는 전원 리 셋 카운트(=전원 이상으로 발생한 리셋을 계수하기 위한 카운트)의 카운트 값을 1 증가시키고, 포트 3을 이용하여 래치1(15)의 클럭단(CLK)에 한 번의 클럭 펄스를 인가한다.
전술한 바와 같이, 제어부(30)로부터 클럭 펄스를 인가받은 래치1(15)은 클럭 펄스의 인가에 따라 출력단(Q)에서 출력되는 출력 신호를 하이 레벨(5V)에서 로우 레벨(0V)로 변환시켜 출력한다.
이상에서 살펴본 바와 같이, 전원 리셋 감시부(10)는 시스템 전원이 오프되었다가 온되면, 시스템 전원이 오프되기 전에 제어부(30)에 의해 로우 레벨(0V)로 출력되던 출력단(Q)의 출력 신호가 하이 레벨(5V)로 변환되어 출력되므로, 제어부(30)는 시스템 리셋 후, 전원 리셋 감시부(10)에서 출력되는 출력 신호를 감시하여 출력 신호가 하이 레벨로 변환되어 있으면, 시스템 리셋이 전원의 이상으로 발생한 것으로 판단하여 메모리부(40)의 소정 영역에 저장되어 있는 전원 리셋 카운트를 1 증가시킨다.
또한, 제어부(30)에서 전원 리셋 카운트를 증가시킬 때, 메모리부(40)의 소정 영역에 전원 이상으로 인한 시스템 리셋이 발생한 시간 및 시스템 리셋이 발생하기 전의 시스템 정보를 저장한다.
한편, 소프트웨어 리셋 감시부(20)는 소프트웨어가 리셋되었음을 감시하는 것으로, 전원(VCC)에 연결되는 CLR단과, 시스템의 소프트웨어 리셋부(미도시)에 연결되는 PR단과, 제어부(30)로부터 인가되는 클럭 펄스를 인가받는 클럭단(CLK)과, 클럭단(CLK)을 통해 인가받은 클럭 펄스에 의거하여 출력 값을 출력하는 출력단(Q) 을 구비하는 래치2(25)로 이루어진다.
시스템에 초기 전원이 인가되면, 래치2(25)는 하이 레벨(5V)의 출력 신호를 출력한다. 래치2(25)에서 출력되는 출력 신호는 포트 2를 통해 제어부(30)로 인가되는 데, 포트 2를 통해 래치2(25)로부터 하이 레벨(5V)의 출력 신호를 인가받은 제어부(30)는 포트 3을 이용하여 래치2(25)의 클럭단(CLK)에 한 번의 클럭 펄스를 인가한다.
전술한 바와 같이, 제어부(30)로부터 클럭 펄스를 인가받은 래치2(25)는 클럭 펄스의 인가에 따라 출력단(Q)에서 출력되는 출력 신호를 하이 레벨(5V)에서 로우 레벨(0V)로 변환시켜 출력한다.
이에 따라, 제어부(30)는 포트 2를 통해 래치2(25)로부터 로우 레벨(0V)의 출력 신호를 인가받게 된다.
전술한 바와 같이, 초기 전원을 인가받아 시스템이 구동하는 중에 소프트웨어 이상으로 시스템이 리셋되면, 소프트웨어 리셋부(미도시)에 연결되어 있는 PR단의 입력 신호가 하이 레벨(5V)에서 로우 레벨(0V)로 떨어지게 되어, 래치2(25)의 출력 신호가 로우 레벨(0V)에서 하이 레벨(5V)로 변한다.
따라서, 제어부(30)는 포트 2를 통해 래치2(25)로부터 하이 레벨(5V)의 출력 신호를 입력받게 되는 데, 제어부(30)는 시스템이 리셋된 후 포트 2를 통해 인가되는 신호가 하이 레벨(5V)이면, 메모리부(40)의 소정 영역에 저장되어 있는 소프트웨어 리셋 카운트(=소프트웨어 이상으로 발생한 리셋을 계수하기 위한 카운트)의 카운트 값을 1 증가시키고, 포트 3을 이용하여 래치1(15)의 클럭단(CLK)에 한 번의 클럭 펄스를 인가한다.
전술한 바와 같이, 제어부(30)로부터 클럭 펄스를 인가받은 래치2(25)는 클럭 펄스의 인가에 따라 출력단(Q)에서 출력되는 출력 신호를 하이 레벨(5V)에서 로우 레벨(0V)로 변환시켜 출력한다.
이상에서 살펴본 바와 같이, 소프트웨어 리셋 감시부(20)는 소프트웨어 이상으로 시스템이 리셋되면, 시스템이 리셋되기 전에 제어부(30)에 의해 로우 레벨(0V)로 출력되던 출력단(Q)의 출력 신호가 하이 레벨(5V)로 변환되어 출력되므로, 제어부(30)는 시스템 리셋 후, 소프트웨어 리셋 감시부(20)에서 출력되는 출력 신호를 감시하여 출력 신호가 하이 레벨로 변환되어 있으면, 시스템 리셋이 소프트웨어 이상으로 발생한 것으로 판단하여 메모리부(40)의 소정 영역에 저장되어 있는 소프트웨어 리셋 카운트를 1 증가시킨다.
또한, 제어부(30)에서 소프트웨어 리셋 카운트를 증가시킬 때, 메모리부(40)의 소정 영역에 소프트웨어 이상으로 인한 시스템 리셋이 발생한 시간 및 시스템 리셋이 발생하기 전의 시스템 정보를 저장한다.
한편, 제어부(30)는 시스템 리셋이 발생한 후, 인가되는 전원 리셋 감시부(10)와 소프트웨어 리셋 감시부(20)의 출력 신호의 변화에 따라 시스템 리셋이 전원 이상으로 발생한 것인지 소프트웨어 이상으로 발생한 것인 지를 판단하고, 판단된 결과에 따라 메모리부(40)의 소정 메모리 영역에 저장되어 있는 전원 리셋 카운트 또는 소프트웨어 리셋 카운트의 카운트 값을 1씩 증가시킨다. 그리고, 전원 리셋 감시부(10) 또는 소프트웨어 리셋 감시부(20)의 클럭단(CLK)에 클럭 펄스 를 인가하여 전원 리셋 감시부(10) 또는 소프트웨어 리셋 감시부(20)의 출력 신호를 로우 레벨(0V)로 변화시킨다.
또한, 제어부(30)는 주기적으로 현재의 각 국선 점유 수, 동시 점유된 수, 최종 점유된 국선 번호 또는 내선 번호 등의 각종 시스템 정보를 메모리부(40)의 소정 메모리 영역에 계속 업데이트하고 있다가, 전원 리셋 카운트 또는 소프트웨어 리셋 카운트의 카운트 값을 1 증가시킬 때, 시스템 리셋이 발생한 시간과 함께 시스템 리셋이 발생하기 전의 시스템 정보를 메모리부(40)의 소정 메모리 영역에 저장한다.
도 2는 본 발명의 일 실시예에 따른 시스템 리셋의 원인 판별 방법을 설명하기 위한 플로우챠트이다.
우선, 초기 전원을 인가받으면, 제어부(30)는 전원 리셋 감시부(10) 및 소프트웨어 리셋 감시부(20)의 클럭단(CLK)에 클럭 펄스를 인가하여 전원 리셋 감시부(10) 및 소프트웨어 리셋 감시부(20)의 출력 신호를 로우 레벨(0V)로 변화시킨다(S10, S12).
이후, 시스템의 오동작으로 인해 시스템 리셋이 발생하면, 전원 리셋 감시부(10) 및 소프트웨어 리셋 감시부(20)의 출력 신호를 감시하여 전원 리셋 감시부(10)의 출력 신호가 하이 레벨(5V)로 변했는 지를 판단한다(S14, S16).
상기한 과정 S16의 판단결과 전원 리셋 감시부(10)의 출력 신호가 하이 레벨(5V)로 변한 경우에는, 상기한 과정 S14에서 발생한 시스템 리셋이 전원 이상으로 발생한 것으로 판단하여 메모리부(40)의 소정 메모리 영역에 저장되어 있는 전원 리셋 카운트의 카운트 값을 1 증가시키고, 전원 리셋 감시부(10)의 클럭단(CLK)에 클럭 펄스를 인가하여 전원 리셋 감시부(10)의 출력 신호를 로우 레벨(0V)로 변화시킨다(S18, S20).
이후에는, 상기한 과정 S14로 진행하여 시스템의 오동작으로 인해 시스템 리셋이 발생하는 지를 판단한다.
상기한 과정 S18에서 전원 리셋 카운트의 카운트 값을 1 증가시킬 때, 시스템 리셋이 발생한 시간 및 시스템 리셋 전의 시스템 정보를 소정 메모리 영역에 저장한다.
한편, 상기한 과정 S16의 판단결과 전원 리셋 감시부(10)의 출력 신호가 로우 레벨(0V)을 그대로 유지하고 있는 경우에는, 소프트웨어 리셋 감시부(20)의 출력 신호가 하이 레벨(5V)로 변했는 지를 판단한다(S22).
상기한 과정 S22의 판단결과 소프트웨어 리셋 감시부(20)의 출력 신호가 하이 레벨(5V)로 변한 경우에는, 상기한 과정 S14에서 발생한 시스템 리셋이 소프트웨어 이상으로 발생한 것으로 판단하여 메모리부(40)의 소정 메모리 영역에 저장되어 있는 소프트웨어 리셋 카운트의 카운트 값을 1 증가시키고, 소프트웨어 리셋 감시부(20)의 클럭단(CLK)에 클럭 펄스를 인가하여 소프트웨어 리셋 감시부(20)의 출력 신호를 로우 레벨(0V)로 변화시킨다(S24, S26).
이후에는, 상기한 과정 S14로 진행하여 시스템의 오동작으로 인해 시스템 리셋이 발생하는 지를 판단한다.
상기한 과정 S24에서 소프트웨어 리셋 카운트의 카운트 값을 1 증가시킬 때, 시스템 리셋이 발생한 시간 및 시스템 리셋 전의 시스템 정보를 소정 메모리 영역에 저장한다.
이후, 시스템 관리자는 SIO/LAN 인터페이스부(50)를 통해 시스템의 전원 이상으로 발생한 시스템 리셋의 횟수와, 시스템의 소프트웨어 이상으로 발생한 시스템 리셋의 횟수를 확인함과 동시에, 시스템 리셋이 발생한 시각 및 시스템 리셋이 발생하기 전의 시스템 정보에 의거하여 시스템 리셋의 원인을 파악하게 된다.
본 발명의 시스템 리셋 원인 판별 장치 및 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
이상에서 설명한 바와 같은 본 발명의 시스템 리셋 원인 판별 장치 및 방법에 따르면, 발생한 시스템 리셋이 전원 이상으로 발생한 리셋인지 소프트웨어 이상으로 발생한 리셋인 지를 감시하고, 감시 결과 및 시스템 리셋이 발생한 시간, 시스템 리셋이 발생하기 전의 시스템 상태 정보를 메모리 영역에 기록함으로써, 추후 시스템 관리자가 어떤 종류의 시스템 리셋이 몇회 발생했는 지를 바로 확인할 수 있게 된다.
이에 따라, 시스템 리셋의 원인이되는 문제를 빠른 시간 내에 해결할 수 있게 된다.

Claims (5)

  1. 삭제
  2. 시스템 전원이 오프된 후, 다시 온되었음을 감시하는 전원 리셋 감시부와;
    소프트웨어가 리셋되었음을 감시하는 소프트웨어 리셋 감시부와;
    상기 전원 리셋 감시부와 상기 소프트웨어 리셋 감시부의 출력 신호에 의거하여 시스템 리셋의 원인을 파악하는 제어부와;
    상기 제어부의 제어하에 전원 이상으로 발생한 시스템 리셋의 횟수, 소프트웨어 이상으로 발생한 시스템 리셋의 횟수, 시스템 리셋 발생 시각 및 시스템 리셋이 발생하기 전의 시스템 정보를 저장하는 메모리부를 포함하되,
    상기 전원 리셋 감시부는, 상기 제어부로부터 클럭 펄스를 인가받는 클럭단과; 전원이 오프되었다가 온되면 하이 레벨의 출력 신호를 출력하고, 상기 클럭단을 통해 인가받은 클럭 펄스에 의거하여 상기 출력 신호를 변화시키는 출력단을 구비하는 래치를 포함하는 시스템 리셋 원인 판별 장치.
  3. 시스템 전원이 오프된 후, 다시 온되었음을 감시하는 전원 리셋 감시부와;
    소프트웨어가 리셋되었음을 감시하는 소프트웨어 리셋 감시부와;
    상기 전원 리셋 감시부와 상기 소프트웨어 리셋 감시부의 출력 신호에 의거하여 시스템 리셋의 원인을 파악하는 제어부와;
    상기 제어부의 제어하에 전원 이상으로 발생한 시스템 리셋의 횟수, 소프트웨어 이상으로 발생한 시스템 리셋의 횟수, 시스템 리셋 발생 시각 및 시스템 리셋이 발생하기 전의 시스템 정보를 저장하는 메모리부를 포함하되,
    상기 소프트웨어 리셋 감시부는, 소프트웨어를 리셋시키는 소프트웨어 리셋부에 연결되는 프리셋단과; 상기 제어부로부터 클럭 펄스를 인가받는 클럭단과; 상기 프리셋단으로부터 입력되는 입력 신호에 의거하여 출력 신호를 변화시키고, 상기 클럭단을 통해 인가받은 클럭 펄스에 의거하여 상기 출력 신호를 변화시키는 출력단을 포함하는 시스템 리셋 원인 판별 장치.
  4. 시스템 전원이 오프된 후, 다시 온되었음을 감시하는 전원 리셋 감시부와;
    소프트웨어가 리셋되었음을 감시하는 소프트웨어 리셋 감시부와;
    상기 전원 리셋 감시부와 상기 소프트웨어 리셋 감시부의 출력 신호에 의거하여 시스템 리셋의 원인을 파악하는 제어부와;
    상기 제어부의 제어하에 전원 이상으로 발생한 시스템 리셋의 횟수, 소프트웨어 이상으로 발생한 시스템 리셋의 횟수, 시스템 리셋 발생 시각 및 시스템 리셋이 발생하기 전의 시스템 정보를 저장하는 메모리부를 포함하되,
    상기 제어부는, 시스템 리셋이 발생한 후, 상기 전원 리셋 감시부에서 출력되는 신호와 상기 소프트웨어 리셋 감시부에서 출력되는 신호의 변화에 따라 시스템 리셋의 원인을 파악하고, 파악된 원인에 따라 전원 리셋 카운트 또는 소프트웨어 리셋 카운트의 카운트 값을 증가시키며, 출력 신호가 변한 상기 전원 리셋 감시부 또는 상기 소프트웨어 리셋 감시부에 펄스 클럭을 인가하여 변화된 출력 신호를 원상태로 되돌려 놓는 것을 특징으로 하는 시스템 리셋 원인 판별 장치.
  5. 초기 전원을 인가받은 후, 전원 리셋 감시부 및 소프트웨어 리셋 감시부의 클럭단에 클럭 펄스를 인가하는 과정과;
    시스템 리셋이 발생한 후, 상기 전원 리셋 감시부의 출력 신호가 변한 경우 에는, 전원 리셋 카운트의 카운트 값을 증가시키고, 상기 전원 리셋 감시부로 클럭 펄스를 인가하는 과정과;
    상기 전원 리셋 감시부의 출력 신호는 그대로이고, 상기 소프트웨어 리셋 감시부의 출력 신호가 변한 경우에는, 소프트웨어 리셋 카운트의 카운트 값을 증가시키고, 상기 소프트웨어 리셋 감시부로 클럭 펄스를 인가하는 과정을 포함하여 이루어지는 시스템 리셋 원인 판별 방법.
KR1020030046400A 2003-07-09 2003-07-09 시스템 리셋 원인 판별 장치 및 방법 KR100978713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030046400A KR100978713B1 (ko) 2003-07-09 2003-07-09 시스템 리셋 원인 판별 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046400A KR100978713B1 (ko) 2003-07-09 2003-07-09 시스템 리셋 원인 판별 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050006539A KR20050006539A (ko) 2005-01-17
KR100978713B1 true KR100978713B1 (ko) 2010-08-30

Family

ID=37220337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046400A KR100978713B1 (ko) 2003-07-09 2003-07-09 시스템 리셋 원인 판별 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100978713B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9632855B2 (en) 2014-11-12 2017-04-25 Hyundai Motor Company Method and apparatus for controlling watchdog

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648918B1 (ko) * 2005-07-04 2006-11-24 에스케이텔레시스 주식회사 전원리셋검출장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010695A (ko) * 1996-07-03 1998-04-30 구자홍 중앙처리장치의 리세트 종류 판별회로
JP2000322107A (ja) * 1999-05-10 2000-11-24 Yamaha Motor Co Ltd プログラム制御装置のリセット判別方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010695A (ko) * 1996-07-03 1998-04-30 구자홍 중앙처리장치의 리세트 종류 판별회로
JP2000322107A (ja) * 1999-05-10 2000-11-24 Yamaha Motor Co Ltd プログラム制御装置のリセット判別方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9632855B2 (en) 2014-11-12 2017-04-25 Hyundai Motor Company Method and apparatus for controlling watchdog

Also Published As

Publication number Publication date
KR20050006539A (ko) 2005-01-17

Similar Documents

Publication Publication Date Title
CN109407807B (zh) 一种芯片复位电路、复位方法及mcu芯片
US7200759B2 (en) Method and device for making information contents of a volatile semiconductor memory irretrievable
US20100293410A1 (en) Memory Downsizing In A Computer Memory Subsystem
US20170337066A1 (en) Computer and controlling method thereof
US7694163B1 (en) System for generating and monitoring voltages generated for a variety of different components on a common printed circuit board
KR100978713B1 (ko) 시스템 리셋 원인 판별 장치 및 방법
KR100242518B1 (ko) 온-보드 마이크로컴퓨터의 데이터 기록 제어 방법
JP2004185619A (ja) クロックソースを切り替えるシステムおよび方法
US8253275B2 (en) Connection error avoidance for apparatus connected to a power supply
US20050256987A1 (en) Method for implementing resets in two computers
US6947863B2 (en) Process and circuit arrangement to monitor physical parameters
US5293572A (en) Testing system of computer by generation of an asynchronous pseudo-fault
US11448689B2 (en) Electronic device, signal validator, and method for signal validation
JPH10239397A (ja) Ｉｃ試験装置
JP2010079372A (ja) 記憶装置、バステスト方法、及びデータ転送モード切替方法
JP5278267B2 (ja) エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法
JP2002244934A (ja) メモリ監視装置および方法
JP2006209876A (ja) 電子制御装置
JPH05324950A (ja) 情報処理装置の論理カード
JP2002116885A (ja) 記憶装置
JP2006503360A (ja) マイクロプロセッサ監視回路と分析ツールの間のデジタルメッセージ伝送の反復
KR100651866B1 (ko) 데이터 처리장치
KR100648918B1 (ko) 전원리셋검출장치
JP2023008634A (ja) Ｉｃチップ、通信方法、及びプログラム
KR100344803B1 (ko) 티브이 시스템에서 주변 집적회로부의 리세트 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140715

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 8