JP2006503360A - マイクロプロセッサ監視回路と分析ツールの間のデジタルメッセージ伝送の反復 - Google Patents

マイクロプロセッサ監視回路と分析ツールの間のデジタルメッセージ伝送の反復 Download PDF

Info

Publication number
JP2006503360A
JP2006503360A JP2004544356A JP2004544356A JP2006503360A JP 2006503360 A JP2006503360 A JP 2006503360A JP 2004544356 A JP2004544356 A JP 2004544356A JP 2004544356 A JP2004544356 A JP 2004544356A JP 2006503360 A JP2006503360 A JP 2006503360A
Authority
JP
Japan
Prior art keywords
event
digital message
microprocessor
monitoring circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004544356A
Other languages
English (en)
Inventor
ローラン レニエ
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JP2006503360A publication Critical patent/JP2006503360A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/0082Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0087Monitoring; Testing using service channels; using auxiliary channels using auxiliary channels or channel simulators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81Threshold
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86Event-based monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】 マイクロプロセッサに集積されている監視回路の出力ターミナルを介して、マイクロプロセッサによるプログラムの実行時の特定のイベントの発生を示すデジタルメッセージを伝送する方法および回路であって、監視回路の飽和のリスクを低減する方法および回路を提供する。
【解決手段】 本発明は、一連の命令の実行中にマイクロプロセッサ(12)に集積されている監視回路(18)の出力ターミナル(22)を介してデジタルメッセージを伝送する方法に関し、デジタルメッセージは、一連の命令の実行において、1つの特定のイベントを検出する時に監視回路により格納される特性データを表し、そのデータの1つはその特定のイベントの識別子に対応し、この方法は、共通の識別子を持つ最後の2つの検出された特定のイベントのデータを比較するステップと、比較されたデータが同一の場合、その特定のイベントに関連付けられた反復カウンタを増加させるステップと、比較されたデータが異なる場合には、最後に検出された特定のイベントのデータを表すデジタルメッセージを伝送し、更に、その特定のイベントに関連付けられた反復カウンタの内容がゼロ以外である場合、特定のイベントの反復を示すデジタルメッセージを伝送するステップを有する。

Description

本発明は、マイクロプロセッサの試験に関する。より詳細には、マイクロプロセッサチップに集積された監視回路と分析ツールの間のデジタルデータの伝送の方法および装置に関する。
図1は、マイクロプロセッサ(μP)12、内部メモリ(MEM)14、および入出力ターミナル(I/O)16を有する集積回路10を概略的に示したものである。マイクロプロセッサ12は、メモリ14に格納されたプログラムまたはソフトウェアを実行する。プログラムの制御の下、マイクロプロセッサ12は、入出力ターミナル16により供給されたデータまたはメモリ14に格納されたデータを処理し、入出力ターミナル16を介してデータの読出しまたは書込みを行うことができる。
マイクロプロセッサの適切な動作をチェックするため、監視回路18は一般的に集積回路10に集積される。監視回路18はプログラムの実行時にマイクロプロセッサ12により供給される特定のデータを読出すことができ、場合によっては、読出したデータを処理する。試験ターミナル22は監視回路18を分析ツール24に接続している。分析ツール24は、例えばユーザにより供給されるコマンドに従って、受信した信号を処理することができ、マイクロプロセッサ12の動作の詳細な分析を確実に行う。特に、分析ツール24はマイクロプロセッサ12により実行されているプログラム命令シーケンスを決定することができる。
試験ターミナル22の数は、入出力ターミナル16の数と同規模であり、例えば200〜400ターミナルである。試験ターミナル22および監視回路18の接続は、シリコンの表面領域のかなりの部分を占め、望ましくない回路コストの増加をもたらす。この目的のために、監視回路18と試験ターミナル22を有する集積回路10の第1のバージョンが少量生産され、マイクロプロセッサ12のプログラムまたは「ユーザプログラム」をデバッグする。このデバッグの後、監視回路18と試験ターミナル22を取り除いた集積回路10のバージョンが販売される。これは2つのバージョンの集積回路が形成されていることを意味し、かなりの量の作業を要し、比較的高価である。更に、最終的なチップは、試験されたチップと必ずしも同じでない。
上述の欠点を克服するため、監視回路のコストを削減し、占める表面領域がより少なく、より少ない数の試験ターミナル22のみを必要とする監視回路18を形成することが望まれる。監視回路18は、この場合、最終的に販売される集積回路10上に残すことができる。
従って、監視回路18により供給される信号の数を減らすことが望まれる。この目的のため、マイクロプロセッサ12のレベルで測定されたデータに対し、監視回路18のレベルで特定の論理演算が直接行われ、重要な情報内容を持つメッセージのみが伝送される。
このようにして、準備中の規格IEEE−ISTO−5001は、例えばウェブサイトwww.ieee−isto.org/Nexus5001上でアクセス可能な1999バージョンにおいて、より少ない数の試験ターミナル22のみを必要とする監視回路18のための、監視回路と分析ツールの間の特定のメッセージ交換プロトコルを提供している。
規格IEEE−ISTO−5001に従って監視回路18により提供されるメッセージの中で、1つのメッセージがマイクロプロセッサ12により行われるプログラムの中でのジャンプの発生を示す。ジャンプは、プログラムを形成する命令のシーケンスの中で初期命令に続く命令ではなく、プログラムの初期命令から、宛先命令までの通過に対応する。監視回路18により伝送されるジャンプメッセージをベースにして、分析ツール24はマイクロプロセッサ12により実行される命令のシーケンスを再構成する。再構成された命令のシーケンスは、従って、理論的にはマイクロプロセッサ12により実行される命令のシーケンスと比較することが可能になり、マイクロプロセッサ12の不具合を判断する。
規格IEEE−ISTO−5001は、監視回路により検出可能な異なるタイプのジャンプの中からジャンプのタイプを識別するヘッダと、ジャンプメッセージの最後の伝送以後にマイクロプロセッサにより実行された命令の数を示す整数と、必要な場合には宛先命令アドレスを表すデータで形成されるジャンプメッセージを規定する。
マイクロプロセッサにより実行されるプログラムは一般的に多数回の反復に対応する命令のシーケンスのループを有し、ジャンプはループの最後の命令からループの最初の命令へと行われる。特定の応用、特に電話通信においては、プログラムはかなりの数の小型のループを有することもある。一例として、メモリの内容のコピーは単一の命令を含むループにより行われることもあり、使用される技術に従い、マイクロプロセッサの1つまたは2つの動作クロックサイクルにより実施することができる。
現在のマイクロプロセッサは、400MHzに到達するクロック周波数で一般に動作している。しかしながら、使用される技術により、監視回路18による試験ターミナル22上でのメッセージの伝送の最大周波数は、一般的に数百メガヘルツに制限される。小型のループの実行時に、試験ターミナル22上での、ループジャンプを表すメッセージが監視回路18により伝送されるべき周波数が、最大伝送周波数を超えることも有り得る。それは、もはやメッセージを適切に供給できない監視回路の飽和をもたらす。
更に、規格IEEE−ISTO−5001によれば、監視回路18はメモリ14に格納されたデータを読出す命令またはメモリ14にデータを書込む命令をマイクロプロセッサ12が実行する度にメッセージを供給することができる。従って、小型のループが読出しまたは書込み命令を有するとき、監視回路18は試験ターミナル22上で、ループジャンプを表すメッセージに加えて、読出しまたは書込み動作を表すメッセージを伝送しなくてはならず、監視回路18の飽和のリスクが高まる。
本発明は、マイクロプロセッサに集積されている監視回路の出力ターミナルを介して、マイクロプロセッサによるプログラムの実行時の特定のイベントの発生を示すデジタルメッセージを伝送する方法および回路であって、前述の欠点を示さない方法および回路を目的とする。
この目的を達成するため、本発明はマイクロプロセッサによる命令シーケンスの実行時にマイクロプロセッサに集積されている監視回路の出力ターミナルを介してデジタルメッセージを伝送する方法を提供し、各デジタルメッセージは、命令シーケンスの実行におけるいくつかの特定のイベントの中から、1つの特定のイベントを検出する時に監視回路により記憶される特性データを表し、そのデータの1つはその特定のイベントの識別子に対応し、この方法は、同一の識別子に対応する最後の2つの検出された特定のイベントの記憶された特性データを比較するステップと、比較されたデータが同一の場合、その特定のイベントに関連付けられた反復カウンタを増加させるステップと、比較されたデータが異なる場合には、最後に検出された特定のイベントの特性データを表すデジタルメッセージを伝送し、更に、その特定のイベントに関連付けられた反復カウンタの内容がゼロでない場合、特定のイベントの反復を示すデジタルメッセージを伝送するステップを有する。
本発明の実施形態によれば、特定のイベントの反復を示すデジタルメッセージは、その特定のイベントに関連付けられた反復カウンタの内容を有する。
本発明の実施形態によれば、この方法は更に、特定のイベントの反復を示すデジタルメッセージの伝送の後、その特定のイベントに関連付けられた反復カウンタをリセットするステップを有する。
本発明の実施形態によれば、特性データは、最後の2つの検出された特定のイベントの間にマイクロプロセッサにより実行された命令の数を有する。
本発明の実施形態によれば、特定のイベントは、マイクロプロセッサにより実行される命令シーケンスにおけるジャンプである。
本発明の実施形態によれば、記憶された特性データは、最後に検出されたジャンプの宛先命令のアドレスを表すデータを有する。
本発明の実施形態によれば、特定のイベントは、マイクロプロセッサにより実行される命令シーケンスにおける読出しまたは書込み命令である。
本発明の実施形態によれば、この方法は更に、その特定のイベントに関連付けられた反復カウンタの内容が所定のスレショルドよりも大きい場合、特定のイベントの反復を示すデジタルメッセージを伝送するステップと、その特定のイベントに関連付けられた反復カウンタをゼロに設定するステップを有する。
本発明はまた、マイクロプロセッサによる命令シーケンスの実行時にマイクロプロセッサに集積されている監視回路と分析ツールの間でデジタルメッセージを伝送する装置を提供し、命令シーケンスの実行におけるいくつかの特定のイベントの中から、1つの特定のイベントを検出する手段と、検出された特定のイベントの特性データを記憶する手段で、その特性データの1つが特定のイベントの識別子に対応する手段と、記憶された特性データを表すデジタルメッセージを伝送する手段とを有し、同一の識別子に対応する最後の2つの検出された特定のイベントの記憶された特性データを比較する手段と、比較されたデータが同一であることを示す信号を比較手段が供給した場合、その特定のイベントに関連付けられた反復カウンタを増加させる手段とを有し、伝送手段は、比較されたデータが異なることを示す信号を比較手段が供給した場合、最後に検出された特定のイベントの特性データを表すメッセージを伝送することができ、更に、その特定のイベントに関連付けられた反復カウンタの内容がゼロでないことを示す信号を増加手段が供給した場合、特定のイベントの反復を示すデジタルメッセージを伝送することができる。
本発明の実施形態によれば、伝送手段が特定のイベントの反復を示すデジタルメッセージを伝送するとき、増加手段は更に、その特定のイベントに関連付けられた反復カウンタをゼロに設定することができる。
上述した本発明の目的、特徴、および利点等は、以下の添付図面に関連する特定の実施形態の非限定的な説明において詳細に論じられる。
本発明は、例えば図1のアーキテクチャと同様のアーキテクチャに基づく、マイクロプロセッサのチップに集積された監視回路と分析ツールの間のデジタルメッセージの伝送に関する。マイクロプロセッサ12によるプログラムの実行時に特定のイベントが発生した場合、監視回路18は分析ツール24に様々なメッセージを伝送することができる。デジタルメッセージの符号化は規格IEEE−ISTO−5001に従った符号化に対応することができる。例えば、監視回路18は、マイクロプロセッサ12によるプログラムの実行におけるジャンプの検出を示すメッセージを分析ツール24に伝送する。ジャンプは、プログラムの特定の命令により課されるか、マイクロプロセッサ12の回路の素子により引き起こされる。何度ものプログラムの同一の命令シーケンスの反復は、例えばマイクロプロセッサ12の回路素子により課されるジャンプによって得られる。マイクロプロセッサ12が回路10の供給バッテリの低い充電レベルを示す警告信号を受信したときに、ジャンプは例えばシステマティックに引き起こされ得る。監視回路18はまた、マイクロプロセッサ12によるプログラムの実行時に読出しまたは書込み動作の検出を示すメッセージをツールに伝送する。監視回路18により連続して数回供給されるべき同一のメッセージの反復の回数を決定するため、監視回路18は、初期は0に設定され、特定のメッセージに関連付けられる反復カウンタを有する。
図2は、監視回路18と分析ツール24の間のデジタルメッセージの伝送の方法の実施例をブロック図の形で示したものである。
デジタルメッセージの伝送の方法は、マイクロプロセッサ12によるプログラムの実行時に、監視回路18により同一のメッセージが連続して数回伝送されるべき場合に、メッセージを1回だけ伝送することと、メッセージの反復の回数を示すメッセージを伝送することより成る。
ステップ30において、監視回路18は、マイクロプロセッサ12による、メモリ14に格納されたプログラムの実行時に特定のイベントを検出し、それは通常、監視回路18による分析ツール24へのメッセージの伝送を引き起こす。監視回路18は次に、検出されたイベントの特定の特性データを記憶する。特に、検出されたイベントがジャンプである場合、記憶されたデータは検出されたジャンプのタイプの識別子に対応する。その他の記憶されたデータは、検出されたジャンプと先に検出されたジャンプの間にマイクロプロセッサ12によって実行された命令の数に対応する。その他の記憶されたデータは、ジャンプの宛先アドレスに対応することもある。そのようなデータの記憶は、様々な値を取り得る変数により規定されるアドレスに位置するプログラム命令へのジャンプを制御するジャンプ命令からジャンプが生じるとき、分析ツール24にとって必要なこともある。検出されたイベントが読出しまたは書込み動作の場合、記憶されたデータは、それが読出し動作か書込み動作かを示す識別子に対応する。その他の記憶されたデータは、記憶されたデータまたは読出されたデータの値に対応する。その他の記憶されたデータはデータが格納される、または読出されるメモリ14の領域のアドレスを表すこともある。この方法は、次にステップ31へと進む。
ステップ31において、監視回路18は、ステップ30で検出されたイベントの記憶された特性データと、同一の識別子に対応する最後に検出されたイベントを比較する。比較は、同一の性質のデータについて行われる。一例として、イベントがジャンプのとき、比較は例えば、先に検出されたジャンプ以後に行われた命令の数と、利用可能であれば宛先アドレス等の両方について行われる。イベントが読出し動作であるとき、比較は例えば、読出されたデータの値と、データが読出されるメモリ領域のアドレスの両方について行われる。同一の識別子を持つ、監視回路により検出された最後の2つのイベントが同一の場合、この方法はステップ32へと進む。
ステップ32において、監視回路18はステップ30で検出されたイベントに関連付けられた反復カウンタを増加させる。そのとき、分析ツール24には何もメッセージが伝送されない。
ステップ31において、同一の識別子に対応する最後の2つの検出されたイベントが同一でない場合、この方法はステップ33へと進む。
ステップ33において、監視回路18は、ステップ30で検出されたイベントに関連付けられた反復カウンタの内容が0に等しいかどうかをチェックする。そうである場合、この方法はステップ34へと進む。
ステップ34において、監視回路18は、試験ターミナル22を経由して分析ツール24に、ステップ30で検出されたイベントを表すメッセージを伝送する。検出されたイベントがジャンプであった場合、メッセージは記憶された特性データの連結より成り、ジャンプの性質を識別するヘッダ、先のジャンプ検出以後に行われた命令の数、利用可能な場合にはジャンプ宛先命令のアドレス等より成る。
ステップ33において、ステップ30で検出されたイベントに関連付けられた反復カウンタの内容が0でない場合、この方法はステップ35へと進む。
ステップ35において、監視回路18は、試験ターミナル22を経由して分析ツール24に、例えば反復メッセージであることを示すヘッダと、ステップ30で検出されたイベントに関連付けられた反復カウンタの内容で形成され得る反復メッセージを伝送する。反復カウンタは、そのとき0に戻され、この方法はステップ34へと進み、そこで監視回路18は、ステップ30で検出されたイベントを表すメッセージを分析ツール24に供給する。
本発明は、監視回路による同一のメッセージの伝送を引き起こすいくつかのイベントが監視回路18により連続的に検出されたときに、監視回路18により分析ツール24に伝送されるデジタルメッセージの数を減らすことを実現する。例えば、本発明はジャンプの周波数がかなりの高さになり得る小型のループの場合、最大許容伝送周波数の下で、試験ターミナル22上でのデジタルメッセージの伝送周波数の維持を可能にする。
本発明の変形例によれば、ステップ33において、特定のイベントに関連付けられた反復カウンタがスレショルド値に到達したとき、監視回路18はとりわけ反復カウンタのスレショルド値より成るメッセージを伝送し、特定のイベントを表すメッセージがこれに続き、ループ反復カウンタを0にリセットする。これにより、例えばループがかなりの回数繰返された場合、時間が長すぎるためにメッセージが分析ツール24に伝送されない、ということがなくなる。
もちろん、本発明は、当業者なら充分思い付く可能性のあるさまざまな変更態様、変形態様、および改良を備え得る。例えば、反復メッセージはある特定のイベントにのみ使用され、メッセージはその他のイベントのために監視回路により分析ツールに個別に供給されることもある。
マイクロプロセッサおよび監視装置を集積したチップのアーキテクチャを非常に概略的に示したものである。 本発明に従った、監視回路によるデジタルメッセージの伝送の方法の実施例をブロック図の形で示したものである。
符号の説明
10 集積回路
12 マイクロプロセッサ
14 メモリ
16 入出力ターミナル
18 監視回路
22 試験ターミナル
24 分析ツール
30、31、32、33、34、35 ステップ

Claims (10)

  1. マイクロプロセッサ(12)による命令シーケンスの実行時に該マイクロプロセッサに集積されている監視回路(18)の出力ターミナル(22)を介してデジタルメッセージを伝送する方法であって、
    各デジタルメッセージは、前記命令シーケンスの実行におけるいくつかの特定のイベントの中から、1つの特定のイベントを検出した時の前記監視回路により記憶される特性データを表し、
    該データの1つは前記特定のイベントの識別子に対応する方法において、
    同一の識別子に対応する最後の2つの検出された前記特定のイベントの記憶された特性データを比較するステップと、
    前記比較されたデータが同一の場合、前記特定のイベントに関連付けられた反復カウンタを増加させるステップと、
    前記比較されたデータが異なる場合、最後に検出された前記特定のイベントの前記特性データを表すデジタルメッセージを伝送し、更に、前記特定のイベントに関連付けられた前記反復カウンタの内容がゼロでない場合、前記特定のイベントの反復を示すデジタルメッセージを伝送するステップと
    を有することを特徴とする方法。
  2. 前記特定のイベントの反復を示す前記デジタルメッセージは、前記特定のイベントに関連付けられた前記反復カウンタの内容を有することを特徴とする請求項1に記載の方法。
  3. 前記特定のイベントの反復を示すデジタルメッセージの伝送の後、前記特定のイベントに関連付けられた前記反復カウンタをリセットするステップを更に有することを特徴とする請求項1に記載の方法。
  4. 前記特性データは、最後の2つの検出された前記特定のイベントの間に前記マイクロプロセッサ(12)により実行された命令の数を有することを特徴とする請求項1に記載の方法。
  5. 前記特定のイベントは、前記マイクロプロセッサ(12)により実行される前記命令シーケンスにおけるジャンプであることを特徴とする請求項1に記載の方法。
  6. 前記記憶された特性データは、最後に検出されたジャンプの宛先命令のアドレスを表すデータを有することを特徴とする請求項5に記載の方法。
  7. 前記特定のイベントは、前記マイクロプロセッサ(12)により実行される前記命令シーケンスにおける読出しまたは書込み命令であることを特徴とする請求項1に記載の方法。
  8. 前記特定のイベントに関連付けられた前記反復カウンタの内容が所定のスレショルドよりも大きい場合、前記特定のイベントの反復を示すデジタルメッセージを伝送するステップと、
    前記特定のイベントに関連付けられた前記反復カウンタをゼロに設定するステップと
    を有することを特徴とする請求項1に記載の方法。
  9. マイクロプロセッサ(12)による命令シーケンスの実行時に前記マイクロプロセッサに集積されている監視回路(18)と分析ツール(24)の間でデジタルメッセージを伝送する装置であって、
    前記命令シーケンスの実行におけるいくつかの特定のイベントの中から、1つの特定のイベントを検出する手段と、
    前記検出された特定のイベントの特性データを記憶する手段で、該特性データの1つが前記特定のイベントの識別子に対応する手段と、
    前記記憶された特性データを表すデジタルメッセージを伝送する手段と
    を有し、
    同一の識別子に対応する最後の2つの検出された前記特定のイベントの記憶された特性データを比較する手段と、
    前記比較されたデータが同一であることを示す信号を前記比較手段が供給した場合、前記特定のイベントに関連付けられた反復カウンタを増加させる手段と
    を有することと、
    前記伝送手段は、前記比較されたデータが異なることを示す信号を前記比較手段が供給した場合、最後に検出された前記特定のイベントの前記特性データを表すメッセージを伝送することができ、更に、前記特定のイベントに関連付けられた前記反復カウンタの内容がゼロでないことを示す信号を前記増加手段が供給した場合、前記特定のイベントの反復を示すデジタルメッセージを伝送することが可能であること
    を特徴とする装置。
  10. 前記伝送手段が前記特定のイベントの反復を示すデジタルメッセージを伝送するとき、前記増加手段は更に、前記特定のイベントに関連付けられた前記反復カウンタをゼロに設定することができることを特徴とする請求項9に記載の装置。
JP2004544356A 2002-10-15 2002-10-15 マイクロプロセッサ監視回路と分析ツールの間のデジタルメッセージ伝送の反復 Pending JP2006503360A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FR2002/003526 WO2004036428A1 (fr) 2002-10-15 2002-10-15 Transmission de messages numeriques de repetition entre un circuit de surveillance de microprocesseur et un outil d'analyse

Publications (1)

Publication Number Publication Date
JP2006503360A true JP2006503360A (ja) 2006-01-26

Family

ID=32104291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004544356A Pending JP2006503360A (ja) 2002-10-15 2002-10-15 マイクロプロセッサ監視回路と分析ツールの間のデジタルメッセージ伝送の反復

Country Status (4)

Country Link
US (1) US7496792B2 (ja)
EP (1) EP1554653B1 (ja)
JP (1) JP2006503360A (ja)
WO (1) WO2004036428A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444549B1 (en) * 2005-01-11 2008-10-28 Sun Microsystems, Inc. Method and apparatus for facilitating debugging of an integrated circuit
US10764315B1 (en) * 2019-05-08 2020-09-01 Capital One Services, Llc Virtual private cloud flow log event fingerprinting and aggregation

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61282944A (ja) 1985-06-07 1986-12-13 Fujitsu Ltd ログ縮小方式
JPS643748U (ja) 1987-06-25 1989-01-11
JPH02244235A (ja) 1989-03-17 1990-09-28 Nec Corp トレーサ装置
JPH0334039A (ja) 1989-06-30 1991-02-14 Nec Corp ネットワーク管理における障害メッセージ管理方式
US5050168A (en) * 1989-12-29 1991-09-17 Paterson Timothy L Test coverage analyzer
SE470031B (sv) * 1991-06-20 1993-10-25 Icl Systems Ab System och metod för övervakning och förändring av driften av ett datorsystem
US5237684A (en) * 1991-08-12 1993-08-17 International Business Machines Corporation Customized and versatile event monitor within event management services of a computer system
JPH07262048A (ja) 1994-03-17 1995-10-13 Fujitsu Ltd Flagコード通知装置
US5996092A (en) 1996-12-05 1999-11-30 International Business Machines Corporation System and method for tracing program execution within a processor before and after a triggering event
US5883905A (en) * 1997-02-18 1999-03-16 Schlumberger Technologies, Inc. Pattern generator with extended register programming
US5857097A (en) * 1997-03-10 1999-01-05 Digital Equipment Corporation Method for identifying reasons for dynamic stall cycles during the execution of a program
US6094729A (en) * 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
US6167536A (en) 1997-04-08 2000-12-26 Advanced Micro Devices, Inc. Trace cache for a microprocessor-based device
EP1184790B1 (en) 1997-04-08 2009-11-25 Advanced Micro Devices, Inc. Trace cache for a microprocessor-based device
JPH11306044A (ja) 1998-04-22 1999-11-05 Hitachi Ltd データプロセッサ
US6148437A (en) * 1998-05-04 2000-11-14 Hewlett-Packard Company System and method for jump-evaluated trace designation
JP3277900B2 (ja) 1998-09-30 2002-04-22 日本電気株式会社 プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US6332117B1 (en) 1998-10-22 2001-12-18 International Business Machines Corporation General event stamping scheme
US6308321B1 (en) * 1998-12-11 2001-10-23 Incert Software Corporation Method for determining program control flow
US6519766B1 (en) * 1999-06-15 2003-02-11 Isogon Corporation Computer program profiler

Also Published As

Publication number Publication date
US20060013294A1 (en) 2006-01-19
EP1554653B1 (fr) 2011-08-24
WO2004036428A1 (fr) 2004-04-29
US7496792B2 (en) 2009-02-24
EP1554653A1 (fr) 2005-07-20

Similar Documents

Publication Publication Date Title
US7610526B2 (en) On-chip circuitry for bus validation
US7461312B2 (en) Digital signature generation for hardware functional test
US20080016415A1 (en) Evaluation system and method
US6457145B1 (en) Fault detection in digital system
US7617428B2 (en) Circuits and associated methods for improved debug and test of an application integrated circuit
JP2006503360A (ja) マイクロプロセッサ監視回路と分析ツールの間のデジタルメッセージ伝送の反復
CN115470141A (zh) 一种故障模拟方法、装置及相关设备
US5533195A (en) Testing tool for diagnosing defective computer system devices
US7281162B2 (en) Program-controlled unit
JP4704131B2 (ja) 試験装置、及び試験方法
JP4466372B2 (ja) マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関
US11520653B2 (en) System and method for controlling faults in system-on-chip
US6587982B1 (en) Method of micro-architectural implementation of interface between bist state machine and tester interface to enable bist cycling
JP2005309543A (ja) テストボード、cpu内蔵半導体集積回路のテストシステム、そのテスト方法、セルフテストプログラムおよび可読記録媒体
US7673121B2 (en) Circuit for monitoring a microprocessor and analysis tool and inputs/outputs thereof
TWI719841B (zh) 測試電路及電子裝置
CN117076183B (zh) 一种错误上报方法、片上系统、计算机设备及存储介质
JP4389786B2 (ja) マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送
US7404120B1 (en) Verification of event handling
JP2006506720A (ja) マイクロプロセッサ監視回路と分析ツール間でのデジタルメッセージの伝送
CN117076182B (zh) 一种错误上报方法、片上系统、计算机设备及存储介质
CN112613254B (zh) 一种处理器内部镜像控制模块注错验证系统及方法
KR100978713B1 (ko) 시스템 리셋 원인 판별 장치 및 방법
US20030033552A1 (en) Apparatus and method for wait state analysis in a digital signal processing system
CN113345508A (zh) 测试电路及电子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317