JPS62295153A - 共通バス情報履歴記録装置 - Google Patents
共通バス情報履歴記録装置Info
- Publication number
- JPS62295153A JPS62295153A JP61137687A JP13768786A JPS62295153A JP S62295153 A JPS62295153 A JP S62295153A JP 61137687 A JP61137687 A JP 61137687A JP 13768786 A JP13768786 A JP 13768786A JP S62295153 A JPS62295153 A JP S62295153A
- Authority
- JP
- Japan
- Prior art keywords
- information
- common bus
- address
- bus
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 30
- 238000010586 diagram Methods 0.000 description 5
- 101150022075 ADR1 gene Proteins 0.000 description 2
- 101100490563 Caenorhabditis elegans adr-1 gene Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は中央処理装置、メモリ、入出力装置が共通バス
を介して情報を通信するデータ処理システムにおいて、
前記共通バス上の情報の履歴を記録する装置に関する。
を介して情報を通信するデータ処理システムにおいて、
前記共通バス上の情報の履歴を記録する装置に関する。
データ処理システムに障害が発生した後の障害解析等を
容易にするために、共通バス上の中央処理装置、メモリ
、入出力装置間における情報通信の過去一定期間内の履
歴を記録し、ておくことが行なわれている8 このような共通バス情報履歴記録手段としては、従来、
所定の容量を有する情報層す記録手段と、共通バスの1
バスサイクル毎の情報を前記情報履歴記録手段の異なる
エリアに順次格納する制御手段と、障害等が発生したと
きに情報履歴記録手段へのその後の書込みを停止して障
害発生前一定期間内のバスサイクルの情報を情報履歴記
録手段に保持させる手段とで構成されていた。
容易にするために、共通バス上の中央処理装置、メモリ
、入出力装置間における情報通信の過去一定期間内の履
歴を記録し、ておくことが行なわれている8 このような共通バス情報履歴記録手段としては、従来、
所定の容量を有する情報層す記録手段と、共通バスの1
バスサイクル毎の情報を前記情報履歴記録手段の異なる
エリアに順次格納する制御手段と、障害等が発生したと
きに情報履歴記録手段へのその後の書込みを停止して障
害発生前一定期間内のバスサイクルの情報を情報履歴記
録手段に保持させる手段とで構成されていた。
ところで、情報履歴記録手段の記録内容に基づいて有効
な障害解析が行なえる為には、障害の原因となったバス
サイクルの情報が残されている必要があり、その障害原
因のバスサイクルは必ずしも障害発生時すなわち情報屡
歴記ITh手段への情報格納を停止した時点とは限られ
ないので、情報履歴記録手段の容量はそれに見合った容
量にしておく必要がある。特に、バスサイクルには、バ
ス上の入出力装置の状態(例えばビジー状態)に応じて
、同一のバスサイクルが繰返されることがあり、このよ
うな時に障害が発生した場合、複数回繰返されたバスサ
イクル以前のバスサイクルの情報を必要とすることが多
い。然るに、従来の共通バス情報履歴記録装置では、バ
スサイクル毎の情報が情報履歴記録手段のそれぞれ異な
るアドレスに記録されるので、最悪時には情報履歴記録
手段の全エリアに同一バスサイクルの情報が記録されて
しまって障害解析が困難になるという問題点があった。
な障害解析が行なえる為には、障害の原因となったバス
サイクルの情報が残されている必要があり、その障害原
因のバスサイクルは必ずしも障害発生時すなわち情報屡
歴記ITh手段への情報格納を停止した時点とは限られ
ないので、情報履歴記録手段の容量はそれに見合った容
量にしておく必要がある。特に、バスサイクルには、バ
ス上の入出力装置の状態(例えばビジー状態)に応じて
、同一のバスサイクルが繰返されることがあり、このよ
うな時に障害が発生した場合、複数回繰返されたバスサ
イクル以前のバスサイクルの情報を必要とすることが多
い。然るに、従来の共通バス情報履歴記録装置では、バ
スサイクル毎の情報が情報履歴記録手段のそれぞれ異な
るアドレスに記録されるので、最悪時には情報履歴記録
手段の全エリアに同一バスサイクルの情報が記録されて
しまって障害解析が困難になるという問題点があった。
本発明はこのような従来の問題点を解決したもので、そ
の目的は、僅かなハードウェアを追加するだけで、同一
バスサイクルが多数回繰返されるようなときにもそれ以
前のバスサイクルの情報を履歴として記録しておくこと
ができる共通バス情報履歴記録装置を提供することにあ
る。
の目的は、僅かなハードウェアを追加するだけで、同一
バスサイクルが多数回繰返されるようなときにもそれ以
前のバスサイクルの情報を履歴として記録しておくこと
ができる共通バス情報履歴記録装置を提供することにあ
る。
本発明は上記目的を達成するために、中央処理装置、メ
モリ、入出力装置が共通バスを介して情報を通信するデ
ータ処理システムにおける前記共通バス上の情報の履歴
を記録する装置において、前記共通バス上の今回のバス
サイクルにおける情報を格納する現共通バス情報格納手
段、前記共通バス上の前回のバスサイクルにおける情報
を格納する前共通バス情報格納手段、前記現共通バス情
報格納手段の格納内容と前記前共通バス情報格納手段の
格納内容とを比較する比較手段、 該比較手段で不一致が検出されたときにアドレスを歩進
し、一致が検出されたときは歩進しないアドレス制’4
10手段、 前記比較手段で一敗が検出されたとき歩進され、不一致
が検出されたとき計数値がクリアされる計数手段、 前記アドレス制御■手段から指示されたアドレスに前記
現共通バス情報格納手段の格納情報を記録する第1の記
録部と前記アドレス制御手段から指示されたアドレスに
前記計数手段の計数値を記録する第2の記録部とから構
成された情報履歴記録手段を備える。
モリ、入出力装置が共通バスを介して情報を通信するデ
ータ処理システムにおける前記共通バス上の情報の履歴
を記録する装置において、前記共通バス上の今回のバス
サイクルにおける情報を格納する現共通バス情報格納手
段、前記共通バス上の前回のバスサイクルにおける情報
を格納する前共通バス情報格納手段、前記現共通バス情
報格納手段の格納内容と前記前共通バス情報格納手段の
格納内容とを比較する比較手段、 該比較手段で不一致が検出されたときにアドレスを歩進
し、一致が検出されたときは歩進しないアドレス制’4
10手段、 前記比較手段で一敗が検出されたとき歩進され、不一致
が検出されたとき計数値がクリアされる計数手段、 前記アドレス制御■手段から指示されたアドレスに前記
現共通バス情報格納手段の格納情報を記録する第1の記
録部と前記アドレス制御手段から指示されたアドレスに
前記計数手段の計数値を記録する第2の記録部とから構
成された情報履歴記録手段を備える。
共通バス情報格納手段に格納された情報との不−一致が
比較手段で検出されると、計数手段の計数値がクリアさ
れると共にアドレス制御手段のアドレスが歩進され、こ
の歩進されたアドレスXに対応する第1の記録部および
第2の記録部のエリアにバス情報とクリアされた計数手
段の計数値とが記録される。例えば、次に同一バスサイ
クルが繰返され、共通バス上の情報が前回と同一とする
と、現共通バス情報格納手段の格納情報と前共通バス情
報格納手段の格納情報とが一致することになり、これを
検出した比較手段の出力によって計数手段の計数値は歩
進されるが、アドレス制御手段のアドレスは歩進されず
前回のアドレスXを保持する。
比較手段で検出されると、計数手段の計数値がクリアさ
れると共にアドレス制御手段のアドレスが歩進され、こ
の歩進されたアドレスXに対応する第1の記録部および
第2の記録部のエリアにバス情報とクリアされた計数手
段の計数値とが記録される。例えば、次に同一バスサイ
クルが繰返され、共通バス上の情報が前回と同一とする
と、現共通バス情報格納手段の格納情報と前共通バス情
報格納手段の格納情報とが一致することになり、これを
検出した比較手段の出力によって計数手段の計数値は歩
進されるが、アドレス制御手段のアドレスは歩進されず
前回のアドレスXを保持する。
従って、アドレスXに対応する第2の記録部のエリアに
はアドレスXに対応する第1の記録部のエリアに格納さ
れた情報の繰返し数が記録されることになる。
はアドレスXに対応する第1の記録部のエリアに格納さ
れた情報の繰返し数が記録されることになる。
次に本発明の実施例について図面を参照して説明するへ
第1図は本発明の実施例のブロック図であり、MOTは
本発明に係る共通バス情報履歴記録手段、11は同図に
は図示しない中央処理装置、メモリ。
本発明に係る共通バス情報履歴記録手段、11は同図に
は図示しない中央処理装置、メモリ。
入出力装置の間で情報の通信を行なうのに使用される共
通バスであり、アドレス線、データ線、コントロール線
等を含んでいる。
通バスであり、アドレス線、データ線、コントロール線
等を含んでいる。
共通バス情報履歴記録装置M OTは、共通バス11に
接続されたバスインクフェイスlと、バスインクフェイ
ス1において共通バスll上から取込まれたバスサイク
ル開始信号(共通バス11に何等かの情報が送出された
ときに例えば“1”となる信号)を入力とし、クロック
ckを発生する制御回路4と、バスインクフェイス1に
おいて共通バスll上から取込まれた記録すべき情報を
制御回路4からのクロックckのタイミングで保持する
第2レジスタ(現共通バス情報格納手段)2と、制御回
路4からのクロックckのタイミングで第ルジスタ2の
情報を保持する第2レジスタ(前共通バス情報格納手段
)3と、第ルジスタ2の内容と第2レジスタ3の内容と
を比較し、一致したときは一致パルスPlを、不一致の
ときは不一致パルスP2を出力する比較回路5と、不一
致パルスP2でクリアされて初期値「1」となり、一致
バルスPIが加わる毎に計数値をカウントアンプするカ
ウンタ6と、不一致パルスP2が加わる毎に内部アドレ
スカウンタを歩進してそのカウンタの値をアドレス値と
して出力すると共に所定のアドレス値になると初期値に
戻るアドレス制御回P17と、クロックckを入力とし
、ライト信号Wを発生するライト制御回路10と、アド
レス0からアドレスnまでの所定の容量を有しライト信
号Wのタイミングでアドレス制御回路10からのアドレ
スに対応するエリアに第ルジスタ2の内容を記録する第
1メモリ (第1の記録部)8と、第1メモリ8のアド
レスと対応するアドレスを有し、ライト信号Wのタイミ
ングでアドレス制御回路10からのアドレスに対応する
エリアにカウンタ6の計数値を記録する第2メモリ(第
2の記録部)9とから構成されている。この第1メモリ
8と第2メモリ9とで情報履歴記録手段が構成される。
接続されたバスインクフェイスlと、バスインクフェイ
ス1において共通バスll上から取込まれたバスサイク
ル開始信号(共通バス11に何等かの情報が送出された
ときに例えば“1”となる信号)を入力とし、クロック
ckを発生する制御回路4と、バスインクフェイス1に
おいて共通バスll上から取込まれた記録すべき情報を
制御回路4からのクロックckのタイミングで保持する
第2レジスタ(現共通バス情報格納手段)2と、制御回
路4からのクロックckのタイミングで第ルジスタ2の
情報を保持する第2レジスタ(前共通バス情報格納手段
)3と、第ルジスタ2の内容と第2レジスタ3の内容と
を比較し、一致したときは一致パルスPlを、不一致の
ときは不一致パルスP2を出力する比較回路5と、不一
致パルスP2でクリアされて初期値「1」となり、一致
バルスPIが加わる毎に計数値をカウントアンプするカ
ウンタ6と、不一致パルスP2が加わる毎に内部アドレ
スカウンタを歩進してそのカウンタの値をアドレス値と
して出力すると共に所定のアドレス値になると初期値に
戻るアドレス制御回P17と、クロックckを入力とし
、ライト信号Wを発生するライト制御回路10と、アド
レス0からアドレスnまでの所定の容量を有しライト信
号Wのタイミングでアドレス制御回路10からのアドレ
スに対応するエリアに第ルジスタ2の内容を記録する第
1メモリ (第1の記録部)8と、第1メモリ8のアド
レスと対応するアドレスを有し、ライト信号Wのタイミ
ングでアドレス制御回路10からのアドレスに対応する
エリアにカウンタ6の計数値を記録する第2メモリ(第
2の記録部)9とから構成されている。この第1メモリ
8と第2メモリ9とで情報履歴記録手段が構成される。
第2図は共通バスll上に情報A、情報B、同じく情N
Bがその順番で送出された3バスサイクルの期間におい
て、第1回答部の状態変化を示すタイミングチャートで
あり、第1図と同一符号は同一部分を示し、ADRO,
ADRIは第1メモリのアドレスO,アドレス1のエリ
アの記録内容を示し、adro、adrlは第2メモリ
のアドレスO,アドレス1のエリアの記録内容を示して
いる。以下、各図を参照して本実施例の動作を説明する
。
Bがその順番で送出された3バスサイクルの期間におい
て、第1回答部の状態変化を示すタイミングチャートで
あり、第1図と同一符号は同一部分を示し、ADRO,
ADRIは第1メモリのアドレスO,アドレス1のエリ
アの記録内容を示し、adro、adrlは第2メモリ
のアドレスO,アドレス1のエリアの記録内容を示して
いる。以下、各図を参照して本実施例の動作を説明する
。
第1凹において、アドレス制御回路7の出力アドレスは
第1.第2メモリ8,9の最終アドレスnを指している
とし、このとき第2図に示すように共通バス11で一つ
のバスサイクルが実行され、情幸uAが送出されたとす
ると、制御ル回路4からクロックckが発生され、第ル
ジスタ2に情IuAがセットされる。
第1.第2メモリ8,9の最終アドレスnを指している
とし、このとき第2図に示すように共通バス11で一つ
のバスサイクルが実行され、情幸uAが送出されたとす
ると、制御ル回路4からクロックckが発生され、第ル
ジスタ2に情IuAがセットされる。
この後、比較回路5において第ルジスタ2の内容と第2
レジスタ3の内容とが比較され、いま第2レジスタ3の
内容がli’?報Aと異なる情報であったとすると、不
一致パルスP2が出力され、カウンタ6はrlJにクリ
アされ、アドレス制御回路7は内部カウンタを歩進して
その出力アドレスを「0」とする。また、制御回路4か
らのクリアckを受けたライト制御回路10は所定時間
後にライト信号Wを発生する。従って、第2図に示すよ
うに第1メモリ8のアドレス0のエリアADROには情
報Aが記録され、第2メモリ9のアドレス0のエリアa
droにはカウンタ6の計数値「1」が記録されること
になる。
レジスタ3の内容とが比較され、いま第2レジスタ3の
内容がli’?報Aと異なる情報であったとすると、不
一致パルスP2が出力され、カウンタ6はrlJにクリ
アされ、アドレス制御回路7は内部カウンタを歩進して
その出力アドレスを「0」とする。また、制御回路4か
らのクリアckを受けたライト制御回路10は所定時間
後にライト信号Wを発生する。従って、第2図に示すよ
うに第1メモリ8のアドレス0のエリアADROには情
報Aが記録され、第2メモリ9のアドレス0のエリアa
droにはカウンタ6の計数値「1」が記録されること
になる。
共通バス11の次のバスサイクルにおいて、第2図に示
すように情報Bが出力されたとすると、再び制御回路4
からクロックckが発生され、第ルジスタ2に情報Bが
セットされ、また第2レジスク3には第ルジスタ2に格
納されていた前回のバスサイクル情報である情報へがセ
ットされる。
すように情報Bが出力されたとすると、再び制御回路4
からクロックckが発生され、第ルジスタ2に情報Bが
セットされ、また第2レジスク3には第ルジスタ2に格
納されていた前回のバスサイクル情報である情報へがセ
ットされる。
この為、比較回路5から再び不一致パルスP2が出力さ
れ、前述と同(pな動作が行なわれて、第2L1に示す
ように第1メモリ80アドレスlのエリアADRIに今
回のバスサイクル情報である情?UAが格納され、第2
メモリ9のアドレスlのエリアadrlにそのときのカ
ウンタ6の計数値「1」が記録されることになる。
れ、前述と同(pな動作が行なわれて、第2L1に示す
ように第1メモリ80アドレスlのエリアADRIに今
回のバスサイクル情報である情?UAが格納され、第2
メモリ9のアドレスlのエリアadrlにそのときのカ
ウンタ6の計数値「1」が記録されることになる。
次のバスサイクルが出現すると、制御回路4から再びク
ロックckが発生される。第2図は、今回のバスサイク
ルは前回のバスサイクルと同一内容のバスサイクルを想
定しているため、クロックckによって第ルジスタ2に
前回の情報と同じ情報である今回のバス情報Bがセット
され、第2レジスタ3に前回のバス情報である情報Bが
セントされる。従って、比較回路5は第ルジスタ2の内
容と第2レジスタ3の内容との一致を検出することにな
り、不一致パルスP2を送出しない。従って、アドレス
制御回路7の出力アドレスはIllのまま保持される。
ロックckが発生される。第2図は、今回のバスサイク
ルは前回のバスサイクルと同一内容のバスサイクルを想
定しているため、クロックckによって第ルジスタ2に
前回の情報と同じ情報である今回のバス情報Bがセット
され、第2レジスタ3に前回のバス情報である情報Bが
セントされる。従って、比較回路5は第ルジスタ2の内
容と第2レジスタ3の内容との一致を検出することにな
り、不一致パルスP2を送出しない。従って、アドレス
制御回路7の出力アドレスはIllのまま保持される。
また、代わりに比較回路5から一致パルスP2が出力さ
れることから、カウンタ6はカウントアンプされて「2
」となる。従ってライト制′4′[11回路10から今
回のライト信号Wが発生されると、第2メモリ9のアド
レス1のエリアadr1の内容が第2図に示すように「
1」から「2」に更新され、第1メモリ8の対応するア
ドレス1のエリアADR1に記録されたバス情報Bが二
凹繰返されたことを示すことになる。なお、本実施例で
はこのとき第1メモリ8のアドレスlのエリアADR1
に再び情IBが記録されるが、そのエリアADRIには
既に同じ情報が記録されているので、その書込み動作を
省略するように構成しても良い。
れることから、カウンタ6はカウントアンプされて「2
」となる。従ってライト制′4′[11回路10から今
回のライト信号Wが発生されると、第2メモリ9のアド
レス1のエリアadr1の内容が第2図に示すように「
1」から「2」に更新され、第1メモリ8の対応するア
ドレス1のエリアADR1に記録されたバス情報Bが二
凹繰返されたことを示すことになる。なお、本実施例で
はこのとき第1メモリ8のアドレスlのエリアADR1
に再び情IBが記録されるが、そのエリアADRIには
既に同じ情報が記録されているので、その書込み動作を
省略するように構成しても良い。
以上の動作は、同一バスサイクルが2回繰返されたとき
の動作であるが、3回以上繰返されたときも同様な動作
が行なわれ、第2メモリ9の記録内容がその繰返し数を
示すことになる。なお、第1図には図示を省略したが、
システムに障害が発生したことが検出された場合、第1
メモリ83第2メモリ9の新たな書込みは停止されるも
のである。
の動作であるが、3回以上繰返されたときも同様な動作
が行なわれ、第2メモリ9の記録内容がその繰返し数を
示すことになる。なお、第1図には図示を省略したが、
システムに障害が発生したことが検出された場合、第1
メモリ83第2メモリ9の新たな書込みは停止されるも
のである。
第3図は本発明に係る共通バス情報履歴記録装置をデー
タ処理システムに接続した状態を示すブロック図であり
、中央処理装置30.メモリ31.入出力装置32が共
通バス11を介して情報を通信するデータ処理システム
に本発明に係る共通バス情報屡歴記録装百MOTを接続
する場合、第1図のバスインタフェイス1を共通バス1
1に接続して使用する。
タ処理システムに接続した状態を示すブロック図であり
、中央処理装置30.メモリ31.入出力装置32が共
通バス11を介して情報を通信するデータ処理システム
に本発明に係る共通バス情報屡歴記録装百MOTを接続
する場合、第1図のバスインタフェイス1を共通バス1
1に接続して使用する。
以上説明したように、本発明は、同一のバス情報をもっ
たバスサイクルが連続した場合、連続したバスサイクル
の情報をメモリの菫なるアドレスに記録するのではなく
、その情報を記録する第1の記録部のアドレスに対応す
る第2の記録部のアドレスに同一バスサイクルの繰返し
数を記録するようにしたので、同一バスサイクルが多数
回繰返された場合でもそれ以前のバスサイクルの情報を
履歴として記録しておくことが可能となり、繰返し数を
格納するための第2の記録部と、比較手段と、前共通バ
ス情報格納手段と、計数手段といった僅かなハードウェ
アを追加するだけで、障害解析を存効に行なうことがで
きる効果がある。
たバスサイクルが連続した場合、連続したバスサイクル
の情報をメモリの菫なるアドレスに記録するのではなく
、その情報を記録する第1の記録部のアドレスに対応す
る第2の記録部のアドレスに同一バスサイクルの繰返し
数を記録するようにしたので、同一バスサイクルが多数
回繰返された場合でもそれ以前のバスサイクルの情報を
履歴として記録しておくことが可能となり、繰返し数を
格納するための第2の記録部と、比較手段と、前共通バ
ス情報格納手段と、計数手段といった僅かなハードウェ
アを追加するだけで、障害解析を存効に行なうことがで
きる効果がある。
第1図は本発明の実、強引のブロック図、第2図は第1
図の動作説明用のタイミングチャートおよび、 第3図は本発明を適用するデータ処理システムのブロッ
ク図である。 図において、MOT・・・共通バス情報履歴記録装置、
1・・・バスインクフェイス、2・・・第2レジスク、
3・・・第2レジスク、4・・・制御回路、5・・・比
較回路、6・・・カウンタ、7・・・アドレス制御回路
、8・・・第1メモリ、9・・・第2メモリ、10・・
・ライト制御回路、11・・・共通バス。
図の動作説明用のタイミングチャートおよび、 第3図は本発明を適用するデータ処理システムのブロッ
ク図である。 図において、MOT・・・共通バス情報履歴記録装置、
1・・・バスインクフェイス、2・・・第2レジスク、
3・・・第2レジスク、4・・・制御回路、5・・・比
較回路、6・・・カウンタ、7・・・アドレス制御回路
、8・・・第1メモリ、9・・・第2メモリ、10・・
・ライト制御回路、11・・・共通バス。
Claims (1)
- 【特許請求の範囲】 中央処理装置、メモリ、入出力装置が共通バスを介して
情報を通信するデータ処理システムにおける前記共通バ
ス上の情報の履歴を記録する装置において、 前記共通バス上の今回のバスサイクルにおける情報を格
納する現共通バス情報格納手段、 前記共通バス上の前回のバスサイクルにおける情報を格
納する前共通バス情報格納手段、 前記現共通バス情報格納手段の格納内容と前記前共通バ
ス情報格納手段の格納内容とを比較する比較手段、 該比較手段で不一致が検出されたときにアドレスを歩進
し、一致が検出されたときは歩進しないアドレス制御手
段、 前記比較手段で一致が検出されたとき歩進され、不一致
が検出されたとき計数値がクリアされる計数手段、 前記アドレス制御手段から指示されたアドレスに前記現
共通バス情報格納手段の格納情報を記録する第1の記録
部と前記アドレス制御手段から指示されたアドレスに前
記計数手段の計数値を記録する第2の記録部とから構成
された情報履歴記録手段を具備したことを特徴とする共
通バス情報履歴記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61137687A JPS62295153A (ja) | 1986-06-13 | 1986-06-13 | 共通バス情報履歴記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61137687A JPS62295153A (ja) | 1986-06-13 | 1986-06-13 | 共通バス情報履歴記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62295153A true JPS62295153A (ja) | 1987-12-22 |
Family
ID=15204458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61137687A Pending JPS62295153A (ja) | 1986-06-13 | 1986-06-13 | 共通バス情報履歴記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62295153A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012146009A (ja) * | 2011-01-07 | 2012-08-02 | Hitachi Ltd | 故障解析支援用の二重系コントローラ |
-
1986
- 1986-06-13 JP JP61137687A patent/JPS62295153A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012146009A (ja) * | 2011-01-07 | 2012-08-02 | Hitachi Ltd | 故障解析支援用の二重系コントローラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4873666A (en) | Message FIFO buffer controller | |
US5963979A (en) | System for updating inactive system memory using dual port memory | |
US5127088A (en) | Disk control apparatus | |
US5142673A (en) | Bus monitor with dual port memory for storing selectable trigger patterns | |
EP0057096A2 (en) | Information processing unit | |
JPS62295153A (ja) | 共通バス情報履歴記録装置 | |
JP3344123B2 (ja) | データ受信装置 | |
JPH0750452B2 (ja) | バストレース機構 | |
JP2890426B2 (ja) | 情報処理装置 | |
JPS607529A (ja) | バツフアメモリ装置 | |
SU630645A1 (ru) | Буферное запомнающее устройство | |
SU1183975A1 (ru) | Устройство дл сопр жени разноскоростных вычислительных устройств | |
SU1418724A1 (ru) | Устройство дл сопр жени цифрового измерительного прибора с ЦВМ | |
JPH01173245A (ja) | 無応答検出回路 | |
JPS63163559A (ja) | 共通バスモニタ | |
JPS6184746A (ja) | トレ−サ・メモリ・デ−タ記録回路 | |
JPH01188959A (ja) | 情報履歴記憶装置 | |
JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
JPS6210737A (ja) | 障害診断支援装置のリセツト回路 | |
JPS63317786A (ja) | ロジック・アナライザ | |
JPH0748192B2 (ja) | 記憶装置 | |
JPS63288351A (ja) | メモリ・ブロックの書き込み、読み出し回路 | |
JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
JPH0199138A (ja) | 情報履歴記憶装置 | |
JPH02310737A (ja) | トレーサ制御方式 |