JPS62216046A - 論理シミユレ−シヨン装置の記録制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、装置及び回路の動作を論理的にシミュレート
し、シミュレート結果を出力する複数のプロセッサを具
備する論理シミュレーション装置に、シミュレート結果
を記録する専用メモリを少なくとも２個設け、一方の専
用メモリの全記憶域にシミュレート結果が記録された際
に、他方の専用メモリに記録を行うと同時に、非記録中
の専用メモリから読出しを行い、大量の記録を効率よく
記録することを可能とする。

〔産業上の利用分野〕

本発明は、装置及び回路の動作を論理的にシミュレート
する論理シミュレーション装置の記録制御方式に関する
ものである。

最近、技術の進歩とともに作製される装置、回路等は複
雑となり、この装置或いは、回路を準備してシステムを
構成し、システムの動作状態をチェックすることは、時
間を要し効率が悪く又経済的にも費用かかり過ぎるとい
った観点から、装置或いは、回路の動作を論理的にシミ
ュレートすべ（シミュレーション装置が用いられいる。

〔従来の技術〕

従来、論理シミュレーション装置は、第５図に示すよう
に構成されている。即ち、論理シミュレーション装置は
、装置或いは回路の動作をシミュレートし、シミュレー
ト結果を出力する複数のプロセッサ１−１〜１−ｎから
構成されている。それぞれのプロセッサ１−１〜１−ｎ
のシミュレート結果は、データ量が多く高速に転送を行
うために、超高速バス３を介してホスト計算機６に送ら
れる。

ホスト計算機６は、送られて（るシミュレート結果を主
記憶装置４にバッファリングして、このシミュレート結
果を補助記憶装置（ＤＡＳＤ）　　５に記録する。従っ
て、シミュレート結果の記録の処理速度は、ホスト計算
機６の性能に依存する。

〔発明が解決しようとする問題点〕

上記した従来の論理シミュレーション装置は、ホスト計
算機の性能に依存するので、シミュレート結果が増大し
、これを高速に記録しようとすると、このシミュレート
結果に追従可能な高性能なホスト計算機を必要とすると
いった問題があった。

本発明は、以上のような従来の状況から、ホスト計算機
の性能に煩わされることなく、大量のシミュレート結果
を高速に記録できる論理シミュレーション装置の記録制
御方式の提供を目的とするものである。

〔問題点を解決するための手段〕

本発明では、第Ｆ図の原理図に示すように論理シミュレ
ーション装置１は、装置及び回路の動作を期待する論理
値と比較して、シミュレート結果を出力するプロセッサ
１−１〜１−ｎと、プロセッサ１−１〜１−ｎの出力の
転送先を選択する選択器７と選択器７に接続された、専
用メモリ２−１〜２−ｎとで構成されている。

〔作用〕

プロセッサ１−１〜１−ｎの出力するシミュレート結果
を格納する書込みメモリアドレスは、選択器７に転送さ
れる。選択器７は、例えば専用メモリ２−１に書込みア
ドレスカウンタを選択してシミュレート結果を専用メモ
リ２−１に記録する。シミュレート結果が専用メモリ２
−１の全域に記録されると、選択器７は専用メモリ２−
２に書込みアドレスカウンタを選択してシミュレート結
果を専用メモリ２−２に記録する。この際、選択器７は
非記録中の専用メモリに読出しアドレスカウンタを選択
してシミュレート結果を読出しホスト計算機６に出力す
る。専用メモリを複数備え、これにシミュレート結果を
記録するので、シミュレート結果の増大は、ホスト計算
機の性能に左右されないものとなる。

〔実施例〕

第２図は、本発明を適用した一実施例のブロック図であ
り、専用メモリを２個として説明する。

装置及び回路の動作をシミュレートし、シミュレート結
果を出力するプロセッサ１−１〜１−ｎは、得られたシ
ミュレート結果を通信機構部８によって、専用メモリ２
−１２−２に送出する。専用メモリ２−１と２−２には
それぞれの全域が記録されたか否やを検出する比較器９
−１　と９−２を有している。

選択器７は比較！９−１．９−２の状態によって使用す
る専用メモリを選択する。例えば、比較器９−１が全域
記録を検知すると、現在使用中の専用メモｌ７２−１の
使用を停止し、選択器７は専用メモリ２−２を使用する
ように選択し、以降専用メモリ２〜２にシミュレート結
果の記録をする。同時に、選択器７は読出しを専用メモ
リ２−１から行うように専用メモリ２−１を選択して読
出す。

なお、比較器９−１．９−２には、専用メモリ２−１．
２−２の全域記録が完了したことを示す末尾アドレスレ
ジスタ１０と、専用メモリに書込みを行ったアドレスカ
ウンタ１１と、専用メモリから読出したアドレス数を計
数する読出しアドレスカウンタ１２とが設けである。ス
テータス・レジスタ１３は、上記した書込み、読出し、
比較器等の状態情報を、保持し、デコーダ１４は、その
状態情報を解読する。なお、出力制御部１５は、書込み
アドレスカウンタ１１の制御を司どっている。

本実施例の書込み動作を第３図を参照しながら説明する
。プロセッサ１−１〜１−ｎがシミュレート結果を出力
すると、出力制御部１５は此れを検知しく第３図の（１
）の状態、以後括弧付き数字で示す）、シミュレート結
果を格納する書込みアドレスカウンタ１１に入力してカ
ウンタの加算をする（２）。

選択器７は例えば、専用メモリ２−１を選択して使用し
ており、書込みアドレスカウンタ１１と末尾アドレスレ
ジスタ１０の比較を比較器９−１で行う（３）。

不一致であると、デコーダ１４の書込み指示に基づいて
専用メモリ２−１に書込みを行うように制御する（４）
。

この状態が繰り返し行われ、書込みアドレスレジスタ１
１が末尾アドレスレジスタ１０と一致すると（３）、比
較器９−１は、一致したことをステータス・レジスタ１
３に送り、状態情報を変更する（５）。即ち、ステータ
ス・レジスタ１３に、専用メモリ２−１の全域記録完了
していることが保持される。この状態情報をデコーダ１
４が解読して選択器７に選択光変更を指示する。

選択器７は、使用中であった専用メモリ２−１の選択を
専用メモリ２−２に切替えて、書込み制御をする（４）
。

即ち、専用メモリ２−１の全域が記録されると、専用メ
モリ２−２に記録が行われることとなる。

第４図を参照しながら、読出し処理を説明する。

ホスト計算機６がシミュレート結果を読出す場合には、
ステータス・レジスタ１３の状態情報をデコーダ１４が
解読して、記録に使用してない専用メモリに読出しアド
レスカウンタが選択されている。

シミュレート結果が保存される場合（１）には、読出し
を行い読出しアドレスカウンタ１２を刻々加算する（２
）、比較器９−２で末尾アドレスになるまで（３）、ホ
スト計算機６にセンド信号を送出しく４）、データを出
力する。比較器９−２が読出しアドレスカウンタ１２と
末尾アドレスカウンタ１０が一致すると（３）、読出し
た専用メモリは全域が空状態になっている。

この状態もステータス・レジスタ１３に記憶されている
。

書込みと読出しの専用メモリは、異なっており書込みと
読出し処理が並行して行えることはいうまでもない。以
上の説明は専用メモリを２個として行ったが、複数であ
っても何等支障されるものでない。

〔効果〕

以上の説明から明らかなように、本発明によれば、ホス
ト計算機の主記憶装置及び補助記憶装置に関係なく、専
用メモリの容量を増大し、大量のシミュレ−１・結果を
高速に記録するものとなり、論理シミュレーション装置
に通用するときわめて有効な効果を発揮する。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は、本発明を適用した一実施例のブロック図、 第３図は本発明の書込み動作のフローチャート、第４図
は本発明の読出し動作のフローチャート、第５図は従来
の論理シミュレーション装置の構成図である。 図において、１は論理シミュレーション装置、２と２−
１．２−２は専用メモリ、３は超高速バス、６はホスト
計算機を示す。 岸４ε１バの原粕り医 第１図 万、不≦明ぞ妥りＡ１し只−史′方社仔光フ゛口・・７
Ｂコ憤フｎ フロー手ヤード 第３図 直利定理 ノ戸→茶５明σ）１屯わし１しグ旅つ ７０−４呵ｙ−） ｔＪ４図

Claims (1)

【特許請求の範囲】
1. 装置及び回路の動作を論理的にシミュレートしシミュレ
   ート結果を出力する複数のプロセッサ（１−１〜１−ｎ
   ）を具備してなる論理シミュレーション装置（１）に、
   前記シミュレート結果を記録する専用メモリ（２）を少
   なくとも２個設け、該専用メモリ（２）の一方（２−１
   ）の記憶域に前記シミュレート結果を記録し、該記憶域
   の全域の記録が完了すると他の専用メモリ（２−２）に
   記録を行うと同時に、非記録中の当該専用メモリから前
   記シミュレート結果を読出すことを特徴とする論理シミ
   ュレーション装置の記録制御方式