JPS6037050A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6037050A JPS6037050A JP58144571A JP14457183A JPS6037050A JP S6037050 A JPS6037050 A JP S6037050A JP 58144571 A JP58144571 A JP 58144571A JP 14457183 A JP14457183 A JP 14457183A JP S6037050 A JPS6037050 A JP S6037050A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- data
- output
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、上位データ処理装置と入出力装置との間のデ
ータ転送を制御する入出力制御装置に関する。
ータ転送を制御する入出力制御装置に関する。
従来、この種の入出力制御装置では、データバッファ相
互のデータ転送経路と診断経路とが異なっており、金物
量が多く、診断の故障検出率が低い欠点があった。
互のデータ転送経路と診断経路とが異なっており、金物
量が多く、診断の故障検出率が低い欠点があった。
本発明は、上記の欠点を解決し、金物量が少く診断の故
障検出率の高い入出力制御装置を提供することを目的と
する。
障検出率の高い入出力制御装置を提供することを目的と
する。
本発明は、複数の上位データ処理装置と複数の入出力装
置間におけるデータ転送を制御する人出力制御装置にお
いて、上位データ処理装置ど入出力装置との転送速度お
よび転送データ幅の差異を吸収する少くとも２個のバッ
ファリンク手段と、上記バッファリング手段相互のデー
タ転送をビットシリアルに行い、かつ、上記バッファリ
ング手段をビットシリアルに診断するバッファデータシ
フト手段と、上記データ転送および診断データを入出力
する共通のデータバス手段とを備えたことを特徴とする
。
置間におけるデータ転送を制御する人出力制御装置にお
いて、上位データ処理装置ど入出力装置との転送速度お
よび転送データ幅の差異を吸収する少くとも２個のバッ
ファリンク手段と、上記バッファリング手段相互のデー
タ転送をビットシリアルに行い、かつ、上記バッファリ
ング手段をビットシリアルに診断するバッファデータシ
フト手段と、上記データ転送および診断データを入出力
する共通のデータバス手段とを備えたことを特徴とする
。
次に、本発明について図面を参照して詳細に説明する。
図は本発明一実施例入出力制御装置のブロック構成図で
ある。図において入出力制御装置ＩＯＣ内の送受信バッ
ファＢＦ、には、インタフェース線ｌ、 ｆ＜介して図
外の上位データ処理装置ＵＰＲが接続される。
ある。図において入出力制御装置ＩＯＣ内の送受信バッ
ファＢＦ、には、インタフェース線ｌ、 ｆ＜介して図
外の上位データ処理装置ＵＰＲが接続される。
入出力制御装置ＩＯＣ内の送受信バッファＢ′Ｘｆ２に
は、インタフー−ス線ｔ２を介して図外の入出力装置１
０が接続される。送受化バッフ７ＢＦ、は、データドラ
イバＤＲ，を介して、出力バスＢＵＳ、 Ｋ接続される
。送受信バッファＢＦ２は、データドライバＤＲ２−ｉ
介して出力バスＢＵＳ、に接続される。
は、インタフー−ス線ｔ２を介して図外の入出力装置１
０が接続される。送受化バッフ７ＢＦ、は、データドラ
イバＤＲ，を介して、出力バスＢＵＳ、 Ｋ接続される
。送受信バッファＢＦ２は、データドライバＤＲ２−ｉ
介して出力バスＢＵＳ、に接続される。
出力バスＢＵＳ、は、データドライバＤＲ，ｉ介して入
力バスＢＵＳ２に接続される。プロセッサ部ＰＲは、デ
ータドライバＤＲ４を介して出力バスＢＵＳ 。
力バスＢＵＳ２に接続される。プロセッサ部ＰＲは、デ
ータドライバＤＲ４を介して出力バスＢＵＳ 。
に接続される。プロセッサ部ＰＲは、プロセッサアクセ
ス線ｔ６を介して送受信バッフ７ＢＦ、、ＢＦ２に接続
される。入力バスＢＵＥＩ２は、データイト琴線ｔ３、
ｔ４、ｔ５を介して、それぞれ送受信バッファＢＦ、
、ＢＦ２、プロセッサ部ＰＲに接続される。 診断情報
入力は、データドライバＤＲ５ｔ−介して人力ＢＵＳ２
に接続され、出力バスＢＵＳ、には、データドライバＤ
Ｒ６を介して診断情報が接続される。
ス線ｔ６を介して送受信バッフ７ＢＦ、、ＢＦ２に接続
される。入力バスＢＵＥＩ２は、データイト琴線ｔ３、
ｔ４、ｔ５を介して、それぞれ送受信バッファＢＦ、
、ＢＦ２、プロセッサ部ＰＲに接続される。 診断情報
入力は、データドライバＤＲ５ｔ−介して人力ＢＵＳ２
に接続され、出力バスＢＵＳ、には、データドライバＤ
Ｒ６を介して診断情報が接続される。
ここで、本発明の特徴とするところは、診断のための人
出力バスと、データ転送のための人出力バスとが同一の
バスを共用するように構成されたところにある。
出力バスと、データ転送のための人出力バスとが同一の
バスを共用するように構成されたところにある。
このような構成の入出力制御装置の動作について説明す
る。図において、送受信バッファｓｒｒ、＆、Ｉ：、入
出力装置ＩＯへのデータ出力転送時には、上角データ処
理装置ＵＰＲからインタフェース線１６ ｆ介してデー
タを受信すると、送受信バッファ１３Ｆ’２の有効デー
タの存在を確認し、有効データが無いときは、バスドラ
イバＤＲ，、出力バスＢＵＳ、 、バスドライバＤＲ３
、入力バスＢＵＳ２．データ信号線Ｌ４を経由して、送
受信バッファＢＦ２ヘテータの移送を行い、入出力装置
工０からの入力転送時には、送受信バッファＢＦ２から
の有効データをバスドライバＤＲ２、出力バスＢＵＳ、
、バスドライバＤＲ，、入力ＢＵＳ２、データ信号線Ｌ
３１ｒ：経由して受信し、上位データ処理装置ＵＰＲへ
インタフェースａｔ、−を介してデータを送出する。送
受信バッフ７ ＢＦ２は、入出力装置工０からのデータ
入力転送時には、入出力装置■０からインタフェース線
ｔ２ヲ介してデータを受信すると、送受信バッフ７ Ｂ
Ｆ、の有効データの存在を確認し、有効データが無いと
きは、バスドライバＤＲ２、出力バスＢＵＳ１、バスド
ライバＤＲ，、入力バスＢＵＳ、 、データ信号線ｔ３
を経由して送受信バッファＢＦ、ヘデータの移送を行い
、入出力装置ＩＯへのデータ出力転送時には、送受信バ
ッファＢＦ、からの有効データをバスドライバＤＲ，、
出力バスＢＵＳ１、バスドライバＤＲ，、入力バスＢＵ
Ｓ２．データ信号線ｔ４を経由して受信し、入出力装置
ＩＯへインタフェース線ｔ２を介してデータを送出する
。
る。図において、送受信バッファｓｒｒ、＆、Ｉ：、入
出力装置ＩＯへのデータ出力転送時には、上角データ処
理装置ＵＰＲからインタフェース線１６ ｆ介してデー
タを受信すると、送受信バッファ１３Ｆ’２の有効デー
タの存在を確認し、有効データが無いときは、バスドラ
イバＤＲ，、出力バスＢＵＳ、 、バスドライバＤＲ３
、入力バスＢＵＳ２．データ信号線Ｌ４を経由して、送
受信バッファＢＦ２ヘテータの移送を行い、入出力装置
工０からの入力転送時には、送受信バッファＢＦ２から
の有効データをバスドライバＤＲ２、出力バスＢＵＳ、
、バスドライバＤＲ，、入力ＢＵＳ２、データ信号線Ｌ
３１ｒ：経由して受信し、上位データ処理装置ＵＰＲへ
インタフェースａｔ、−を介してデータを送出する。送
受信バッフ７ ＢＦ２は、入出力装置工０からのデータ
入力転送時には、入出力装置■０からインタフェース線
ｔ２ヲ介してデータを受信すると、送受信バッフ７ Ｂ
Ｆ、の有効データの存在を確認し、有効データが無いと
きは、バスドライバＤＲ２、出力バスＢＵＳ１、バスド
ライバＤＲ，、入力バスＢＵＳ、 、データ信号線ｔ３
を経由して送受信バッファＢＦ、ヘデータの移送を行い
、入出力装置ＩＯへのデータ出力転送時には、送受信バ
ッファＢＦ、からの有効データをバスドライバＤＲ，、
出力バスＢＵＳ１、バスドライバＤＲ，、入力バスＢＵ
Ｓ２．データ信号線ｔ４を経由して受信し、入出力装置
ＩＯへインタフェース線ｔ２を介してデータを送出する
。
プロセッサＰＲハ、プロセツザアクセスｍ ｔ６ｆ。
介して送受信バッファＢＰ１、ＢＦ２ヘデータをセット
して、上位データ処理装置ＵＰＲ−ｉたは入出力装置Ｉ
Ｏへデータを送出し、上位データ処理装置ｕｐＲまたは
入出力装置ＩＯからのデータｆ送受信バッファＢＦ、
、ＢＦ ２が受信するとプロセッサアクセス線ｔ６を介
してデータを読出す。
して、上位データ処理装置ＵＰＲ−ｉたは入出力装置Ｉ
Ｏへデータを送出し、上位データ処理装置ｕｐＲまたは
入出力装置ＩＯからのデータｆ送受信バッファＢＦ、
、ＢＦ ２が受信するとプロセッサアクセス線ｔ６を介
してデータを読出す。
診断情報入力線ｔ７は、バスドライバＤＲ５および入力
バスＢＵＳ、、および各々のデータ信号線ｔ３、ｔ４、
ｔ、ヲ介して送受信バッファＢＦ、または送受信バッフ
ァＢＦ２またはプロセッサ部ＰＲへ診断情報を入力する
。診断情報出力線ｔ８は、送受価バッファＢＦ、または
送受信バッファＢＦ２またはプロセッサ部ＰＲの保持情
報を各々のバスドライバＤＲ，またはバスドライバＤＲ
２またはバスドライバＤＲ４’ｉ介して出力バスＢＵＳ
、に出力し、バスドライバＤＲ６を介して診断情報を
出力する。
バスＢＵＳ、、および各々のデータ信号線ｔ３、ｔ４、
ｔ、ヲ介して送受信バッファＢＦ、または送受信バッフ
ァＢＦ２またはプロセッサ部ＰＲへ診断情報を入力する
。診断情報出力線ｔ８は、送受価バッファＢＦ、または
送受信バッファＢＦ２またはプロセッサ部ＰＲの保持情
報を各々のバスドライバＤＲ，またはバスドライバＤＲ
２またはバスドライバＤＲ４’ｉ介して出力バスＢＵＳ
、に出力し、バスドライバＤＲ６を介して診断情報を
出力する。
本実施例では、１組の送受信バッファＢＦ、、ＢＦ２に
ついて示しであるが任意数組の送受信バッファを入出力
バスに接続して入出力パスを時分割して使用することも
できる。
ついて示しであるが任意数組の送受信バッファを入出力
バスに接続して入出力パスを時分割して使用することも
できる。
以上のように、本発明には、診断の入出カバストバッフ
ァ相互のデータ転送バスを共通のバスとすることにより
、金物量を減少させ、診断の故障検出率を増加させる効
果がある。
ァ相互のデータ転送バスを共通のバスとすることにより
、金物量を減少させ、診断の故障検出率を増加させる効
果がある。
本発明は、以上説明したように、診断の入出力パスとバ
ッファ相互のデータ転送バスを共通のバスとすることに
より、金物量を減少し、診断の故障検出率を増加するこ
とができる優れた効果がある。
ッファ相互のデータ転送バスを共通のバスとすることに
より、金物量を減少し、診断の故障検出率を増加するこ
とができる優れた効果がある。
俤守図は本発明一実施例入出力制御装置のブロック構成
図。 ＢＦ、、ＢＦ２・・・送受信バッファ、 ＢＵＳ、・・
・入力ハス、ＢＵＳ２・・・出力バス、ＤＨ，、ＤＨ２
，ＤＨ３，ＤＨ４，ＤＨ５゜ＤＨ６・・・バスドライバ
、ＩＯ・・・入出力装置、ＰＲ・・・プロセッサ部、Ｕ
ＰＲ・・・上位データ処理装置、ｚ、 ＋ ｔ２・・・
インタフェース線、’Ｓ ｒ ｔ４ ＋ ｔ５・・・デ
ータイバ号線、ｔ６・・・プロセッサアクセス線、ｔ７
・・・診断情報入力線、Ｌ６・・・診断情報出力線。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
図。 ＢＦ、、ＢＦ２・・・送受信バッファ、 ＢＵＳ、・・
・入力ハス、ＢＵＳ２・・・出力バス、ＤＨ，、ＤＨ２
，ＤＨ３，ＤＨ４，ＤＨ５゜ＤＨ６・・・バスドライバ
、ＩＯ・・・入出力装置、ＰＲ・・・プロセッサ部、Ｕ
ＰＲ・・・上位データ処理装置、ｚ、 ＋ ｔ２・・・
インタフェース線、’Ｓ ｒ ｔ４ ＋ ｔ５・・・デ
ータイバ号線、ｔ６・・・プロセッサアクセス線、ｔ７
・・・診断情報入力線、Ｌ６・・・診断情報出力線。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
Claims (1)
- （１）複数の上位データ処理装置と複数の入出力装置間
におけるデータ転送を制御する入出力制御装置において
、 上位データ処理装置と入出力装置との転送速度および転
送データ幅の差異を吸収する少くとも２個のバラフッリ
ング手段と、 上記バッファリング手段相互のデータ転送をビットシリ
アルに行い、かつ、上記バッファリンダ手段をビットシ
リアルに診断するバッファデータシフト手段と、 上記データ転送および診断データを入出力する共通のデ
ータバス手段と を備えたことを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144571A JPS6037050A (ja) | 1983-08-08 | 1983-08-08 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144571A JPS6037050A (ja) | 1983-08-08 | 1983-08-08 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037050A true JPS6037050A (ja) | 1985-02-26 |
Family
ID=15365292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58144571A Pending JPS6037050A (ja) | 1983-08-08 | 1983-08-08 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198911A (ja) * | 1987-10-12 | 1989-04-17 | Olympus Optical Co Ltd | 形状寸法測定装置におけるデータ転送システム |
-
1983
- 1983-08-08 JP JP58144571A patent/JPS6037050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198911A (ja) * | 1987-10-12 | 1989-04-17 | Olympus Optical Co Ltd | 形状寸法測定装置におけるデータ転送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5687314A (en) | Method and apparatus for assisting data bus transfer protocol | |
| EP0344722A3 (en) | Operation mode settable lan interconnecting apparatus | |
| US20060212619A1 (en) | Data processing system | |
| JPS6037050A (ja) | 入出力制御装置 | |
| GB1563288A (en) | Busconnected data processing system including a dianostic device | |
| JPS6146550A (ja) | バス間結合装置 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| RU2775703C1 (ru) | Многоканальное устройство межмашинного прямого доступа к памяти | |
| JPS63182761A (ja) | バス診断方式 | |
| JPS58134358A (ja) | プロセツサ制御方式 | |
| JPH04155466A (ja) | マルチプロセッサシステム | |
| JP4106708B2 (ja) | 通信システム | |
| JPS63310031A (ja) | エラ−検出方式 | |
| JPS59206927A (ja) | デ−タ伝送方式 | |
| JPH0512055A (ja) | マイクロ・プロセツサ・ユニツト選択制御回路 | |
| JP3710114B2 (ja) | データバス回路 | |
| JPS6047537A (ja) | デ−タ伝送装置 | |
| JPS629458A (ja) | マルチｃｐｕシステムバス | |
| JPS61156953A (ja) | 受信バツフア制御方式 | |
| JPH03271960A (ja) | インテリジェントｃｐｕ間結合装置 | |
| JPH08190525A (ja) | 高速化データ転送装置 | |
| JPH03255744A (ja) | 誤り検出方式 | |
| JPH0574257B2 (ja) | ||
| JPS6368954A (ja) | 情報転送方式 | |
| JPS63164550A (ja) | バス診断回路 |