JPS6010940A

JPS6010940A - デ−タ伝送装置

Info

Publication number: JPS6010940A
Application number: JP58119900A
Authority: JP
Inventors: Kazuo Yasue; 安江　一男
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-06-30
Filing date: 1983-06-30
Publication date: 1985-01-21
Also published as: JPH0210623B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の属する技術分野〕本発明は、ループ状に形成されたデータ伝送方式におけ
るビットシーケンスフレームによる障害の検出方式に関
するものである。

〔従来技術の説明〕

従来、この種のループ状データ伝送システムにオケルピ
ットシーケンスフレームによる障害検出方式は自局宛の
フレームについてのみ、フレームの正当性のチェックを
行い、異常が検出される毎にカウントするように構成さ
れていた。この方式では受信回路忙異常がある場合には
確かに有効であるが、ループ状伝送路、および各データ
伝送装置の例えばスルー回路（通り抜は回路）に異常が
あるような場合には各データ伝送装置間で自由に転送で
きるため、どの区間で異常があったのかわからなくなる
欠点があった。また、別の従来例障害検出方式ではただ
単にフレームの正当性のエラーを検出し、エラーを検出
した局だけで管理するか、またはループ状のどこかにフ
レームの正当性のエラーがあったことについてのみ報告
するようになっていたために、伝送路上で異常があった
ことは知ることができても、システムかう見てループ状
伝送路のどこが一時的障害を起しているかがわからない
欠点があった。

構成部品にＩＣを用いる装置では、すぐに固定障害には
ならないで、最初は一時的な障害が起こり、除々に回路
が壊れていく場合がしばしばある。

これら方式では一時的な障害の段階で異常場所を知るこ
とが必要であるにもかかわらず困難である欠点があった
。

〔発明の目的〕

本発明はこれを改良するもので、一時的な障害の位置を
検出することができるデータ伝送方式を提供することを
目的とする。

〔発明の特徴〕

すなわち本発明は、複数台のデータ伝送装置間をループ
状伝送路を介して、ビットシーケンヌのフレーム転送を
行うデータ伝送装置において、自局宛のフレームに関係
なくフレームの正当性のチェックを行う手段と、前記フ
レームの正当性のチェック時に異常があった場合には、
ループ状伝送路の下位に接続されたデータ伝送装置にフ
レームを転送することなくそのフレームを消去する手段
と、前記フレームの正当性の異常を検出するたびに、こ
れをカウントしかつ記憶する手段と、前記記憶した内容
を特定のデータ伝送装置がループ状伝送路を介して読み
出しに来た場合に、前記記憶した内容を送出する手段、
もしくは任意に設定し　また一定時間が立つと前記記憶
した内容を特定のデータ伝送装置に知らせる手段とを備
えることを特徴とする。

〔実施例の説明〕

次に添付図面を参照して本発明の実施例装置を詳細に説
明する。第１図は本発明が適用されるシステムの構成モ
デルを示す図である。データ伝送装置１〜４が伝送路１
１〜１４によりループ状に構成されている。この伝送路
１１〜１４は、この例では光フアイバ伝送路である。次
に第２図を参照すると、本発明の実施例装置は、伝送路
１４が入力し伝送路１１に出力する通路に光・電気変換
回路３０が挿入され、電気信号に変換された後のクロッ
ク信号を伝えるクロック線５１と、光・電気変換後のデ
ータを伝えるデータ線５２とにより、伝送路制御回路３
２に結合される、さらに伝送路１１にクロック信号を送
出するクロック線５４と伝送路１１にデータを送出する
データ線５５とを上記伝送路制御回路３２と上記光・電
気変換回路３０間に接続する。またタイマ回路３４とマ
イクロプログラム制御を行うプロセッサ３３とを結合す
るタイマ起動信号９１と、タイマ割込信号９２とを接続
し、さらにデータバス８１、割込線８２、伝送路制御回
路３２を制御する制御信号線群８３および伝送路制御回
路３２で使用されるクロック信号８４とを上記伝送路制
御回路３２とプロセッサ３３０間に設ける。

第３図は上記第２図の伝送路制御回路３２のフ゛ロック
構成詳細図である。この回路は、伝送路７５＼ら入力す
るフレーム信号を検出するフレーム検出回路１０１、受
信フレームの正当性をチェックするＦＣ８（フレームチ
ェックシーケンス）チェック回路１０２、受信フレーム
を一時蓄積して他局のデータ伝送装置に送るためのＦＩ
ＦＯ回路１０３を備える。さらに、伝送路から入力する
フレームを自局宛ならフレームを取込むように構成され
た受信回路１０４と、プロセスサ３３から伝送路にフレ
ームを送出するための送信回路１０５と、送信フレーム
の送出のもとになるクロックを発生する水晶発振回路１
０６とを備える。さらにシリアルデータからノくラレル
データに変換するかまたはｙＣｓチェック回路１０２に
シリアルデータを送るシフトレジヌタ１１１と、前記「
通り抜け」のフレームを消去するだめのアポート（障害
）パターン発生回路１１２と、ＦｏＳチェック回路１０
２におい”Ｃ正当性のエラーが発生（以降ＦＣＥＩエラ
ーと称す）した場合にＦＣＳエラーの数をカウントする
Ｆｏｅエラーカウントレジスタ１１３とを備える。さら
に、Ｆｏｓエラーが起るたびにセットされ、アポート発
生回路１１２の起動および、フレームの消去を行う元に
なるフリップフロップ１１４と、このフリップフロック
１１４のクロックの同期化を行うフリップフロップ１１
５および１１６と、送信データを一時的にホールドする
フリップフロップ１１７とを備える。さらに、セレクタ
１２１．１２２．１２３と、レシーバ２ｏ１ト、ドライ
バ２０２と、ナンド回路２０３と、アンド回路２０４と
データバス８１で使用すれるドライバ２０５と、ｖ　シ
ー　／＜　２０６とを備える。各信号については、Ｆａ
Ｓチェック回路起動信号ｔ−３０１、ＦＯＳチェック回
路の演算終了を示すＦＯＥチェック終了信号を３０２、
自局宛フレームの受信中を示すフレーム受声信号を３０
３、Ｆ　ＣＧの演算結果が正解値と一致しないときに発
生する不一致信号を３０４、アポートパターン発生回路
１１２でアボートパターンの発生を終了するとき発生す
るパルス信号を３０５と表示する。

次に上記第３図の各部分による全体の構成について述べ
る。上記データ線５２とクロック線５１とはそれぞれ別
のレシーバ２０１を介してフレーム検出回路１０１と、
Ｆ工ＦＯ回路１０３と、シフトレジスタ１１１との入力
に接続される。上記フレーム検出回路１０１の一方の信
号３０１を介する出力と、上記シフトレジスタ１１１の
出力と、このシフトレジスタ１１１のクロックパルス入
力とは、上記ＦＣＳチェック回路１０２に入力する。

上記フレーム検出回路１０１の信号３０２を介する他方
の出力と、上記シフトレジスタ１１１のクロックパルス
入力と、上記Ｆｏｅチェック回路１０２の信号３０４を
介する出力とは、ナンド回路２０３に入力する。

前記ナンド回路２０３の出力はフリップフロップ　で１
１４のＳ端子に入力するとともにカウントレジメタ１１
３に入力する。

前記フレーム検出回路１０１のもう一方の出力信号３０
３と、シフトレジスタ１１１の入力（ＩＮ）およびもう
一方の出力とは受信回路１０４に入力する。

上記受信回路１０４の一方の出力は割込線８２に出力す
る。さらにそのもう一方の出力は、セレクタ１２３に入
力する。クロック信号８４は受信回路１０４と送信回路
１０５に結合される。

制御信号線群８３はアンド回路２０４を介して上記受信
回路１０４と送信回路１０５およびセレクタ１２３に入
力する。

前記カウントレジスタ１１３の出力が入力する上記セレ
クタ１２３の出力は、ドライバ２０５を介してデータバ
ス８１に出力するとともに、レシーバ２０６を介して受
信回路１０５に入力する。

水晶発振器１０６の出力は、上記送信回路１０５、フリ
ップフロック１１４に縦続接続されたフリップフロップ
１１５および１１６それぞれのｃｐ端子、アポート発生
回路と前記７１７０回路１０３それぞれの入力に接続さ
れる。　１上記フリツプフロツプ１１４のＲ端子は信号３０５用線
を介してアポート発生回路１１２の一方の出力に結合さ
れる。上記フリップフロップ１１６の出力は、上記アポ
ート発生回路１１２とセレクタ１２１０入力に結合され
る。また上記アポート発生回路１１２の他方の出力は上
記セレクタ１２１に入力する。

前記７１７０回路１０３の出力は上記セレクタ１２１に
入力する。

受信回路１０５の２つの出力はセレクタ１２１に縦続接
続されたセレクタ１２２に入力する。なお前記水晶発振
器１０６の出力は上記セレクタ１２２に縦続接続された
フリップフロップ１１７のＯＦ端子に接続されるととも
に、ドライバ２０２を介してクロック線５４に出力する
。また上記フリップフロップ１１７の出力は他のドライ
バ２０２を介してデータ線５５に出力する。

第４図は本発明に適用される信号フレームの一例を示す
図である。図面符号Ｆはフラグパターンｒ０１１１１１
１０Ｊを示し、ＤＡは送信先のアドレスを示す。８Ａは
送信元のアドレスを示し、Ｃは制御情報を示す。工はデ
ータ情報（省略されることもある）を示し、Ｆｃ５ｌｄ
ｒフレームチエツクシーケンス」でフレームが正しく転
送されたかどうかをチェックするための巡回冗長検査ビ
ットを示す。従ってＦＯＳエラーとはＦＣｆＦチェック
回路１０２で送られてきたＤＡからＦｃ８までを復号化
し、正解値と一致しないときのことを右う（Ｊ工Ｓ　Ｏ
６５６Ｂ参照）。

次に本発明の実施例装置の動作を説明する。今、第１図
のデータ伝送装置４からデータ伝送装置３宛にフレーム
を転送したときのデータ伝送装置１の動作について説明
する。伝送路１４から入った光信号は、光・電気変換回
路３０において光信号から電気信号に変換され、クロッ
ク線５１とデータ線５２により制御回路３２に伝送され
る。この信号フレームは受信クロックに従って第６図に
示すシフトレジスタ１１１に１ビツトづつシフトしなが
らセットされてゆき、同時にフレーム検出回路１０１に
おいてフラグを検出する。フラグを検出してＦＣＳチェ
ック回路起動信号３０１がオンとなると、ＦｏＢチェッ
ク回路１０２がＦｃ８の演算（復号化）を開始する。

やがてフレーム検出回路１０１がフレームの終了を示す
フラグを検出すると、ＦＣＳチェック終了信号３０２を
オン（受信クロック５１に同期した１サイクル部だけ発
生）として、不一致信号３０４をチェックする。このと
き、不一致信号３０４がオンならフリップフロップ１１
４がセットされるようになっている。一方データ線５２
からくるビットシリアルのデータはＦ工ＦＯ回路１０３
に入る。水晶発振回路１０６から発生されたクロックに
より、ビットシリアルデータは、Ｆ工ＦＯ回路１０３か
ら順序よく、セレクタ１２２、フリップフロップ１１７
、ドライバ２０２、光・電気変換回路３０を通り、伝送
路１１に送出される。

フレームが正常であれば、フリップフロップ１１４がセ
ットされないためにデータ伝送装置３宛のフレームは伝
送路１１に正しく伝達されるが、伝送路１１に一時的が
障害になる要因があり、フレー　１ムの中の１ビツトが
いわゆる１データ化け＃を起したとすると、不一致信号
３０４がオンとなシ、ＦａＳチェック終了信号３０２が
オンに力ると同時にブリップフロップ１１４がセットさ
れ、アポートパターン発生回路１１２を起動し、セレク
タ１２１にアポートパターンデータｒｌｌｌｌｌｌｌｌｏｏｏｏｏｏｊを送る。フリップ７０ツブ１１４がセットされている間
はアボートパターンデータをセレクタ１２１はセレクト
し、Ｆ工ＦＯ回路１０３からくる送信中のフレームを消
去する。ここで１消去”とはフレームの中で「１」が７
個以上続いたときのことをいう。アボートパターンを送
出し終ると、パルス信号３０５がオンとなりフリップフ
ロップ１１４をリセットし終了する。また、不一致信号
３０４がオンになると、ナンド回路２０３から出るパル
ス信号でＦＣＳエラーカウントレジスタ１１３が＋１だ
けカウントアツプされる。

従って第１図に示す伝送路１１には、データ伝送装置３
宛のフレームは送出されないことになる。

このようにしてＦｏｅエラーを検出するたび毎に、上記
の動作を行い、ＦＣＳエラーカウントレジスタ１１３に
＋１づつカウントアツプされることになる。

次に、ＦＯＥ！エラーカウントレジスタ１１３に言己憶
された内容を有効に使う手法を説明する。

今、ループを監視するデータ伝送装置をデータ伝送装置
３とし、ある一定時間毎に各データ伝送装置（１〜４）
のＦＯＥＩエラーカウントレジヌタ１１３の内容を読み
出しに行くものとする。フレームフォーマットは前記第
４図に示すフレームであり、上記各データ伝送装置のデ
ータのやり取！ｌｌ力く行われる。データ伝送装置３か
らデータ伝送装置１宛にＦＣＳエラーカウントレジスタ
１１３の読出しフレームを送出すると、フレーム受信４
言号３０３がオンとなり、受信回路１０４が働き、この
受信回路１０４の中におる（図示しない）ノくツファに
フレームを受信する。受信回路１０４はフレームを受（
言すると、第２図のプロセッサ３３に割込信号８２をオ
ンにして知らせる。プロセッサ３３は、缶制御信号線群
８３會用いて、データＩ（ス８１を通してフレームの中
身を読取り、ＦｏＳエラーカウントレジメタ１１３の読
出しを検知することにより、制御信号線群８３ヲ用いて
、ＦＣＳエラーカウントレジスタ１１３を読み取る。さ
らにＦｏＳエラーカウントレジスタ１１３をリセットし
、送信回路１０５に制御信号線群８３を用いてＦＣＳエ
ラーカウントレジスタ１１３から読み取った内容を送り
、送信回路１０５を起動する。これによりＦＣＳエラー
カウントレジスタ１１３の内容の入ったフレームがデー
タ伝送装置３に送られる。従って、ループ監視を行うデ
ータ伝送装置３は、データ伝送装置ｌのＦＯＢエラーの
数を知ることができ、システムから見てどのあたりで一
時的障害が発生しているかを充分に推測することができ
る。

また、ループ監視を行うデータ伝送装置がデータ伝送装
置１であれば、プロセッサ３３は直接ＦＣＳエラーカウ
ントレジスタ１１３を読取ることＫより、ＦＣＳエラー
の数を知ることにガリ、システムから見てループのどの
あたりで一時的障害が発生しているかを推測することが
できる。

上述の例では、自局宛、他局宛に関係なくＦＯＳエラー
カウントレジスタを設けたが、自局宛と他局宛それぞれ
別のＦｏＳエラーカウントレジスタを設けても本発明を
実施することができる。またループ状伝送路を１本とし
て説明したが、複数本であっても同様に本発明を実施す
ることができる。

さらに、ＦｏＳエラーカウントレジスタ１１３に記憶さ
れた内容を有効に使う別の手法を説明する。

今、第２図においてループを監視するデータ伝送装置を
データ伝送装置３とする−残りのデータ伝送装置ではプ
ロセッサ３３がタイマ起動信号９１をオンにすると、タ
イマ回路あが働き、一定時間後タイマ回路３４はタイマ
割込信号９２をオンにする。プロセッサ３３はタイマ割
込信号９２のオンを検知することによりタイマ起動信号
９１をオフにし、制御信号８３を用いて、第６図に示す
ＦＣＳエラーカウントレジスタ１１３を読取る。このＦ
Ｃ８力９ントレジスタ１１３をリセットし、さらに送信
回路１０５に制　制御信号群８３を用いてＦＣＳエラー
カウントレジスタ１１３から読み取った内容を送り、送
信回路１０５を起動する。このようにして、Ｆｏｅエラ
ーカウントレジスタ１１３の内容の入ったフレームがデ
ータ伝送装置３に送られる。このフレームが送られた後
、プロセッサ３３はタイマ起動イキ号９１をオンにしタ
イマ回路３４を起動し上記動作をくり返す。従って、ル
ープを監視するデータ伝送装置３は各データ伝送装置の
ＦｏＳエラーの数を知ることになり、システムから見て
どのあたりで一時的障害が発生しているかを推測するこ
とができる。またループ監視を行うデータ伝送装置３は
、タイマ割込信号９２を検知することにより、タイマ起
動信号９１をオフにし、制御信号８３のオンを用いて、
第６図のＦＯＩＥエラーカワントレジスタ１１３を読取
る。これによりＦＯＳエラーの数を知ることになる。Ｆ
ａ　’ｓカウントレジスタ１１３を読み取った後は、再
びタイマ起動信号９２をオンにし、タイマ回路諷を起動
させ、上記動作をくり返す。

上述の例では自局宛、他局宛に関係な（ＦｏＳエラーカ
ウントレジスタを設けたが、自局宛と他局宛それぞれ別
のＦｏＳエラーカウントレジスタを設けても本発明を実
施すること−１）ｉできる。また上記例では、ループ状
伝送路を１本にしためよ、複数本になっても同様に本発
明を実施することｉ＝できる。

〔効果の説明〕

以上説明したように、本発明によれば、自局宛のフレー
ムに関係なくフレームの正当性のチェックを行い、フレ
ームの消去およびＦＯＢエラーの数を記憶するタイマ付
プロセッサを用いることにより、一時的な障害がどの場
所で起っている力・を識別することの確実性を向上でき
る効果力；ある。

【図面の簡単な説明】

第１図は本発明の適用されるルーフ゛状伝送システムを
示す概要図。第２図は本発明実施例を宗すフ゛ロック構成図。第５図は第２図の伝送制御回路の実施９１１を示すブロ
ック構成図。第４図は本発明の信号のフレームの形体図。１〜４・・・データ伝送装置、１１〜１４・・・伝送路
、３０・・・光・電気変換回路、３２・・・伝送路制御
回路、３３・・・プロセッサ、３４・・・タイマ回路、
５１．５２．５４．５５．８１〜８４．９１，９２．３
０１〜３０５・・・信号用線、１０１・・・フレーム検
出回路、１０２・・・ＦＣＳチェック回路、１０３・・
・ＦＩＦＯ回路、１０４・・・受信回路、１０５・・・
送信回路、１０６・・・水晶発振回路、１１１・・・シ
フトレジスタ、１１２・・・アボートパターン発生回路
、１１３・・・ＦＣＳエラーカウントレジスタ、１１４
〜１１７・・・フリップフロップ、１２１〜１２３・・
・セレクタ、２０１．２０６・・・レシーバ、２０２，
２０５・・・ドライバ、２０３・・・ナンド回路、２０
４・・・アンド回路。特許出願人　日本電気株式会社代理人　弁理士　井　出　直　孝

Claims

【特許請求の範囲】

（１）複数のデータ伝送装置の間にループ状伝送路を介
してピットシーケンスの信号フレームの転送を行うデー
タ伝送装置において、自局宛および他局宛の到来する信号フレームについてフ
レームの正当性のチェックを行う手段と、前記フレーム
の正当性のチェックにより異常が検出された場合は、そ
の異常が検出されたフレームを上記ループ状伝送路の自
局より下位に接続されたデータ伝送装置に転送する前の
段階で消去する手段と、前記異常が検出される毎にカウントしかつ記憶する手段
とを備えたことを特徴とするデータ伝送装置。
（２）記憶する手段に、記憶した内容を特定のデータ伝
送装置がループ状伝送路を介して読み出しその内容をそ
の特定のデータ伝送装置に転送する手段を含む特許請求範囲第（１）項に記載のデータ伝送装置。
（３）　カウントする手段に所定時間が経過すると記憶
した内容を特定のデータ伝送装置に転送する手段を含む
特許請求範囲第（１）項に記載のデータ伝送装置。