JPH02180451A

JPH02180451A - データ伝送方式

Info

Publication number: JPH02180451A
Application number: JP63334632A
Authority: JP
Inventors: Kazuo Yasue; 安江　一男
Original assignee: NEC Home Electronics Ltd; Nippon Electric Co Ltd
Current assignee: NEC Home Electronics Ltd; NEC Corp
Priority date: 1988-12-29
Filing date: 1988-12-29
Publication date: 1990-07-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ループ状に形成されたデータ伝送方式によ６
ビツト・シーケンス・フレームによる障害の検出方式に
関するものである。

従来の技術従来、この種の障害検出方式は、ただ単に流れてくるフ
レーム（ユーザ等が流すフレーム）の正当性をチェック
して、エラーの検出箇所を見つけることが一般的であっ
た。

発明が解決しようとする課題この種の方式では、通常流れるフレームは厳しいパター
ン配列（フレーム中のビット配列）の伴わない構成のた
め、−時的障害はなかなか検出できないという欠点があ
った。

また、構成部品にＩＣを用いる装置では、直ぐに固定障
害にならないで、最初、−時的な障害が起こり、徐々に
壊れていく場合がしばしばある。

そのため本発明の目的は、ループ状伝送路（データ伝送
装置を通り抜ける回路も含む）の劣化を早期発見する点
にある。

課題を解決するための手段本発明は、複数のデータ伝送装置の間に、ループ状伝送
路を介してビット・シーケンスの信号フレームの転送を
行い、自局宛および他局宛の到来する信号フレームにつ
いてフレームの正当性のチェックを行うデータ転送方式
において、上記ループ状伝送路に接続された特定のデー
タ伝送装置が一定の時間間隔毎にループ状伝送路にルー
プ状伝送路の試験を特徴とする特定フレームを流すこと
を特徴としている。

特に本発明方式は、上記特定フレームを流した場合、特
定フレームの正当性のチェックの異常が検出される毎に
、上記特定のデータ伝送装置に異常を知らせる構成とし
ている。

また、上記特定のフレームを流した後、特定のデータ伝
送装置が特定フレームの伝送結果を見にゆく構成として
いる。

作用以上のような本発明方式において、特定のデータ伝送装
置から一定時間毎に特定のフレーム（ループ状伝送路に
とって非常に厳しいパターン）を流すことによって、ル
ープ状伝送路の一時的障害を早期に発見できる。

実施例以下、本発明を実施例図面に従って説明する。

第２図は本発明が適用されるシステムの構成モデルを示
す構成図である。データ伝送装置１〜４が伝送路１１〜
１４によりループ状に構成されている。この伝送路１１
〜１４は、この例では光フアイバ伝送路である。

次に、第１図を参照すると、本発明の実施例装置は、入
力に伝送路１４が、出力に伝送路１１を通路にして光・
電気変換回路３０が挿入され、電気信号に変換された後
のクロック信号を伝えるグロック線５１と、光・電気変
換後のデータを伝えるデータ線５２とにより、伝送路制
御回路３２に結合される。また、伝送路１１にクロック
信号を送出するクロック線５４と、伝送路１１にデータ
を送出するデータ線５５とを、上記伝送路制御回路３２
と上記光・電気変換回路３０間に接続している。

そしてタイマ回路３４とマイクロプログラムの制御を行
うプロセッサ３３とを結合するタイマ起動信号９１と、
タイ了割り込み信号９２とを接続し、さらにデータバス
８１、割り込み線８２、伝送路制御回路３２を制御する
制御信号線群８３および伝送路制御回路３２で使用され
るクロック信号８４とを、上記伝送路側ｆ１４＠路３２
とプロセッサ３３の間に設ける。さらに１本発明の実施
例装置は、伝送路に送出すべきデータが入っているメモ
リ３５、プロセッサ３３とメモリ３５とのインターフェ
イスであるデータ線８５、制御信号線群８６からなる。

第３図は、上記第１図の伝送路制御回路３２の一実施例
詳細を示すブロック回路図である。

この回路は、伝送路から入力するフレーム信号を検出す
るフレーム検出回路１０１、受信フレームの正当性をチ
ェックするＦｅ２　（フレーム・チェック・シーケンス
）チェック回路１０２−受信フレームを一時蓄積して他
局のデータ伝送装置に送るためのＦＩＦＯ回、１１０３
を儲える。さらに、伝送路から入力するフレームを自局
宛ならフレームを取り込むように構成された受信回路１
０４と、プロセッサ３３から伝送路にフレームを送出す
るための送信回路１０５と、送信フレームの送出の基に
なるタロツクを発生する水晶発振回路１０６とを備える
。そして、シリアル・データからパラレル・データに変
換するかまたは、ＦＣＳチェック回路１０２にシリアル
・データを送るシフトレジスタ１１１と、前記「通り抜
け」のフレームを消去するためのアポート（障害）パタ
ーン発生回路１１２と、ＦＣＳチェック回路１０２にお
いて正当性のエラーが発生（以降ＦＣＳエラーと称する
）した場合にＦＣＳエラーの数をカウントするＦＣＳエ
ラー・カウント・レジスタ１１３とを備える。そしてま
た、ＦＣＳエラーが起こる度にセットされ、アボート発
生回路１１２の起動および、フレームの消去を行う元に
なるフリップフロップ１１４と、このフリップフロップ
１１４のタロツクの同期化を行うフリップフロップ１１
５および１１６と、送信データを一時的にホールドする
フリップフロップ１１７とを備える。加えて、セレクタ
１２１．１２２．１２３と、レシーバ２０１と、ドライ
バ２０２とを備える。

各信号については、ＦＣＳチェック回路起動信号を３０
１、ＦＣＳチェック回路の演算終了を示すＦＣＳチェッ
ク終了信号を３０２、自局宛フレームの受信中を示すフ
レーム受信信号を３０３、ＦＣＳの演算結果が正解値と
一致しないときに発生する不一致信号を３０４．アポ−
１〜・パターン発生回路１１２でアボート・パターンの
発生を終了するとき発生するパルス信号を３０５と表示
する。

次に、上記第３図の各部分による全体の構成について述
べる。上記データ線５２とクロック線５１とは、それぞ
れ別のレシーバ２０１を介してフレーム検出回路１０１
と、ＦＩＦＯ回路１０３と、シフトレジスタ］−１１と
の人力に接続される。

上記フレーム検出回路１０１の一方の信号３０１を介す
る出力と、このシフトレジスタ１１１のグロックパルス
入力とは、上記ＦＣＳチェック回路１０２に入力する。

上記フレーム検出回路１０１の信号３０２を介する他方
の出力と、上記シフトレジスタ１１１のクロックパルス
入力と、上記ＦＣＳチェック回路１０２の信号３０４を
介する出力とは、ナンド回路２０３に入力する。

上記ナンド回路２０３の出力はフリップフロップ１１３
のＳ端子に入力するとともにカウントレジスタ１１３に
入力する。

上記フレーム検出回路１０１のもう一方の出力信号３０
３と、シフトレジスタ１１１の入力（ＩＮ）およびもう
一方の出力とは受信回路１０４に入力する。上記受信回
路１０４の一方の出力は割り込み線８２に出力する。さ
らに、そのもう一方の出力は、セレクタ１２３に入力す
る。タロツク信号８４は受信回路１０４と送信回路１０
５に結合される。

制御信号線群８３はアンド回路２０４を介して上記受信
回路１０４と送信回路１０５およびセレクタ１２３に入
力する。上記カウント・レジスタ１１３の出力を入力と
している上記セレクタ１２３の出力は、ドライバ２０５
を介してデータバス８１に送出するとともに、レシーバ
２０６を介して送信回路１０５に入力する。

水晶発振器１０６の出力は、上記送信回路１０５、フリ
ップフロップ１１４に縦続接続されたフリップフロプ１
１５および１１６、それぞれのＣＰ端子、アボート発生
回路１１２と前記ＦＩＦＯ回路１０３それぞれの入力に
接続される。

上記フリップフロップ１１４のＲ端子は信号３０５用線
を介してアボート発生回路１１２の一方の出力に結合さ
れる。上記フリップフロップ１１６の出力は、上記アボ
ート発生回路１１２とセレクタ１２１の入力に結合され
る。また、上記アボート発生回路１１２の他方の出力は
上記セレクタ１２１に入力する。前記ＦＩＦＯ回路１０
３の出力は、上記セレクタ１２１に入力する。送信回路
１０５の二つの出力は、セレクタ１２２に入力される。

このセレクタ１２２の出力は縦続接続されたフリップフ
ロップ１１７に入力される。フリップフロップ１１７の
出力は、ドライバ２０２を介してデータ線５５に出力す
る。このフリップフロップ１１７のＣＰ端子に接続され
た発振回路１０６のタロツクは他のドライバ２０２を介
してクロック線５４に出力する。

第４図は、本発明に適用される信号フレームの一例を示
すフォーマット図である。図面中符号Ｆはフラッグ・パ
ターンｒｏ　１１１１１１０Ｊを示し、ＤＡは送信先の
アドレスを示す。ＳＡは送信元のアドレスを示し、Ｃは
制御情報を示す。■はデータ情報（省略されることもあ
る）を示し、ＦＣＳは「フレーム・チェック・シーケン
ス」でフレームが正しく転送さ九たかどうかをチェック
するための巡回冗長検査ビットを示す。したがってＦＣ
ＳエラーとはＦＣＳチェック回路１０２で送られてきた
ＤＡからＦＣＳまでを復号化し、正解値と一致しないと
きのことを言う。（ＪＩＳ。

Ｃ６３６８）ところで今、第１図において、ループを監視するデータ
伝送装置をデータ伝送装置３とする。

メモリ３５には、第４図のフォーマットに従った形式Ｄ
Ａ、ＳＡは自局のアドレス、Ｃはテス１−・パターンを
示す制御情報、工はループ状伝送路にとって厳しいパタ
ーン・データを書き込んでおく。この内容を以下データ
Ａと称する。

データ伝送装置３では、プロセッサ３３がタイマ起動信
号９１をオンにすると、タイマ回路３４が働き、一定時
間後タイマ回路３４は、タイマ割り込み信号９２をオン
にする。プロセッサ３３はタイマ割り込み信号９２のオ
ンを検知することによりタイマ起動信号９１をオフにし
、制御信号線群８６を用いて、メモリ３５に書かれてい
るデータＡを読み取る。さらに、送信回路１０５に制御
信号群８３を用いてメモリ３５から読み取った内容を送
り、送信回路１０５を起動する。

このようにして、ループ状伝送路にとって厳しいパター
ンであるデータＡの内容の入ったフレームがループ状伝
送路を介して、自局である伝送装置３に送られる。この
フレームが送られた後、プロセッサ３３はタイマ起動信
号９１をオンにし、タイマ回路３４を起動し、上記動作
を繰り返す。

次にデータ伝送装置３が出した信号フレームが一周して
自分のところに回ってくる時に、フレームが通り抜ける
データ伝送装置１の動作について説明する。

伝送路１４から入った光信号は、光・電気変換回路３ｏ
において光信号から電気信号に変換され、クロック線５
１とデータ線５２により制御回路３２に伝送される。こ
の信号フレームは受信クロックに従って第３図に示すシ
フトレジスタ１１１に１ビツトづつシフトしながらセッ
トされてゆき、同時にフレーム検出回路１０１において
フラグを検出する。フラグを検出してＦＣＳチェック回
路起動信号３０１がオンとなると、ＦＣＳチェック回路
１０２がＦＣ３の演算（復号化）を開始する。やがて、
フレーム検出回路１０１がフレームの終了を示すフラグ
を検出すると、ＦＣＳチェック終了信号３０２をオン（
受信クロック５１に同期した１サイクル部分だけ発生）
として、不一致信号３０４をチェックする。このとき、
不一致信号３０４がオンならフリップフロップ１１４が
セットされるようになっている。一方、データ線５２か
らくるビット・シリアル・データは、ＦＩＦＩＯ回路１
０３から順序よく、セレクタ１２２、フリップフロップ
１１７、ドライバ２０２．光・電気変換回路３０を通り
、伝送路１１に送出される。

フレームが正常であれば、フリップフロップ１１４がセ
ットされないために、データ伝送装置３宛のフレームは
伝送路１１に正しく伝送されるが、伝送路１１に一時的
な障害になる要因があり、フレームの中の１ビツトがい
わゆる「データ化け」を起こしたとすると、不一致信号
３０４がオンとなり、ＦＣＳチェック終了信号３０２が
オンになると同時にフリップフロップ１１４がセットさ
れ、アボート・パターン発生回路１１２を起動し、セレ
クタ１２１にアボート・パターン・データｒｌ　１１１
１１１１００００００Ｊ　を送る。

フリップフロップ１１４がセットされている間は、アボ
ート・パターン・データをセレクタ１２１はセレクトし
、ＦＩＦＯ回路１０３からくる送信中のフレームを消去
する。ここで、「消去」とはフレームの中で「１」が７
個以上続いたときのことをいう。アボート・パターンを
送出し終わると、パルス信号３０５がオンとなりフリッ
プフロップ１１４をリセットし終了する。また、不一致
信号３０４がオンになると、ナンド回路２０３か′ら出
るパルス信号でＦＣＳエラー・カウント・レジスタ１１
３が＋１だけカウントアツプされる。

したがって、第１図に示す伝送路１１には、データ伝送
装置３宛のフレームは送出され゛ないことになる。この
ようにして、ＦＣＳエラーを検出する度毎に、上記の動
作を行い、ＦＣＳエラー・カウント・レジスタ１１３に
＋１づつカウントアツプされることになる。

次に、ＦＣＳエラー・カウント・レジスタ１１３に記憶
された内容を有効に使う手法について説明する。

ループを監視するデータ伝送装置３は、データＡを送出
後、各データ伝送装置１〜４のＦＣＳエラー・カウント
・レジスタ１１３の内容を読み出しにゆく。フレームフ
ォーマットは、既に述べた第４図に示すフレームであり
、上記各データ伝送装置間のデータのやり取りが行われ
る。

データ伝送装置３がループ上にフレームを送出する方法
は、データＡを送出する方法と全く同じやり方でフレー
ムの中身が違うだけなので、ここでの詳しい説明は省略
する。

データ伝送装置３からデータ伝送装置１宛にＦＣＳエラ
ー・カウント・シフトレジスタ１１３の読み出しフレー
ムを送出すると、フレーム受信信号３０３がオンとなり
、受信回路１０４が働き、この受信回路１０４の中にあ
る（図示しない）バッファにフレームを受信する。受信
回路１０４はフレームを受信すると、第２図のプロセッ
サ３３に割り込み信号８２をオンにして知らせる。デー
タバス８１を通してフレームの中身を読み取り、ＦＣＳ
エラー・カウント・レジスタ１１３の読み出しを検出す
ることにより、制御信号線群８３を用いて、ＦＣＳエラ
ー・カウント・レジスタ１１３を読み取る。さらに、Ｆ
ＣＳエラー・カウント・レジスタ１１３をリセットし、
送信回路１０５に制御信号線群８３を用いてＦＣＳエラ
ー・カウント・レジスタ１１３から読み取った内容を送
り、送信回路１０５を起動する。これにより、ＦＣＳエ
ラー・カウント・レジスタ１１３の内容の入ったフレー
ムがデータ伝送装置３に送られる。したがって、ループ
監視を行うデータ伝送装置３は、データ伝送装置１のＦ
ＣＳエラーの数を知ることができ、システムから見てど
のあたりで一時的な障害が発生しているかを十分に推測
するとかできる。

また、ループ監視を行うデータ伝送装置がデータ伝送装
置１であれば、プロセッサ３３は直接ＦＣＳエラー・カ
ウント・レジスタ１１３を読み取ることにより、ＦＣＳ
エラーの数を知ることになり、システムから見てループ
のどのあたりで一時的な障害が発生しているかを推測す
ることができる。

上述の例では、ループ状伝送路を１本として説明したが
、複数本であっても同様に本発明を実施することができ
る。

次に、上述の伝送路制御回路と別の動作を説明するため
に、伝送路制御回路３２の別の実施例ブロック回路図に
ついて説明する。

第５図は、既に説明した伝送路制御回路３２とは別のブ
ロック回路構成を示すブロック回路図である。本回路は
、伝送路から入ってくるフレームを検出するフレーム検
出回路４０１と、受信フレームの正当性をチェックする
Ｆｅ２　（フレーム・チェック・シーケンス）チェック
回路４０２と、受信フレームを他局のデータ伝送装置に
送るために一時記憶を行うＦＩＦＯ回路４０３とを備え
ている。また、送信フレームの送出の基になるクロック
信号を発生する水晶発振回路４０６と、受信されたシリ
アル・データをパラレル・データに変換しＦＣＳチェッ
ク回路４０２にシリアル・データを送るシフトレジスタ
４１１とを備える。さらに、通り抜けのフレームを消去
するためのアポート（障害）パターン発生回路４１２と
、ＦＣＳチェック回路４０２において正当性のエラーが
発生（以降ＦＣＳエラーと称する）した場合にセットさ
れ、アボート発生回路４１２の起動および、フレームの
消去を行う元になるフリップフロップ４１４と、このフ
リップフロップ４１４のクロックの同期化を行うフリッ
プフロップ４１５と、４１６と、送信データを一時的に
格納するフリップフロップ４１７とを備える。加えて本
回路は、ＦＣＳエラーを知らせるためにフレーム作成を
行イ、伝送路に出す動作を行うフレーム送信回路４０４
を備える。そして、各信号についてＦｅ２のチェック回
路の起動信号を８０１、ＦＣＳチェック回路の演算終了
を示すＦＣＳチェック終了信号を８０２、ＦＣ８演算結
果が正解値と一致しないときに発生する不一致信号を８
０４、アポート・パラターン発生回路４１２でアポート
・パターン発生回０５（パルスが発生）、フレーム送信回路４０４の動作
終了を示す送信終了信号を８０６（パルスが発生）とし
て、それぞれに符号を付する。

また、本回路はアボート終了信号８０５によりセットさ
れ、フレーム発生回路４０４を起動するフリップフロッ
プ４１８とセレクタ４２１．４２２、レシーバ２０１、
ドライバ２０２．ナンド回路２０３とを備える。

次に上記の各部分による全体の構成について説明すると
、データ線５２とクロック線５１とは、それぞれ別のレ
シーバ２０１を介してフレーム検出回路４０１と、ＦＩ
ＦＯ回路４０３と、シフトレジスタ４１１との入力に接
続される。

上記フレーム検出回路４０１の一方の信号線８０１を介
する出力と、上記シフトレジスタ４１１の出力と、この
シフトレジスタ４１１のクロックパルス入力とは、上記
ＦＣＳチェック回路４０２に入力する。上記フレーム検
出回路４０１の信号線８０２を介する他方の出力と、上
記シフトレジスタ４１１のクロックパルス入力と一上記
ＦＣＳチエッグ回路４０２の信号線８０４を介する出力
とは、ナンド回路２０３に入力される。一方、上記ＦＩ
ＦＯ回路４０３の出力は、セレクタ４２１に入力されて
いる。

上記ナンド回路２０３の出力は、フリップフロップ４１
４のＳ端子に入力する。水晶発振回路４０６の出力は、
上記フリップフロップ４１４に縦続接続されたフリップ
フロップ４１５および４１６のＣＰ端子に結合するとと
もに、アボート（障害）パターン発生回路４１２および
フレーム送信回路４０４の入力に結合する。

上記フリップフロップ４１６の出力は、セレクタ４２１
と、アボート・パターン発生回路４１２と、ＦＩＦＯ回
路４０３にそれぞれ入力する。

上記アボート・パターン発生回路４１２の一方の出力は
セレクタ４２１に入力するとともに、他方の出力はフリ
フロップ４１４および４１８に入力する。上記フリップ
フロップ４１８のＲ人カと出力はフレーム送信回路４０
４に結合する。また、上記フリップフロップ４１８の出
力とフレーム送信回路４０４の出力とは、上記セレクタ
４２１に縦続接続されたセレクタ４２２にそれぞれ入力
する。

上記水晶発振器回路４０６の出力は、上記セレクタ４２
２に縦続接続されたフリップフロップ４１７に入力する
とともに、クロック線５４にドライバ２０２を介して出
力する。

セレクタセタ４２２の出力は、上記フリップフロップ４
１７とドライバ２０２を介してデータ線５５に出力する
。

次にデータ伝送装置３が出したフレームが一周して、自
分の通り抜けるデータ伝送装置１の動作に関し、第５図
に示す別の実施例ブロック回路図について説明する。

伝送路１４から入った光信号は、光・電気変換回路３０
において光信号から電気信号に変換され、クロック線５
１とデータ線５２による情報フレームが制御回路３２に
伝えられる。この信号フレームは、受信クロック５１に
従って第５図のシフトレジスタ４１１に１ビツトづつシ
フトしながらセットされてゆき、同時にフレーム検出回
路４０１においてフラグを検出してＦＣＳチェック回路
起動信号８０１をオンにする。これにより、ＦＣＳチェ
ック回路４０２がＦｅ２の演算（復号化）を開始する。

やがて、フレーム検出回路４０１がフレームの終了を示
すフラグを検出すると、ＦＣＳチェック終了信号８０２
をオン（受信クロック５１に同期した１サイクル部だけ
発生）として、不一致信号８０４をチェックする。この
とき、不一致信号８０４がオンならば、ナンド回路２０
３の出力信号によりフリップフロップ４１４がセットさ
れる。

一方、データ線５２に到来するビット・シリアル・デー
タは、ＦＩＦＯ回路４０３にも入力される。水晶発振回
路４０６から発生されたクロックにより、ビット・シリ
アル・データは、ＦＩＦＯ回路４０３から順序よく、セ
レクタ４２２、フリップフロップ４１７、ドライバ２０
２、光・電気変換回路３ｏを通り、伝送路１１に送出さ
れる。

フレームが正常であれば、フリップフロップ４１４がセ
ットされないので、データ伝送装置３宛のフレームは伝
送路１１に正しく伝達される。しかし、伝送路１１に一
時的な障害になる要因があるなどにより、フレームの中
の１ビツトがいわゆる「データ化け」を起こしたとする
と、ＦＣＳチェック回路４０２がエラーを検出し、不一
致信号８０４がオンとなる。ＦＣＳチェック終了信号８
０２がオンとなると同時にフリップフロップ４１４がセ
ットされ、アポート・パターン発生回路４１２を起動す
る。これにより、セレクタ４２１にアポート・パターン
・データｒｌｌｌｌｌｌｌ１００００００００Ｊをビッ
ト・シーケンスに順序よく送る。フリップフロップ４１
４がセットされている間はセレクタ４２１がアポート・
パターン・データをセレクトし、ＦＩＦＯ回路４０３か
らくる送信中のフレームを消去する。ここで、「消去」
とはフレームの中で「１」が７個以上続いたときのこと
をいう。

アポート・パターンを送出し終わるとアポート終了信号
８０５用線がオンとなり、フリップフロップ４１４をリ
セットし、フリップフロップ４１８がセットされ、フレ
ーム送信信号回路４０４が起動される。フリップフロッ
プ４１８がセットされると、セレクタ４２２はフレーム
送信回路４０４からくるデータの方をセＬ／クトする。

同時にフレーム送信回路４０４が起動されると、「Ｆ」
、ｒＤＡ」　（特定データ伝送装置２のアドレス）、ｒ
ｓＡＪ　　（自局のデータ伝送装置１のアドレス）「Ｃ
」　（制御情報を表すコマンド）、「工」　（ＦＣＳエ
ラーが起こったことを示す情報）、「ＦＣ８Ｊ、「Ｆ」
を自動的に順次送出する。このフレームは光・電気変換
回路３０を通り、伝送路１１に送出されて、特定データ
伝送装置３に送信される。

やがて、送信が終了すると、送信終了信号８０６がオン
となり、フリップフロップ４１８がリセットされ、動作
が終了する。従って、伝送路１１には、「通り抜けのフ
レーム」を消去させて、その代わりにＦＣＳエラーを検
出したことを示すフレームをデータ伝送装置３宛に出す
ことになる。

このようにして、ＦＣＳエラーを検出する度毎に、上記
の動作を行い、特定のデータ伝送装置２に報告させるこ
とになる。

従って通常ループ監視を行う特定のデータ伝送装置３で
は、ＦＣＳエラーの数を集計すれば、システムから見て
、ループのどのあたりで一時的障害が発生しているかを
推測することができる。

なお、特定のデータ伝送装置３自身でＦＣＳエラーを検
出した場合についても１本発明を同様に適用することが
できる。

また上述では、ループ状伝送路を１本にしたが、複本で
あっても同様に本発明を実施することができる。

発明の効果以上のように本発明によれば、自局宛のフレームに関係
なくフレームの正当性のチェックを行い、かつ特定の装
置から一定時間毎に特定のフレーム（ループ状伝送路に
とって非常に厳しいパターン）を流すことにより、ルー
プ状伝送路の一時的な障害等を早期に検出することを可
能にする。

また、−時的な障害がどの場所で起こっているかを識別
することを可能とするとともに、その位置の認識の確実
性を向上できる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための一実施例装置の
構成を示すブロック図、第２図は本発明が適用されるシ
ステムの構成モデルを示す構成図、第３図は第１図に示
された伝送路制御回路３２の一実施例を示すブロック回
路図、第４図は本発明に適用される信号フレームの一例
を示すフォーマット図、第５図は第１図に示された伝送
路制御回路３２の他の実施例を示すブロック回路図であ
る。１〜４・・データ伝送装置、１１〜１４・・ループ状伝送路、３・・特定のデータ転送装置、３０・・光・電気変換回路、３２・・伝送路制御回路、３３・・プロセッサ、３５・
・メモリ、１０１・・フレーム検出回路、１０２・・Ｆ
ＣＳチェック回路、１０４　　・・受信回路、１０５　・・送信回路、・アボート・パターン発生回路。

Claims

【特許請求の範囲】

（１）複数のデータ伝送装置の間に、ループ状伝送路を
介してビット・シーケンスの信号フレームの転送を行い
、自局宛および他局宛の到来する信号フレームについて
フレームの正当性のチェックを行うデータ伝送方式にお
いて、上記ループ状伝送路に接続された特定のデータ伝送装置
が一定の時間間隔毎にループ状伝送路にループ状伝送路
の試験を目的とする特定フレームを流すことを特徴とす
るデータ伝送方式。
（２）前記特定フレームを流した場合、特定フレームの
正当性のチェックの異常が検出される毎に、上記特定の
データ伝送装置に異常を知らせることを特徴とする特許
請求の範囲第１項記載のデータ伝送方式。
（３）前記特定のフレームを流した後、特定のデータ伝
送装置が特定フレームの伝送結果を見にゆくことを特徴
とする特許請求の範囲第１項記載のデータ伝送方式。