JPH0461531A - データ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はループ状に形成されたデータ伝送方式によるビ
ットシーケンスフレームによる障害の検出方式に関する
ものである。

従来の技術 従来、この種の障害検出方式はただ単に流れてくるフレ
ーム（ユーザ等が流すフレーム）の正当性をチェックし
て、エラー箇所を見つけることが一般的であった。

発明が解決しようとする課題 上記方式では通常流れるフレームは厳しいパターン配列
（フレームの中のピット配列）の伴わない構成のため、
−時的障害にはなかなか検出できないという欠点と、起
るべきして起ったエラー（伝送路では通常許されるエラ
ーレートがあり、この場合、実際伝送路障害として起っ
たエラーでない）なのか判別できないという欠点があっ
た。

特に、構成部品にＩＣを用いる装置では、すぐに固定障
害にならないで最初に一時的な障害が起り、徐々にこわ
れていく場合がしばしばある。

そのため本発明は、ループ状伝送路（データ伝送装置を
通り抜ける回路も含む）の劣化を早期発見することを目
的とする。

課題を解決するための手段 本発明は、複数のデータ伝送装置の間に、ループ状伝送
路を介してビット・シーケンスの信号フレームの転送を
行い、自局宛および他局宛の到来する信号フレームにつ
いてフレームの正当性のチェックを行うデータ伝送方式
において、フレームの正当性のチェックによりフレーム
の異常が検出された場合、検出したデータ伝送装置がル
ープ状伝送路にループ状伝送路の試験を特徴とする特定
フレームを流すことを特徴としている。

作用 フレームの正当性のチェックにより、フレームの異常を
検出したデータ伝送装置がループ状伝送路に特定のフレ
ーム（ループ状伝送路にとって非常に厳しいパターン）
を流すことにより、ループ状伝送路の一時的障害を早期
に検出する効果がある。

実施例 以下、本発明を実施例図面に従って説明する。

第２図は本発明が適用されるシステムの構成モデルを示
す構成図である。データ伝送装置１〜４が伝送路１）〜
１４によりループ状に構成されている。この伝送路１）
〜１４は、この例では光フアイバ伝送路である。

次に、第１図を参照すると、本発明の実施例装置は、入
力に伝送路１４が、出力に伝送路１）を通路にして光・
電気変換回路３０が挿入され、電気信号に変換された後
のクロック信号を伝えるクロック線５１と、光・電気変
換後のデータを伝えるデータ線５２とにより、伝送路制
御回路３２に結合される。また、伝送路１）にクロック
信号を送出するクロックｌｌＡ３４と、伝送路１）にデ
ータを送出するデータ１ｌＡ５５とを、」二記伝送路制
御回路３２と上記光・電気変換回路３０間に接続してい
る。

そしてタイマ回路３４とマイクロプログラムの制御を行
うプロセッサ３３とを結合するタイマ起動信号９１と、
タイマ割り込み信号９２とを接続し、さらにデータバス
８１、割り込み線８２、伝送路制御回路３２を制御する
制御信号線群８３および伝送路制御回路３２で使用され
るクロック信号８４とを、上記伝送路制御回路３２とプ
ロツセサ３３の間に設ける。

さらに、本発明の実施例装置は、伝送路に送出すべきデ
ータが入っているメモリ３５、プロセッサ３３とメモリ
３５とのインターフェイスであるデータ線８５、制御信
号線群８６からなる。

第３図は、上記第１図の伝送路制御回路３２の一実施例
詳細を示すブロック回路図である。

この回路は伝送路から入力するフレーム信号を検出する
フレーム検出回路１０１、受信フレームの正当性をチェ
ックするＦｅ２　（フレーム・チェック・シーケンス）
チェック回路１０２、受信フレームを一時蓄積して他局
のデータ伝送装置に送るためのＦＩＦＯ回路１０３を備
える６さらに。

伝送路から入力するフレームを自局宛ならフレームを取
り込むように構成された受信回路１０４と、プロセッサ
３３から伝送路↓こフレームを送出するための送信回路
１０５と、送信フレームの送出の基になるクロックを発
生する水晶発振回路１０６とを備える。そして、シリア
ル・データからパラレル・データに変換するかまたは、
ＦＣＳチェック回路１０２にシリアル・データを送るシ
フトレジスタ１）１と、前記「通り抜け」のフレームを
消去するためのアボート（障害）パターン発生回路１）
２と、ＦＣＳチェック回路１０２において正当性のエラ
ーが発生（以降ＦＣＳエラーと称する）した場合にＦＣ
Ｓエラーの数をカウントするＦＣＳエラー・カウント・
レジスタ１）３とを備える。そしてまた、ＦＣＳエラー
が起こる度にセットされ、アボート発生回路１）２の起
動および、フレームの消去を行う元になるフリップフロ
ップ１）４と、このフリップフロップ１）４のクロック
の同期化を行うフリップフロップ１）５および１）６と
、送信データを一時的にホールドするフリップフロップ
１）７とを備える。加えて、セレクタ１２１，１２２，
１２３と、レシーバ２０１と、ドライバ２０２とを備え
る。

各信号については、ＦＣＳチェック回路起動信号を３０
１．ＦＣＳチェック回路の演算終了を示すＦＣＳチェッ
ク終了信号を３０２、自局宛フレームの受信中を示すフ
レーム受信信号を３０３、ＦＣ５の演算結果が正解値と
一致しないときに発生する不一致信号を３０４、アボー
ト・パターン発生回路１）２でアボート・パターンの発
生を終了するとき発生するパルス信号を３０５と表示す
る。

次に、上記第３図の各部分による全体の構成について述
べる。上記データ線５２とクロック線５１とは、それぞ
れ別のレジ一バ２０１を介してフレーム検出回路１０１
と、ＦＩＦＯ回路１０３と、シフトレジスタ１）１との
入力に接続される。

上記フレーム検出回路１０１の一方の信号３０１を介す
る出力と、このシフトレジスタ１）１のクロックパルス
入力とは、上記ＦＣＳチェック回路１０２に入力する。

上記フレーム検出回路１０１の信号３２０はアンド回路
２０４を通して、アボート発生回路１）２と接続されて
いる。上記フレム検出回路１０１の信号３０２を介する
他方の出力と、上記シフトレジスタ１）１のクロックパ
ルス入力と、上記ＦＣＳチェック回路１０２の信号３０
４を介する出力とは、ナンド回路２０３に人力する。

上記ナンド回路２０３の出力はカウントレジスタ１）３
と受信回路１０４に入力するとともに、アンド回路２０
４を通してフリップフロップ１）４のＳ端子に入力する
。

上記フレーム検出回路１０１のもう一方の出力信号３０
３と、シフトレジスタ１）１の入力（ＩＮ）およびもう
一方の出力とは受信回路１０４に人力する。上記受信回
路１０４の一方の出力は割り込み線８２に出力する。さ
らに、そのもう一方の出力は、セレクタ１２３に入力す
る。クロック信号８４は受信回路１０４と送信回路１０
５に結合される。

制御信号線群８３は、アンド回路２０４を介して上記受
信回路１０４と送信回路１０５およびセレクタ１２３に
入力する。上記カウント・レジスタ１）３の出力を入力
としている上記セレクタ１２３の出力は、ドライバ２０
５を介してデータバス８１に送出するとともに、レシー
バ２０６を介して送信回路１０５に入力する。

水晶発振器１０６の出力は、上記送信回路１゜５、フリ
ップフロップ１）４に縦続接続されたフリップフロップ
１）５および１）６、それぞれのｃｐ端子、アボート発
生回路１）２と前記ＦＩＦＯ回路１０３それぞれの入力
に接続される。

上記フリップフロップ１）４のＲ端子は信号３０５用線
を介してアボート発生回路１）２の一方の出力に結合さ
れる。上記フリップフロップ１）６の出力は、上記アボ
ート発生回路１）２とセレクタ１２１の入力に結合され
る。また、上記アボート発生回路１）２の他方の出力は
上記セレクタ１２１に入力する。前記ＦＩＦＯ回路１０
３の出力は、上記セレクタ１２１に入力する。送信回路
１０５の二つの出力は、セレクタ１２２に入力される。

このセレクタ１２２の出力は縦続接続されたフリップフ
ロップ１）７に入力される。フリップフロップ１）７の
出力は、ドライバ２０２を介してデータ線５５に出力す
る。このフリップフロップ１）７のＣＰ端子に接続され
た発振回路１０６のクロックは他のドライバ２０２を介
してクロック線５４に出力する。

第４図は、本発明に適用される信号フレームの一例を示
すフォーマット図である。図面中符号Ｆはフラッグ・パ
ターンｒｏ１）１）１）０Ｊを示し、ＤＡは送信先のア
ドレスを示す。ＳＡは送信元のアドレスを示し、Ｃは制
御情報を示す。■はデータ情報（省略されることもある
）を示し、ＦＣ８は［フレーム・チェック・シーケンス
」でフレームが正しく転送されたかどうかをチェックす
るための巡回冗長検査ビットを示す。

したがって、ＦＣＳエラーとはＩ”　ＣＳチェック回路
１０２で送られてきたＤＡからＦＣ８までを複合化し、
正解値と一致しないときのことを言う（ＪＩＳＣ６３６
８参照）。

さらに、第１図中のメモリ３５には、第４図のフォーマ
ットに従った形式ＤＡ、ＳＡは自局のアドレス、Ｃはテ
スト・パターンを示す制御情報、■はループ状伝送路に
とって厳しいパターン・データを書き込んでおく。この
内容を以下データＡと称する。

次に本発明の実施例装置の動作を説明する。

いま、第２図のデータ伝送装置４からデータ伝送装ｗ３
宛にフレームを転送したときのデータ伝送装置１の動作
について説明する。伝送路１４から入った光信号は、光
・電気変換回路３０において光信号から電気信号に変換
され、クロック線５１とデータｌｌＡ３２により制御回
路３２に伝送される。この信号フレームは受信クロック
に従って第３図に示すシフトレジスタ１）１に１ビツト
づつシフトしながらセットされてゆき、同時にフレーム
検出回路１０１においてフラグを検出してＦＣＳチェッ
ク回路起動信号３０１がオンとなると、ＦＣＳチェック
回路１０２がＦｅ２の演算（複合化）を開始する。

やがてフレーム検出回路１０１がフレームの終了を示す
フラグを検出すると、ＦＣＳチェック終了信号３０２を
オン（受信クロック５１に同期した１サイクル部だけ発
生）として、不一致信号３０４をチェックする。このと
き、不一致信号３０４がオンならフリップフロップ１）
４がセットされるようになっている。

一方、データ線５２からくるビットシリアルのデータは
ＦＩＦＯ回路１０３に入る。水晶発振回路１０６から発
生されたクロックにより、ビットシリアルデータは、Ｆ
ＩＦＯ回路１０３から順序よく、セレクタ１２２、フリ
ップフロップ１）７ドライバ２０２、光・電気変換回路
３０を通り、伝送路１）に送出される。

フレームが正常であれば、フリップフロップ１）４がセ
ットされないためにデータ伝送装置３宛のフレームは伝
送路１）に正しく伝達されるが。

伝送路１）に一時的な障害になる要因があり、フレーム
の中の１ビツトがいわゆる″データ化け”を起こしたと
すると、不一致信号３０４がオンとなり、ＦＣＳチェッ
ク終了信号３０２がオンになると同時にフリップフロッ
プ１）４がセットされ、アボートパターン発生回路１）
２を起動し、セレクタ１２１にアボートパターンデータ
［１）１）１）１）００００００」を送る。フリップフ
ロップ１）４がセットされている間はアボートパターン
データをセレクタ１２１はセレクトし、ＦＩＦＯ回路１
０３からくる送信中のフレームを消去する。ここで“消
去″とはフレームの中で「１」が７個以上続いたときの
ことをいう６アボートパターンを送出し終ると、パルス
信号３０５がオンとなりフリップフロップ１）４をリセ
ットし終了する。

また、不一致信号３０４がオンになると、ナンド回路２
０３から出るパルス信号でＦＣＳエラーカウントレジス
タ１）３が＋１だけカウントアツプされると同時に受信
回路１０４内に知らせる。

受信回路１０４がナンド回路２０３からの信号を受信す
ると、第１図のプロセッサ３３に割り込み信号８２をオ
ンにして知らせる。プロセッサ３３は受信回路１０４内
のステータスを制御信号線群８３とデータバス８１を通
して読み取り、ＦＣＳエラーが起こったことを知る。ス
ティタスを読み取ると、ＦＣＳエラーのスティタスビッ
トがリセットされるようになっている。プロセッサ３３
は割り込み信号８２のオンを検知することにより、制御
信号線群８６を用いて、メモリ３５に書かれているデー
タＡを読み取る。さらに、送信回路１０５に制御信号群
８３を用いてメモリ３５から読み取った内容を送り、送
信回路１０５を起動する。

このようにして、ループ状伝送路にとって厳しいパター
ンであるデータＡの内容の入ったフレームがループ状伝
送路を介して、自局である伝送装置１に送られる。

次にデータ伝送装置１が出した信号フレームが一周して
自分のところに回ってくる時に、フレムを受信するデー
タ伝送装置１の動作について説明する。

伝送路１４から入った光信号は、光・電気変換回路３０
において光信号から電気信号に変換されクロックｌ１Ａ
５１とデータ線５２により制御回路３２に伝送される。

この信号フレームは受信クロックに従って第３図に示す
シフトレジスタ１）１に１ビツトづつシフトしながらセ
ットされてゆき、同時にフレーム検出回路１−０１にお
いてフラグを検出する。フラグを検出してＦＣＳチェッ
ク回路起動信号３０１がオンとなると、ＦＣＳチェック
回路１０２がＦｅ２の演算（複合化）を開始する。やが
て、フレーム検出回路１０１がフレームの終了を示すフ
ラグを検出すると、ＦＣＳチェック終了信号３０２をオ
ン（受信クロック５１に同期した１サイクル部分だけ発
生）として、不一致信号３０４をチェックする。このと
き、不一致信号３０４がオンならフリップフロップ１）
４がセットされるようになっている。

一方、フレームは自局宛であるのでフレーム検出回路１
０１は自局宛を示す信号（負のパルス）３２０を発生し
、アンド回路２０４を通じてフリップフロップ１）４が
セットされ、アボート・パターン発生回路１）２を起動
し、セレクタ１２１にアボート・パターン−データｒｌ
　１）１）１）１００００００Ｊ　を送る。

フリップフロップ１）４がセットされている間は、アボ
ート・パターン・データをセレクタ１２１はセレクトし
、ＦＩＦＯ回路１０３からくる送信中のフレームを消去
する。ここで、「消去」とはフレームの中で「１」が７
個以上続いたときのことをいう、アボート・パターンを
送出し終わると、パルス信号３０５がオンとなりフリッ
プフロップ１）４をリセットし終了する。

また、伝送路１４に一時的な障害になる要因があり、フ
レームの中の１ビツトがいわゆる「データ化け」を起こ
したとすると、不一致信号３０４がオンになり、ナンド
回路２０３から出るパルス信号でＦＣＳエラー・カウン
ト・レジスタ１）３が＋１だけカウントアンプされる。

このようにして、ＦＣＳエラーを検出する度毎に、上記
の動作を行い、ＦＣＳエラー・カウント・レジスタ１）
３に＋１−づつカウントアツプされることになる。

次に＋　ＦＣＳエラー・カウント・レジスタ１）３に記
憶された内容を有効に使う手法について説明する。

−１−述の例においてデータ伝送装置１がデータＡ（ル
ープ状伝送路で厳しいパターンが入っている）を送出し
た後、フレームが一周して来てＦＣＳエラーを検出する
と、第１図のプロセッサ３３に割り込み信号８２をオン
にして知らせる。プロッセッサ３３は割り込み信号８２
により受信回路１０４内のステータスを制御信号線群８
３とデータバス８１を介して読み取り、ＦＣＳエラーが
起こったことを知る（但し、このときＦＣＳエラーが起
こらなかった場合も、受信回路１０４内の受信バッファ
にデータが入ったことで割り込み信号８２が起こるが、
プロセッサ３３がステータスを読んだときにｒｒ　ｃ　
ｓエラーが起こっていないことがわかる。これによりデ
ータＡを送出する一連の動作は終了する）、この後、デ
ータＡ送信中に起こったエラーのため、プロセッサ３３
はＦＣＳエラー・カウント・レジスタ１）３内容を読み
に行き、それを第４図に示したフォーマットに従って特
定の装置にフレーム（以降このフレームをフレームＢと
する）を送出する。

いま、特定装置（ループを監視する装置とする）をデー
タ伝送装置２とすると、データ伝送装置３宛にフレーム
Ｂを送出されることになる。データ伝送装置３内では、
フレーム受信信号３０３がオンとなり、受信回路１０４
が働き、この受信回路１０４内のバッファにフレームを
受信する。受信回路１０４はフレームを受信すると、第
１図のプロセッサ３３に割り込み信号８２をオンにして
知らせる。プロセッサ３３は制御信号線群８３とデータ
バス８１を通してステータスを読み取り、受信したこと
を知る。

さらに、データ伝送装置１のプロセッサ３３は制御信号
線群８３とデータバス８１を通してフレームの中身を読
み取ることにより、データ伝送装置３のＦＣＳエラーの
数を知ることができると共に伝送路障害があったことを
知ることができる。

これはシステムから見てループ監視装置がどのあたりで
一時的な障害が発生しているかを十分に推測することが
できる。

ここで第５図に、上述の例のようにＦＣＳエラーを検出
し、特定装置にＦＣＳエラーのカウント数を送るまでの
一連の動作をフローチャート図として示す、なお、この
フローチャート図の中でステップ４０２の「上記フレー
ム受信」とステップ４０３のｒＦＣＳエラー検出」の両
判断ステップを判り易くするため簡略に示しているが、
実際のこの処理は割り込み処理で行うため、装置が他の
処理に影響を与えることはない。

以上、上述の例ではループ状伝送路を一本として説明し
たが、複数本であっても同時に本発明を実施することが
できる。

発明の効果 以上のように本発明によれば、一般ユーザがループ状伝
送路を利用してデータ転送を行っている層中に、そのデ
ータの正当性のチェックエラーが発生した場合、そのエ
ラー検出したデータ転送が特定のフレーム（ループ状伝
送路にとって非常に厳しいパターン）を流すことにより
、ループ状伝送路の一時的な障害等を早期に検出するこ
とができる。

また、−時的な障害がどの場所で起こっているかを識別
することを可能とするとともに、その位置の認識の確実
性を向上できる６

【図面の簡単な説明】

第１図は本発明の詳細な説明するための一実施例装置の
構成を示すブロック図、第２図は本発明が適用されるシ
ステムの構成モデルを示す構成図、第３図は第１図に示
された伝送路制御回路３２の一実施例を示すブロック回
路図、第４図は本発明に適用される信号フレームの一例
を示すフォーマット図、第５図は本発明に適用される特
定装置にＦＣＳエラーのカウント数を送るまでの一連の
動作を示すフローチャート図である。 １〜４・・−データ伝送装置、 １）〜１４・−ループ状伝送路、 ３０・・・光・電気変換回路、 ３２・・・伝送路制御回路、３３・・−プロセッサ。 ３４・・−タイマ回路、３５−・メモリ。 １０１・・・フレーム検出回路、 １０２・・・ＦＣＳチェック回路、 １０３−ＦＩＦＯ回路、１０４−受信回路、１０５−−
一送信回路、１０６・・・水晶発振回路、１）１・−シ
フトレジスタ、 １）２・・−アボート・パターン発生回路、１）４〜１
）８・・・フリップフロップ。 １２１〜１２３・・・セレクタ、２ｏ１・・−レシーバ
、２０２−・−ドライバ、２ｏ３・−・ナンド回路、２
０４・・・アンド回路。 特許出願人　日本電気ト五Ｘし９）０ニケ２株式会社代
表取締役　　村上　隆− 第２図 第 図

Claims (3)

【特許請求の範囲】
1. （１）複数のデータ伝送装置の間に、ループ状伝送路を
   介してビットシーケンスの信号フレームの転送を行い、
   自局宛および他局宛の到来する信号フレームについてフ
   レームの正当性のチェックを行うデータ伝送装置におい
   て、前記正当性のチェックによりフレームの異常が検出
   された場合、検出したデータ伝送装置がループ状伝送路
   に特定フレームを流し、ループ状伝送路のテストを行う
   ことを特徴としたデータ伝送方式。
2. （２）前記特定フレームを流した場合、特定フレームの
   正当性チェックの異常を検出される毎にカウントかつ記
   憶する手段を備えたことを特徴とする特許請求範囲第１
   項記載のデータ伝送方式。
3. （３）前記特定フレームを流した場合、特定フレームの
   正当性チェックの異常が検出される毎に上記ループ状伝
   送路に接続された特定のデータ伝送装置に異常を知らせ
   る手段を備えたことを特徴とする特許請求範囲第１項記
   載のデータ伝送方式。