JPS59224937A - ル−プデ−タ伝送装置 - Google Patents

ル−プデ−タ伝送装置

Info

Publication number
JPS59224937A
JPS59224937A JP9885683A JP9885683A JPS59224937A JP S59224937 A JPS59224937 A JP S59224937A JP 9885683 A JP9885683 A JP 9885683A JP 9885683 A JP9885683 A JP 9885683A JP S59224937 A JPS59224937 A JP S59224937A
Authority
JP
Japan
Prior art keywords
loop
signal
transmission path
line
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9885683A
Other languages
English (en)
Inventor
Kazuo Yasue
安江 一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP9885683A priority Critical patent/JPS59224937A/ja
Publication of JPS59224937A publication Critical patent/JPS59224937A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明はループ状データ伝送システムでの立上げ時にお
けのループへの接続を行うループデータ伝送装置に関す
る。
従来技術 ループ状データ伝送システムにおいては伝送路の障害を
考慮して、逆方向の信号が伝達される2本の伝送路が放
置されることがある。一般に一方の伝送路のみが使用さ
れておシ、使用中に伝送路の障害があると、他方の伝送
路が使用される。従来、ループデータ伝送装置の立上げ
時にどちらかのループ状伝送路に接続するとき、マスタ
のループデータ伝送装置が最終的に立上シ、マスク局の
ループデータ伝送装置から何らかの指令コマンドによシ
ループ状伝送路のどちらかにスレーブ局のループデータ
伝送装置を接続するようにしているためにマスク局のル
ープデータ伝送装置とスレーブ局のループデータ伝送装
置の機能を同一に出来ないという欠点がある。さらに、
マスク局のループデータ伝送装置が存在しないとループ
が構成できないという欠点がある。
発明の目的 本発明の目的は上記欠点を解決して立上げ時のループの
構成を容易にし、さらにループがすでに構成されている
ループ状伝送路に容易に接続できるようにしたループデ
ータ伝送装置を提供することにある。
5− 発明の構成 本発明の装置は、第1の系および第2の系を有する一対
のループ状伝送路と、この伝送路に接続しようとする複
数台のループデータ伝送装置とを備えたデータ伝送シス
テムにおいて、ループデータ伝送装置を入出力とも第1
の系ループ状伝送路または第2の系ループ状伝送路に接
続する前に、前記第1の系ループ状伝送路および第2の
系ループ状伝送路の少なくとも一方から入ってくる信号
の有無を検査する検査手段と、前記第1の系ループ状伝
送路および第2の系ループ状伝送路の少なくとも一方か
ら入ってくる信号の無に応答して一定時間後に以前検査
したループ状伝送路と違うもう一方のループ状伝送路か
ら入ってくる信号の有無を検査する検査手段と、前記も
う一方のループ状伝送路から入ってくる信号の無に応答
して前記第1の系ループ状伝送路および第2のループ状
伝送路の少なくとも一方に特定パターンを送出する送出
手段と、前記特定パターンを送出し始めた一足時間後に
前記第1の系ループ状伝送路および第6− 2のループ状伝送路の少なくとも一方から入ってくる信
号の有無を検査し第1の系ループ状伝送路および第2の
ループ状伝送路の少なくとも一方から入ってくる信号が
無であれば第1の系ループ状伝送路または第2の系ルー
プ状伝送路の信号が有になるまで、第1の系ループ状伝
送路および第2の系ループ状伝送路から入ってくる信号
の有無を交互に検査する検査手段と。
前記第1の系から入ってくる信号の有に応答して、入出
力とも第1の系ループ状伝送路に接続する接続手段と、
前記第2の系から入ってくる信号のMに応答して、入出
力とも第2の系ループ状伝送路に接続する接続手段とを
有している。
発明の実施例 次に図面を参照して本発明の一実施例を詳しく説明する
。第1図を参照すると本発明の適用されるシステムは、
ループデータ伝送装置1〜4゜(以後ループデータ伝送
装置をデータ伝送装置という)、第1のループ系伝送路
11〜14および第2のループ系伝送路21〜24から
構成されている。通常システムとして運営するときは第
1のループ系11〜14の伝送路を使用し、第2のルー
プ系21〜24の伝送路をバイパス状態(後述説明)に
する。第2図を参照すると本発明の一実施例は、第1の
光電気変換回路30.第2の光電気変換回路311元電
気変換後のクロック信号を伝送するクロック線51およ
び619元電気変換後のデータを伝送するデータ線52
および62.伝送路制御回路32.ループ系伝送路11
および21に送出するためのクロック信号を伝送するク
ロック線54および64.前記ループ系伝送路11およ
び12に送出するためのデータを伝送するデータ線55
および56.第1および第2の光電気変換回路30およ
び31をそれぞれ別個に制御するための制御信号を伝送
する制御信号線56および66、マイクロプログラム制
御を行うプロセッサ33、記憶部34.データバス81
1割込信号線82.伝送路制御回路32および記憶部3
4を制御するための制御信号を伝送する信号線群83.
記憶部34のアドレス線84.記憶部34にデータを書
込むための書込パルス線85゜伝送路制御回路32にデ
ータを書込むための書込パルス線86.マスタリセット
信号を与えるリセット信号線316.データをループ系
伝送路11または21に送出したいときオンとなる送信
信号を伝送する要求信号線87.特定のフレームを検出
したときに割込信号を伝送する信号線88.受信バッフ
ァにフレームが入ったときに割込信号を伝送する信号[
89から構成されている。第3図を参照すると、第2図
の伝送路制御回路32は信号断検出回路91.ループ系
伝送路からまたは該伝送路へのデータの制御を行う送受
信回路92゜デコーダ93.クロック発生回路94.第
1のループ系伝送路に対する送信可能を示すフリップフ
ロップ101.第2のループ系伝送路に対する送信可能
を示すフリップフロップ201.第1のループ系伝送路
からの受信が可能であることを示すフリップフロップ1
02.第2のループ系伝送時からの受信が可能であるこ
とを示すフリップフロップ202.第1のループ系伝送
路にバイパス指9− 示を行うフリップフロップ1o3.第2のループ系伝送
路にバイパス指示を行うフリップフロップ203、断に
ならない信号の検出を示すクロック検出信号を送出する
信号)[301,フリップフロップ102の出力信号を
送出する出力信号線321.フリツプ70ツブ202の
出力信号を送出する出カ信号#322.クロック発生回
路94がら内部クロックを与えるクロック信号m315
.デコーダ93から発生する信号を与える信号!317
,318゜319シリアルデータ線311.受信クロッ
ク線312、送受信回路92から出るクロック線812
゜データ線811.およびアンド回路401から構成さ
れている。第4図を参照すると、第3図の信号断検出回
路91は、ループ系伝送路が接続状態であることを示す
フリップフロップ11o、接続状態から未接続状態に移
行する信号断を示すフリップフロップ114.!:フリ
ップフロッ7’124.ループ系、伝送路の入力データ
に定数Toの値になるまで論理値rlJが続くか否かを
識別するためのカウンタ111.受付可能状態フリップ
フロップ10210− または202のいずれかがオン時にカウンタ111が定
数TOの値を検出しない限シ定数T1の値になるまでカ
ウントし続けるカウンタ1121接続状態フリツププロ
ツプ110がオン時にループ系伝送路の入力データの論
理値「0」を検出しない限シ定数T2の値になるまでカ
ウントし続けるカウンタ113.接続状態フリップフロ
ップ110がオン時にループ系伝送路の入力データの論
理値「1」を検出しない限り定数T3の値になるまでカ
ウントし続けるカラ/り123.内部クロックを与える
クロック信号線315.マスタリセット信号を与えるリ
セット信号[316,上位装置から信号断フリップフロ
ップ114,124をリセットするための信号線317
,319.ナンド回路402.オア回路403、および
レシーバ411から構成されている。
次に一実施例の動作を詳細に説明する。いま、データ伝
送装置1〜4は電源が入っていなくて、データ伝送装置
1から順々に電源を入れて各データ伝送装置を立上げる
とする。データ伝送装置1の電源の投入に応答して、プ
ロセッサ33は装置自身の診断を行った後(診断中は両
系ともバイパス状態になっている)、第3図において第
1のループ系伝送路に対する受信可能フリップフロップ
102、第1および第2のループ系伝送路に対するバイ
パスフリップ103,203をオンにするためデータバ
ス81.制御線群83およびパルス線86’4−介して
データおよび書込パルスを送る。プロセッサ33は受信
可能フリップフロップ102をオンにすることによシ一
定時間後信号断検出回路91の出力である信号線301
の信号を検出しようとする。信号線301の信号がオン
であれば、プロセッサ33はデータバス81.制御線群
83およびパルス線86を介してデータおよび書込パル
スを送ることによシ受信可能フリップ70ツブ102、
送信可能フリップフロップlot、およびバイパス7リ
ツプフロツプ203をオンにし、第4のループ系伝送路
に接続することになるが、データ伝送装置4は第1のル
ープ系伝送路に信号を出していないので信号線301の
信号がオフである。
したがって、プロセッサ33は第2のループ系伝送路の
信号の状態を検出するため、受信可能フリップ202.
バイパスフリップフロップ103および203をデータ
バス81.制御線群83およびパルス線86を介してデ
ータおよび書込パルスを送ることによジオンにする。一
定時間後、プロセッサ33が信号線301の信号を検出
する。信号がオンであれば、プロセッサ33はデータバ
ス81、制御線群83およびパルス線86を介してデー
タおよび書込パルスを送ることによシ送信可能フリップ
フロップ201.受信可能フリッププロップ202.バ
イパスフリップフロップ103をオンにし、第2のルー
プ系伝送路に接続する。しかし、データ伝送装置2は第
2のループ系伝送路に信号を出していないので信号!3
01の信号がオフである。従って、プロセッサ33はデ
ータバス81、制御線群83およびパルス線86を介し
てデータおよび書込パルスを送ることによシ送信可能フ
リップフロップ101.受信可能フリップフロップ10
2.およびバイパス7リツプ70ツブ103および20
3をオンにする。従って、要求信号線13− 87の信号をオンにしない限シ送受信回路92から連続
し几特定のパターンがデータ線811に乗っているので
データ線52を介して第1図の元モジュール20に送る
ことになシ、伝送路11に信号(元)が乗ることになる
。一定時間後プロセッサ33が第2図の信号扉301の
信号(第1のループ系伝送路に信号が乗っているか)を
検出し。
オンであればプロセッサ33はデータバス81゜制御線
群83およびパルス線86を介してデータおよび書込パ
ルスを送る。仁の結果、送信可能フリップフロップ10
1.受信可能フリップフロップ102、バイパスプリッ
プフロップ203がオンにされ、第1のループ系伝送路
に接続される。データ伝送装置4は第1のループ系伝送
路に信号を出していないので信号線301の信号がオフ
である。
さらにプロセッサ33はデータバス81.制御線群83
およびパルス線86を介してデータおよび書込パルスを
送ることによ〕送信可能フリップフロップ101.受信
可能フリップフロップ202.バイパス7リツプフロツ
プ103,203をオンにす14− るが、伝送路11に信号(元)を乗せたままである。一
定時間後、プロセッサ33が第2図の信号線301の信
号を検出し、オンであればプロセッサ33はデータバス
81.制御線群83およびパルス線86を介してデータ
および書込パルスを送ることによシ、送信可能フリップ
フロップ201゜受信可能フリップ202.およびバイ
パスフリップフロップ103 eオンにし、第2のルー
プ系伝送路に接続することになるが、データ伝送装置2
は第2のループ系伝送路に信号を出していないので信号
線301の信号がオフである。従って、プロセッサ33
は、第1のループ系伝送路に信号を乗せたまま、上述の
ように、第1のループ系伝送路および第2のループ系伝
送路に信号が乗っているかを一定時間毎に見に行き、信
号を検出するまでくり返す。次にデータ伝送装置2の電
源を入れるとプロセッサ33は装置自身の診断を行った
後、データ伝送装置lと同じ動作を行うことになるが、
第3図において第1のループ系伝送路に対する受。
信可能フリッ7’102.バイパスプリップフロップ1
03.203をオンにして、一定時間後、プロセッサ3
3が信号線301の信号を検出したときには、伝送路1
1に信号が乗っているため、信号線301の信号がオン
になっている。この結果、プロセッサ33はデータバス
81.制御線群83およびパルス線86を介してデータ
および書込パルスを送ることによシ、送信可能クリップ
プロップ101、受信可能プリップフルツブ102.ノ
(イパスフリップフロップ203をオンにし、第1のル
ープ系伝送路を接続する。このとき伝送路12には信号
が乗っている。次にデータ伝送装置4の電源を入れると
、伝送路13と21には信号が乗っていないので、プロ
セッサ33はデータ伝送装置1と全く同じ動作を行う。
但し、伝送路14には信号を乗せることになる。従って
、第1のループ系伝送路および第2のループ系伝送路に
信号が乗っているかを一定時間毎に検出し、信号を検出
するまでくり返していることになる。一方、伝送路14
に信号が乗ることになるので、データ伝送装置1のプロ
セッサ33は送信可能フリップフロップ101.受信可
能フリッププロップ102.バイパスフリップフロップ
103.および203をオンにして一定時間後信号線3
01の信号を検出する。
この信号は、オンになっているので送信可能フリップ7
0ツブ101.受信可能フリップフロップ102、およ
びバイパスプリッププロップ203をオンにし、第1の
ループ系伝送路に接続する。次にデータ伝送装置3の電
源を入れるとプロセッサ33はデータ伝送装置2のとき
と同じようにして、送信可能フリップ70ツブ101.
受信可能フリップフロラフ102.およヒバイパスフリ
ツプ7c1ツブ203をオンにしてglのループ系伝送
路に接続する。一方、データ伝送装置4も伝送路13に
信号が乗っているので送信可能ブリッププロップ101
、受信可能フリップフロップ102.および/(イパス
7リップフロップ203をオンにし、第1のループ系伝
送路に接続する。従って、データ伝送装置の立上げ順序
に関係なく、第1のループ系伝送路に接続され、ループ
が構成される。上記の例では、データ伝送装置に障害が
なくて立上った17− が、上記の例で電源を立げたとき、装置自身の診断でエ
ラーが発生した場合、データ伝送装置はバイパス状態に
なったままなので障害の起ったデータ伝送装置は伝送路
として取扱うことができるため、上記の例で説明したの
と全く同じ動作でループが出来上ることになる。ループ
が出来上った後、障害の起ったデータ伝送装置を修理し
、ループ状に組込む時も、上記の例で示したデータ伝送
装置3の動作と全く同じ動作になり、第1のループ系伝
送路に接続されることになる。また、上記の例では、第
1のループ系伝送路に接続する方法について記述したが
、第2のループ系伝送路に接続する方法についても、信
号を第2のループ系伝送路に乗せるようにすれば第1の
ループ系伝送路に接続する方法と全く同じである。次に
前記信号断検出回路91の詳細な説明をする。今受信可
能フリップフロップ102がセットされると、信号線3
21の信号がオン状態にな、9. [52,51゜レシ
ーバ411およびグー)402e介して第1の光電気変
換回路30からの入力データと内部ク18− ロック315が与えられ、カウンタ111が動作する。
カウンタ111は元電気変換回路3oからの入力データ
の論理値「1」に応答してカウントし続け、論理値「0
」に応答してリセットされ、カウンタの値rTOJに応
答してパルスを発生する。一方カウンタ112は受付可
能状態信号線321の信号がオン状態になっているため
にカウントし始めるが、カウンタ111の値がTQにな
るか、または接続状態フリップフロップ110がセット
されると、カウンタ112はリセットされる。カウンタ
112の値がrollになるとパルスを発生する。さら
に、接続状態フリップフロップ110がカウンタ112
の値「T1」に応答してセットされる。従ってフリップ
フロップ110の出力であるクロック検出信号線301
の信号がオンになることにより、ループ系伝送路の接続
状態をプロセッサ33に知らせる。すなわち第1のルー
プ系伝送路の上流から信号が出ていることをプロセッサ
33に知らせることになる、又、第2のループ系伝送路
に関係している受信可能フリップフロップ102がセッ
トされた場合、上記の第1のループ系伝送路の動作と全
く同じである。また、信号断検出回路は次に示す機能を
有している。
接続状態フリップフロップ110 がセットされ、かつ
、内部クロック315 が与えられたとき入力データが
論理値「l」(元電気変換回路の伝送路から元が入って
来ないと伝送路制御回路に送るデータは論理値「1」と
なる。)だとカウンタ113がカウントする。カウンタ
113は入力データの論理値「0」に応答してリセット
される。やがてカウンタ113の値「T2」に応答して
、信号断フリップフロップ114がセットされる。すな
わち接続状態フリップフロップ110がセットされた後
、  alllのパターンが[T2×(内部クロックの
周期)の時間連続したということで信号断が発生する。
従って信号断フリップフロップ114のセットに応答し
て信号線82の割込信号がオン状態とな)、プロセッサ
33に信号断の7リツプフロツプ110がセットされた
後、入力データが論理値「0」だとカウンタ123がカ
ウントする。
カラ/り123は入力データの論理値「1」に応答して
リセットされる。カウンタ123が「T3」の値になる
までに論理値「l」の入力データが入って来ないで「T
3」の値になると、信号断フリップフロップ124がセ
ットされる。すなわち、接続状態フリップフロップ11
0がセットされた後% allQのパターンがrT3X
(内部クロックの周期)」の時間連続したということで
信号断が発生したと判断する。従って信号断フリップ7
0ツブ124のセットに応答して信号線71の割込信号
がオン状態となシ、プロセッサ33に信号断の発生を知
らせる。従って信号断検出回路91はノイズに対して強
い回路となる。信号断検出回路91の説明で入力データ
を利用してカウンタ111をカウトするようにしたが、
元電気変換回路が元入力なしのための信号を信号断検出
回路91に送出できる場合は1元入力なしのための信号
を入力データと置@換えてカラ/り111を起動させて
も、カウンタ111の動作は入力データを見ながら動作
するのと全く同じである。次に、信号断に21− ならないパターン(信号が有効的なもの)として。
連続して論理値「1」の値がTo個以内でおさまるよう
なブロック図を第5図に示し、以下説明する。参照数字
511は送信用のクロックを与えるクロック信号線、参
照数字501はカウンタ、参照数字513はカウンタ値
のうちの1ビツトを出力する線、参照数字502はセレ
クタ、参照数字512はセレクタの出力で、信号断にな
らないパターンを伝送する線をそれぞれ示す。今セレク
タ502は線513の値「0」に応答して出力信号線5
12に10′を出力し、線513のカウント値「1」に
応答して出力信号線512に111金出力する。従って
カウンタ501にクロック信号M511 ’t’介して
クロック信号が常時与えられていればくシ返し連続した
パターンが発生できる。
この場合カウンタ501は「111・・・l」の「1」
の個数が定数10個以内になるような回路である。
このパターンは第3図の要求信号線87の信号がオンで
ない限シ送受信回路92のデータ線811には常に出て
いる。以上の各データ伝送装置の動22− 作の一例は第6図のフローチャートに示す動作になる。
但し、バイパスとは、光電気変換回路30で考えた場合
、バイパス信号線56がオン時送信クロック線54.送
信データ線55を無視し光電気変換回路300Å力信号
がそのまま出力信号として、ループ状に出て行くことを
いう。なお、上述の例ではバイパス時も受信クロック線
51と受信データ線52は■効である。また、第7図に
第1の系ループ状伝送路に各データ伝送装置が接続され
た図を示す。
発明の効果 本発明には各ループデータ伝送装置にループ状伝送路の
信号の有無を検査する機能と接続したいループ状伝送路
へ特定パターンを送出する機能を持たせることによシ、
立上げ時のループの構成を容易にし、更にループがすで
に構成されているループ状伝送路に容易に接続できると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の適用されるループ状伝送システムを示
す図、第2図は本発明の一実施例を示す図、第3図は第
2図の伝送路制御回路の一例を示す図、第4図は第3図
の信号断検出回路の一例を示す図、第5図は第3図の送
受信回路fc部分的に示す図、および第6図は本発明の
一実施例の動作を示す図および第7図は本発明で実施さ
れたループデータ伝送装置、11〜14.21〜24・
・団・伝送路、30.31・・・・・・光電気変換回路
% 51゜52.54〜56,61,62.64〜66
゜71.81〜89,301,311,312,315
〜319,321,322,511〜51.3・・・・
・・Ij号J132・・・・・・伝送路ffi制御回路
、33・・・・・・プロセッサ、34・・・・・・記憶
部、91・・団・信号断検出回路、92・・・・・・送
受信回路、94川川クロック発生器、101〜103,
2L)1〜203,110,114,124・・・・・
・フリップ70 ツブ、111〜113.123,50
1・・・・・・カウンタ、401〜403・・・・・・
ゲート、411・・・・・・レシーバ、502・・・・
・・セレクタ。 25− 奉 l 図 第j 図 尿 6 図

Claims (1)

  1. 【特許請求の範囲】 L 第1の系および第2の系を肩する一対のループ状伝
    送路と、この伝送路に接続しようとする複数台のループ
    データ伝送装置とを備えたデータ伝送システムにおいて
    。 ループデータ伝送装置を入出力とも第1の系ループ状伝
    送路および第2の系ループ状伝送路の小なくとも一方に
    接続する前に、前記第1の系ループ状伝送路および第2
    の系ループ状伝送路の少なくとも一方に特定パターンを
    送出する送出手段と。 前記特定パターンを送出し始めた一定時間後に前記菓l
    の系ループ状伝送路および第20系ループ状伝送路の少
    なくとも一方から入ってくる信号の有無を検査する検査
    手段と。 前記第1の系ループ状伝送路および第2の系ループ状伝
    送路から入ってくる信号の無に応答して、一定時間後に
    1つ前に検査したループ状伝送路と違うもう一方のルー
    プ状伝送路から入ってくる信号の有無を検査する検査手
    段と。 前記第1の系ループ状伝送路または第2の系ループ状伝
    送路から入ってくる信号が肩になるまで第1の系ループ
    状伝送路および第2の系ループ状伝送路から入ってくる
    信号の有無を交互に検査する検査手段と。 前記第1の系から入ってくる信号の肩に応答して入出力
    とも第10系ループ状伝送路に接続する接続手段と。 前記第2の系から入ってくる信号の肩に応答して、入出
    力とも第2の系ループ状伝送路に接続する接続手段とを
    含むことを特徴とするループデータ伝送装置。 2 ループデータ伝送装置を入出力とも第1の系ループ
    状伝送路および第2の系ループ状伝送路の少なくとも一
    方に接続する前に、前記第1の系ループ状伝送路および
    第2の系ループ状伝送路の少なくとも一方から入ってく
    る信号の有無を検査する検査手段と。 前記第1の系ループ状伝送路および第2の系ループ状伝
    送路の少なくとも一方から入ってくる信号の無に応答し
    て一定時間後に1つ前に検査したループ状伝送路と違う
    もう一方のループ状伝送路から入ってくる信号の有無を
    検査する検査手段と。 前記もう一方のループ状伝送路から入ってくる信号の無
    に応答して前記第1の系ループ状伝送路および第2の系
    ループ状伝送路の少なくとも一方に特定パターンを送出
    する送出手段と。 前記特定パターンを送出し始めた一定時間後に前記第1
    の系ループ状伝送路および第2の系ループ状伝送路の少
    なくとも一方から入ってくる信号の有無を検査し前記第
    1の系ループ状伝送路および第2の系ループ状伝送路の
    少なくとも一方から入ってくる信号の無に応答して前記
    第2の系ループ状伝送路および第1の系ループ状伝送路
    の少なくとも一方から入ってくる信号が有になるまで第
    1の系ループ状伝送路および第2の系ループ状伝送路か
    ら入ってくる信号の有無を交互に検査する検査手段と。 前記第1の系から入ってくる信号の有に応答して、入出
    力とも第1の系ループ状伝送路に接続する接続手段と。 前記第2の系から入ってくる信号のMに応答して、入出
    力とも第2の系ループ状伝送路に接続する接続手段とを
    含むことを特徴とするループデータ伝送装置。
JP9885683A 1983-06-03 1983-06-03 ル−プデ−タ伝送装置 Pending JPS59224937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9885683A JPS59224937A (ja) 1983-06-03 1983-06-03 ル−プデ−タ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9885683A JPS59224937A (ja) 1983-06-03 1983-06-03 ル−プデ−タ伝送装置

Publications (1)

Publication Number Publication Date
JPS59224937A true JPS59224937A (ja) 1984-12-17

Family

ID=14230871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9885683A Pending JPS59224937A (ja) 1983-06-03 1983-06-03 ル−プデ−タ伝送装置

Country Status (1)

Country Link
JP (1) JPS59224937A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787648A (en) * 1980-11-21 1982-06-01 Nec Corp Data transmission controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787648A (en) * 1980-11-21 1982-06-01 Nec Corp Data transmission controller

Similar Documents

Publication Publication Date Title
KR100845359B1 (ko) 고성능 직렬 버스 테스팅 장치
JP3002201B2 (ja) クロス接続形検査回路及びそのための集積回路
US4860289A (en) Reset circuit for electrically isolated circuits communicating via uart
US11823759B2 (en) Testing of fault detection circuit
US4025767A (en) Testing system for a data processing unit
JPS59224937A (ja) ル−プデ−タ伝送装置
JPS6032374B2 (ja) デ−タ伝送装置
CN117172202B (zh) 一种芯粒自检及芯粒间通信恢复方法、装置
JPH1164450A (ja) 半導体試験装置
JPS6175651A (ja) 変復調装置
JPS6010940A (ja) デ−タ伝送装置
JPS5945304B2 (ja) 二線式通信装置における回線障害検出方式
JPS6010939A (ja) デ−タ伝送装置
JPH04267631A (ja) パリティビット付加方式
JPS59204336A (ja) フレ−ム同期回路の誤接続検査回路
JP2022161888A (ja) 信号テスト
JPH07182254A (ja) バス障害試験方式
JPH0426917Y2 (ja)
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JPS63281539A (ja) 誤りデ−タ発生回路
JPH034623A (ja) 直列データ伝送システム
JPH0461531A (ja) データ伝送方式
JPS59221052A (ja) デ−タ伝送装置
JPS63238734A (ja) デ−タ伝送装置立上げ時におけるル−プ組込み方式
JPH05282169A (ja) 大規模集積回路の端子障害検出回路