JPS59204336A - フレ−ム同期回路の誤接続検査回路 - Google Patents
フレ−ム同期回路の誤接続検査回路Info
- Publication number
- JPS59204336A JPS59204336A JP58078798A JP7879883A JPS59204336A JP S59204336 A JPS59204336 A JP S59204336A JP 58078798 A JP58078798 A JP 58078798A JP 7879883 A JP7879883 A JP 7879883A JP S59204336 A JPS59204336 A JP S59204336A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- output
- signal
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、平衡対伝送路によるディジタルデータ伝送の
データ通信方式において、受端側に設けられたフレーム
同期回路の誤接続検査回路に関する。
データ通信方式において、受端側に設けられたフレーム
同期回路の誤接続検査回路に関する。
平衡対伝送路により伝送されたディジタルデータ伝送信
号を装置等に接続する場合に、信号の正側、負側を誤っ
て逆に接続することがある。この場合、受信側のデータ
信号が反転するため、フレーム同期パターンを識別する
ことが不可能になり、同期回路は非同期となる。従来、
この単純な誤接続による非同期によって、装置等の検査
者または保守者はその発見までに送信側回路動作、回線
状態および受信側回路動作等の検査を強いられることが
多くなる欠点があった。
号を装置等に接続する場合に、信号の正側、負側を誤っ
て逆に接続することがある。この場合、受信側のデータ
信号が反転するため、フレーム同期パターンを識別する
ことが不可能になり、同期回路は非同期となる。従来、
この単純な誤接続による非同期によって、装置等の検査
者または保守者はその発見までに送信側回路動作、回線
状態および受信側回路動作等の検査を強いられることが
多くなる欠点があった。
本発明は、上記の欠点を改善し、フレーム同期検出回路
が非同期を検出したときに、誤接続によるデータ信号反
転が原因であることを容易に検査することができるフレ
ーム同期回路の誤接続検査回路を提供することを目的と
する。
が非同期を検出したときに、誤接続によるデータ信号反
転が原因であることを容易に検査することができるフレ
ーム同期回路の誤接続検査回路を提供することを目的と
する。
平衡対伝送路により伝送されるディジタルデータ伝送の
データ通信方式で回線の受端側において、データ信号の
論理値を反転させる回路とデータ信号のフレーム同期を
検出する回路より構成され、フレーム同期検出回路が非
同期検出時外部からの制御入力によりデータ信号の論理
値を反転できるようにしたフレーム同期回路である。
データ通信方式で回線の受端側において、データ信号の
論理値を反転させる回路とデータ信号のフレーム同期を
検出する回路より構成され、フレーム同期検出回路が非
同期検出時外部からの制御入力によりデータ信号の論理
値を反転できるようにしたフレーム同期回路である。
本発明の実施例について図面を参照して説明する。図は
本発明一実施例ディジタルデータ伝送のフレーム同期回
路の誤接続検査回路のブロック構成図である。平衡対に
より伝送されたディジタルデータ信号の正入力１と平衡
対により伝送されたディジタルデータ信号の負入力２と
が、レベル変換回路３によりレベル変換され、データ信
号出力４を得、この出力には論理反転回路５が接続され
る。この論理反転回路５は上記データ信号出力４と外部
からの操作により与えられる制御入力信号６との排他的
論理和回路により構成される。この出力には、同期検出
回路７が接続される。
本発明一実施例ディジタルデータ伝送のフレーム同期回
路の誤接続検査回路のブロック構成図である。平衡対に
より伝送されたディジタルデータ信号の正入力１と平衡
対により伝送されたディジタルデータ信号の負入力２と
が、レベル変換回路３によりレベル変換され、データ信
号出力４を得、この出力には論理反転回路５が接続され
る。この論理反転回路５は上記データ信号出力４と外部
からの操作により与えられる制御入力信号６との排他的
論理和回路により構成される。この出力には、同期検出
回路７が接続される。
このような構成のフレーム同期回路誤接続検査回路の動
作を説明する。
作を説明する。
ディジタルデータ信号の正人力１およびディジタルデー
タ信号の負入力２が正常に接続された場合には、レベル
変換回路３によりデータ信号出力４となり、論理反転回
路５の一方に入力する。制御人力６は、通常論理“０”
で、論理反転回路５の他方に入力している。したがって
、論理反転回路５の出力の論理は、データ信号出力４と
制御人力６との排他的論理和であるからデータ信号出力
４の論理と同一となる。同期検出回路７では同期状態を
検出できるので非同期出力８は論理“０”となる。
タ信号の負入力２が正常に接続された場合には、レベル
変換回路３によりデータ信号出力４となり、論理反転回
路５の一方に入力する。制御人力６は、通常論理“０”
で、論理反転回路５の他方に入力している。したがって
、論理反転回路５の出力の論理は、データ信号出力４と
制御人力６との排他的論理和であるからデータ信号出力
４の論理と同一となる。同期検出回路７では同期状態を
検出できるので非同期出力８は論理“０”となる。
またディジタルデータ信号の正、負が誤って逆に接続さ
れた場合には、データ信号出力４の論理は正常時の反転
となる。制御人力６は、前記と同様に論理“０”である
ので、論理反転回路５の出力は、データ信号出力４正常
時の反転論理出力となり同期検出回路７に入力する。こ
の結果同期検出回路７は非同期を検出することになり、
非同期出力８は論理“ｌ”となる。このとき、非同期の
原因を検査するために制御人力６を論理″１”とすると
、論理反転回路５は、データ信号出力信号を論理反転出
力する。したがって、論理反転回路５の出力はデータ信
号出力４正常時の論理出力と同じになり同期検出回路７
は同期となり、非同期出力８は論理“０”となる。上記
の動作により、非同期の原因が誤接続によるものである
か否かを容易に検査することができる。
れた場合には、データ信号出力４の論理は正常時の反転
となる。制御人力６は、前記と同様に論理“０”である
ので、論理反転回路５の出力は、データ信号出力４正常
時の反転論理出力となり同期検出回路７に入力する。こ
の結果同期検出回路７は非同期を検出することになり、
非同期出力８は論理“ｌ”となる。このとき、非同期の
原因を検査するために制御人力６を論理″１”とすると
、論理反転回路５は、データ信号出力信号を論理反転出
力する。したがって、論理反転回路５の出力はデータ信
号出力４正常時の論理出力と同じになり同期検出回路７
は同期となり、非同期出力８は論理“０”となる。上記
の動作により、非同期の原因が誤接続によるものである
か否かを容易に検査することができる。
本発明は、以上説明したように、非同期検出時に外部か
ら操作により与える制御人力信号の論理値を反転するこ
とにより、容易に非同期の原因が誤接続によるものであ
るか否かを容易に検査することができる優れた効果があ
る。
ら操作により与える制御人力信号の論理値を反転するこ
とにより、容易に非同期の原因が誤接続によるものであ
るか否かを容易に検査することができる優れた効果があ
る。
図は本発明一実施例ディジタルデータ伝送のフレーム同
期回路のブロック構成図。 １・・・平衡対伝送路により伝送されたディジタルデー
タ信号の正入力、２・・・平衡対伝送路により伝送され
たディジタルデータ信号の負入力、３・・・レベル変換
回路、４・・・データ信号出力、５・・・論理反転回路
、６・・・制御人力、７・・・同期検出回路、８・・・
非同期出力。 特許出願人 日本電気株式会社 〕０、代理人 弁
理士 井 出 直 孝
期回路のブロック構成図。 １・・・平衡対伝送路により伝送されたディジタルデー
タ信号の正入力、２・・・平衡対伝送路により伝送され
たディジタルデータ信号の負入力、３・・・レベル変換
回路、４・・・データ信号出力、５・・・論理反転回路
、６・・・制御人力、７・・・同期検出回路、８・・・
非同期出力。 特許出願人 日本電気株式会社 〕０、代理人 弁
理士 井 出 直 孝
Claims (1)
- （１）平衡対伝送路により伝送されたディジタルデータ
伝送信号の受端側に設けられ、 フレーム同期を検出する手段を含むフレーム同期回路に
おいて、 前記フレーム同期を検出する手段の入力通路に、外部か
らの操作により入力信号の論理値を一時的に反転させる
ことができる論理反転回路を備えたことを特徴とするフ
レーム同期回路の誤接続検査回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078798A JPS59204336A (ja) | 1983-05-04 | 1983-05-04 | フレ−ム同期回路の誤接続検査回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078798A JPS59204336A (ja) | 1983-05-04 | 1983-05-04 | フレ−ム同期回路の誤接続検査回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59204336A true JPS59204336A (ja) | 1984-11-19 |
Family
ID=13671878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58078798A Pending JPS59204336A (ja) | 1983-05-04 | 1983-05-04 | フレ−ム同期回路の誤接続検査回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59204336A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07336347A (ja) * | 1994-06-02 | 1995-12-22 | Iwatsu Electric Co Ltd | フレーム同期検出回路 |
| EP1467557A1 (en) * | 2003-03-24 | 2004-10-13 | Sensormatic Electronics Corporation | Polarity correction circuit and system incorporating the same |
| WO2007138076A1 (de) * | 2006-05-31 | 2007-12-06 | Honeywell Technologies Sarl | Konfiguration eines slave-knotens in bezug auf die polarität eines differentiellen zweidrahtbusses |
-
1983
- 1983-05-04 JP JP58078798A patent/JPS59204336A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07336347A (ja) * | 1994-06-02 | 1995-12-22 | Iwatsu Electric Co Ltd | フレーム同期検出回路 |
| EP1467557A1 (en) * | 2003-03-24 | 2004-10-13 | Sensormatic Electronics Corporation | Polarity correction circuit and system incorporating the same |
| US7110239B2 (en) | 2003-03-24 | 2006-09-19 | Sensormatic Electronics Corporation | Polarity correction circuit and system incorporating the same |
| US7623157B2 (en) * | 2003-03-24 | 2009-11-24 | Sensormatic Electronics, LLC | Polarity correction circuit and system incorporating same |
| WO2007138076A1 (de) * | 2006-05-31 | 2007-12-06 | Honeywell Technologies Sarl | Konfiguration eines slave-knotens in bezug auf die polarität eines differentiellen zweidrahtbusses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59204336A (ja) | フレ−ム同期回路の誤接続検査回路 | |
| US4163210A (en) | Arrangement for checking a contact inserted between a transmitter circuit and a receiver circuit to allow electrical signals to be transmitted | |
| JPS608964A (ja) | インタフエ−ス検査装置 | |
| JPH08265374A (ja) | 平行に案内された２本のデータラインでのデジタルデータメッセージの直列伝送を監視する方法 | |
| JPH0685717A (ja) | 平衡伝送路断線検出回路 | |
| JP3549702B2 (ja) | バス制御回路及びその試験方法 | |
| JPS62109441A (ja) | デ−タ伝送方式 | |
| JPH11266282A (ja) | 相補信号反転接続補正回路 | |
| JPH051832Y2 (ja) | ||
| JPH01282946A (ja) | ディジタル回線の回線断検知装置 | |
| JP3117515B2 (ja) | 回線テスト方法 | |
| JPH01171031A (ja) | 故障検出回路 | |
| JPH0275973A (ja) | 多芯ケーブル試験装置 | |
| JPS6070598A (ja) | 自己診断回路 | |
| KR100352848B1 (ko) | 전송시스템에서 멀티프레임 지시 바이트의 오류 진단장치 | |
| RU1802407C (ru) | Мажоритарное устройство | |
| JPH02305037A (ja) | データ伝送システムの異常検出方式 | |
| JPH01248729A (ja) | 調歩式ｒｓ２３２ｃ回線の折返し試験機 | |
| JPS5989053A (ja) | 同期・誤り検出装置 | |
| JPS6355477A (ja) | 動作試験回路 | |
| JPS5940338B2 (ja) | デイジタル信号受信処理装置 | |
| JPH04267631A (ja) | パリティビット付加方式 | |
| JPS59224937A (ja) | ル−プデ−タ伝送装置 | |
| JPS6150351B2 (ja) | ||
| JPS584364B2 (ja) | デ−タ監視方式 |