JPH06350623A - データ伝送システムにおける障害予防システム - Google Patents

データ伝送システムにおける障害予防システム

Info

Publication number
JPH06350623A
JPH06350623A JP5133066A JP13306693A JPH06350623A JP H06350623 A JPH06350623 A JP H06350623A JP 5133066 A JP5133066 A JP 5133066A JP 13306693 A JP13306693 A JP 13306693A JP H06350623 A JPH06350623 A JP H06350623A
Authority
JP
Japan
Prior art keywords
data transmission
frame
transmission device
loop
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5133066A
Other languages
English (en)
Other versions
JP2580949B2 (ja
Inventor
Kazuo Yasue
一男 安江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5133066A priority Critical patent/JP2580949B2/ja
Publication of JPH06350623A publication Critical patent/JPH06350623A/ja
Application granted granted Critical
Publication of JP2580949B2 publication Critical patent/JP2580949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】ループ状伝送路の劣化を早期発見し、ユーザ使
用時の一時的障害をなくし、固定障害発生前のループ状
伝送路の切替えを目的とする。 【構成】ループ状伝送路11,14,91,94に接続
された例えば装置1のプロセッサ22は、タイマ25か
らの割り込みにより、制御記憶部24内のデータから特
定のフレームを作成して伝送路制御回路21から伝送路
へ自局宛に送出する。特定のフレームを通過させる各装
置はフレームの正当性のチェックを行い、検出された異
常発生回数を自局の装置の制御記憶部24内に格納す
る。特定フレームの送出後、装置1は制御記憶部24に
記憶した各装置毎の異常発生回数が一定回数に到達した
場合ループ状伝送路の構成を替える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はループ状に形成されたデ
ータ伝送システムにおいて障害発生前の品質劣化を検出
する障害予防システムに関する。
【0002】
【従来の技術】従来の障害予防システムとして特開平2
−180451号公報には、ループ状伝送回路の劣化を
早期発見する方式が示されている。この方式では、ルー
プ状伝送路に接続された特定のデータ伝送装置が一定の
時間間隔毎にループ状伝送路にループ状伝送路の試験を
目的とする特定フレームを流すことが示されている。こ
の方式では、ユーザの使用するデータよりも厳しい条件
のデータをユーザの使用とに関係なく検出することがで
き、ループ状伝送回路の劣化を早期発見できるという効
果がある。
【0003】
【発明が解決しようとする課題】しかし、この方式では
フレームの正当性を検出しエラーの回数をカウントする
のみであるため、各装置はエラー発生回数が他の装置で
どの値を示しているのか集計しなければならず、ループ
のどのあたりで一時的障害が発生しうるかを推測しなけ
ればならなかった。
【0004】本発明の目的は、このような欠点を除去し
ループ状伝送システムの劣化の早期発見の精度を向上さ
せるようにした障害予防システムを提供することにあ
る。
【0005】
【課題を解決するための手段】本発明は、上記のような
問題を解決すると共に、ループ状伝送路が壊れるまで待
つのではなく、積極的にループ状伝送路に厳しいパター
ンを流すことにより、異常箇所を早期に見つけループの
構成を切り替えることにある。すなわち、第1の発明
は、運用系および待機系のループ状伝送路を有し、特定
のデータ伝送装置と複数のデータ伝送装置との間に、ル
ープ状伝送路を介してビットシーケンスの信号フレーム
の転送を行い、自局宛及び他局宛に到来する信号フレー
ムについてフレームの正当性のチェックを行い、前記特
定のデータ伝送装置が一定の時間間隔毎に特定のフレー
ムを流すデータ伝送システムにおいて、前記特定のフレ
ームを流した場合、前記特定のフレームの正当性のチェ
ックの異常が検出される毎に前記特定のデータ伝送装置
に異常を知らせる手段と、前記特定のデータ伝送装置が
前記異常を受信すると各データ伝送装置毎に異常の発生
回数を管理する手段と、前記異常の発生回数が第1の規
定回数に到達した場合は前記特定のデータ装置がループ
状の伝送路を切り替える手段とを含むことを特徴とす
る。
【0006】第2の発明は、運用系および待機系のルー
プ状伝送路を有し、特定のデータ伝送装置と複数のデー
タ伝送装置の間に、ループ状伝送路を介してビットシー
ケンスの信号フレームの転送を行い、自局宛及び他局宛
に到来する信号フレームについてフレームの正当性のチ
ェックを行い、自局宛及び他局宛に到来する信号フレー
ムについてフレームの正当性のチェックを行い、前記特
定のデータ伝送装置が一定の時間間隔毎に特定のフレー
ムを流すデータ伝送システムにおいて、前記特定のフレ
ームを流した場合、各データ伝送装置が前記特定のフレ
ームの正当性のチェックの異常を検出する毎に自局で異
常の発生回数を管理する手段と、前記特定のデータ伝送
装置が一定の時間毎に各データ伝送装置の管理する前記
異常の発生回数を読み出す手段と、読み出した前記異常
の発生回数が第1の規定回数に到達した場合は前記特定
のデータ装置がループ状の伝送路を切り替える手段とを
含む。更に、第3の発明は第1または第2の発明におい
て前記異常の発生回数が前記第1の規定回数よりも少な
い第2の規定回数に到達した場合は前記特定のデータ伝
送装置が前記特定のフレーウムの送出する間隔を縮める
手段を含むことを特徴とする。更に、第4の発明は第
1,第2または第3の発明において規定の時間経過後、
前記異常の発生回数が前記第1の規定回数に到達しない
場合は前記特定のデータ伝送装置に記憶されている前記
異常の発生回数を初期設定する手段を含むことを特徴と
する。
【0007】
【実施例】本発明の一実施例について図面を参照して説
明する。
【0008】図2には本発明の各実施例に適用されるデ
ータ伝送システムが示されている。図2を参照するとデ
ータ伝送システムは、ループ状伝送路11〜14(以下
LOOP0と称する)と、ループ状伝送路91〜94
(以下LOOP1と称する)と、ループ状伝送路11〜
14、および91〜94に接続されたデータ伝送装置1
〜4とを備える。なお、ループ状伝送路11〜14およ
び91〜94の一例として光ファイバ伝送路がある。
【0009】図1を参照すると、本発明の各実施例に適
用されるデータ伝送装置1は、ループ状伝送路(以下、
ループ状伝送路を略して伝送路と称す)に接続された伝
送路制御回路21、ファームウェア制御の下で伝送路制
御回路21を制御し各種情報の授受を行うプロセッサ2
2、そのファームウェア制御のためのマイクロ命令を格
納している読出専用記憶(以下ROM)部23、このR
OM部23をアクセスするためのアドレスを伝送するア
ドレス線81、ROM部23からマイクロ命令を読み出
すためのデータ線82各データ伝送装置のフレームチェ
ックシーケンス(以下FCS)エラーの回数、伝送路上
の厳しいパターンのデータ等を含む各種制御データを格
納する制御記憶部24、この制御記憶部24をアクセス
するための制御信号およびアドレス信号のための信号線
群62、データバス51、伝送路制御回路21を制御す
るための制御信号を伝送する制御線群52、伝送路から
の受信データを受け取ったときに発生する割り込み信号
をプロセッサに送出する割込線53、FCSエラーを検
出したときに発生する割り込み信号を示す割込線58、
時間監視を行うためのタイマ25および26、タイマ2
5および26を制御するための制御線群54、タイマ2
5からプロセッサ22への割り込みを示す割込線55、
およびタイマ26からプロセッサ22への割り込みを示
す割込線56を備えている。なお、他のデータ伝送装置
2、3および4の各々も、図1のデータ伝送装置1と実
質的に同じ回路構成を有する。
【0010】図3を参照すると、図1で示された伝送路
制御回路21は、フレームの検出およびフレームの正当
性のチェックを行うフレーム検出回路31、フレーム検
出回路31から発生されるフレーム受信指示信号41お
よびフレームの受信の正当性を報告するFCSOK信号
42によりフレームの受信を行うフレーム受信回路3
2、フレームの正当性がない、すなわちFCSエラーが
発生した場合に発生するFCSエラー信号40によりセ
ットされるカウンタ34、フレームの送信を行うフレー
ム送信回路33、フレーム受信回路32においてFCS
OKであって自局宛のフレームでなければフレームを通
過させるためのデータ線43、伝送路接続状態を示す受
信接続状態フリップフロップ35、送信状態フリップフ
ロップ36、伝送路14から92を選択するためのセレ
クタ回路(以下SEL)38、このSEL38の出力で
あるデータを伝送するデータ線44、プロセッサ22か
ら制御線群52を介して与えられる制御信号を解析し、
伝送路制御回路21内を制御する制御回路37、フレー
ム送信回路33から伝送路に送出するためのデータ線4
5、否定論理積(以下NAND)回路103、否定論理
積(以下NAND)回路104、否定論理積(以下NA
ND)回路103の出力がオンの時データ線45を選択
し、NAND回路103の出力がオフの時データ線44
を選択するセレクタ回路SEL101、NAND回路1
04の出力がオンの時データ線45を選択し、NAND
回路104の出力がオフの時データ線44を選択するセ
レクタ回路SEL102か構成される。
【0011】本発明に適用される一般的なフレームの形
式(フォオーマット)を示す図4を参照すると、図2に
示される伝送路に流れる一般的なフレームは「0111
1110」を示すフラグパターンF、送信先のアドレス
を示す送信先アドレスDA、送信元のアドレスを示す送
信元アドレスSA、制御情報C、データ情報Iおよびフ
レームチェックシーケンスで巡回冗長検査を行う検査ビ
ットFCSから構成されている。なお、上記データ情報
Iはフレームの構成の一部としては省略されることもあ
る。
【0012】図5にはループ切り替えの指示を他の装置
に知らせるための情報が示されている。PとQとの関係
は、P=0、Q=0でLOOP0側に接続し、LOOP
1側はバイパスとして使用することが示され、P=1、
Q=1でLOOP1側に接続し、LOOP0側はバイパ
スとして使用することを示されている。P=0、Q=1
でLOOP0の受信側に接続し、LOOP1の送信側に
接続してループバック状態にするときに使用することが
示され、P=1、Q=0でLOOP1の受信側に接続
し、LOOP0の送信側に接続してループバック状態に
するときに使用することが示されている。このPとQの
関係はフリップフロップ35と36に対応している。
【0013】図6はデータ伝送装置1の制御記憶部24
内にあって、各データ伝送装置毎に割り付けられた状態
語であり、システムの管理に必要な情報が記憶されてい
る。この状態語の1部にFCSエラー部の値r、s、
t、uと時間部の値yがある。値yはFCSエラーの回
数の有効となる時間値を示し、規定値zになるとFCS
エラー部は初期設定される。値rはデータ伝送装置1の
FCSエラーの発生回数、値sはデータ伝送装置2のF
CSエラーの発生回数、値tはデータ伝送装置3のFC
Sエラーの発生回数、値uはデータ伝送装置4のアオエ
ラーの発生回数を示す。
【0014】次に図1に示す装置における本発明の第1
の実施例の動作を図2、図3、図4、および図5を参照
して詳細に説明する。
【0015】今、各データ伝送装置は図3に示されるフ
リップフロップ35とフリップフロップ36とが“0”
にセットされているものとする。そのため伝送路は運用
系として、伝送路11、12、13および14から構成
されるLOOP0が使用される。LOOP1は待機系
(バイバス状態)になっている。更に、ループを監視す
るデータ伝送装置をデータ伝送装置1とし、運用系とし
て使用している伝送路12が壊れかかっているとする。
【0016】図1を参照すると、データ伝送装置1にお
いて、プロセッサ22はアドレス線81およびデータ線
82を通じてROM23に格納されている基本マイクロ
プログラムを入力して実行している。最初、プロセッサ
22はタイマ25に制御線群54とデータバス51を通
して値m(mは任意)を設定してタイマ25を起動する
と、時間「m×n」(nはカウントする周期で任意の
値)後プロセッサ22に割込線55を通して割り込みが
起こる。この割り込みによりプロセッサ22は信号線群
62とデータバス51とを通して制御記憶部24内の状
態語の中の時間部の値yを+1[時間(m×n)の整数
倍に相当]し、値yと規定値zとを比較する。以後この
割り込みが起こる毎に+1し、値yと規定値zとを比較
する。値yと規定値zとが一致すれば制御記憶部24内
のFCSエラー部の値r、s、t、uおよび時間部の値
yを初期設定する。この割り込みの後、値yと規定値z
との一致に関係なくプロセッサ22は制御線群52、お
よびデータバス51を通して図4に従ったフォーマット
でフレーム送信回路33内の送信バッファに書き込む。
【0017】図4を参照すると、このときの制御情報C
は、伝路上で厳しいパターンを示すテスト用コマンドで
あり(以降テストフレームAと称す)、送信先アドレス
DAはデータ伝送装置1(自局宛)、送信元アドレスS
Aはデータ伝送装置1である。
【0018】図1および図4を参照すると、データ情報
Iは厳しいパターンを制御記憶部24から信号線群6
2、およびデータバス51を通して読み出し、フレーム
送信回路33内の送信バッファに書き込む。次にプロセ
ッサ22は制御線群52を通して送信起動を行うと、フ
レーム送信回路33はフレームを伝送路11(LOOP
0)に送出する。やがてデータ伝送装置1の下流である
データ伝送装置2はテストフレームAを図3に示される
フレーム検出回路31が認識し、フレームの正当性のチ
ェックをする。この場合、FCSがOKとなり、FCS
OK信号42を発生する。更に、フレーム検出回路31
が自局宛でないことを検出し、フレーム受信指示信号4
1がオフとなり、フレーム受信回路32は伝送路14か
ら受け取ったフレームをフレーム送信回路33を通し
て、伝送路12(LOOP0)にテストフレームAを送
出する。次のデータ伝送装置3は伝送路12が壊れかか
っているため、伝送路12から入ってくるテストフレー
ムAをフレーム検出回路31がフレームの正当性のチェ
ックを行うとFCSエラーを検出し、FCSエラー信号
40を発生する。このときフレーム受信回路32はFC
Sエラー信号40によりテストフレームAを無効フレー
ムにするため、フレーム送信回路33には送らない。そ
のためテストフレームAは伝送路13(LOOP0)に
は流れない。更に、FCSエラー信号40が発生してい
るため、カウンタ34が“1”にセットされる。カウン
タ34がセットされると割込線58を通してプロセッサ
22にFCSエラーが発生したことを知らせる。プロセ
ッサ22はこの割り込みによって、制御線群52および
データ線51を通して、カウンタ34の内容を読み取
り、データ伝送装置1にFCSエラーを検出したことを
知らせる。なお、プロセッサ22がカウンタ34を読み
出すとカウンタはクリアされる。
【0019】このデータ伝送装置1にFCSエラーが起
こったことを知らせる方法について説明する。
【0020】データ伝送装置3内のプロセッサ22は図
4のフォーマットに従って、フレーム送信回路33内の
送信バッファに書き込む。このときの制御情報CはFC
Sエラーを検出を示すものであり(以降FCSエラーフ
レームBと称す)、送信先アドレスDAはデータ伝送装
置1のアドレス、データ情報Iは読み出されたカウンタ
34の値であるFCSエラーの発生回数を示す。次にデ
ータ伝送装置3内のプロセッタ22は制御線群52を通
してフレーム送信回路33を起動し、伝送路13(LO
OP0)を通じてデータ伝送装置1にFCSエラーフレ
ームBを送出する。データ伝送装置1宛のFCSエラー
フレームBはデータ伝送装置1内のフレーム受信回路3
2内の受信バッファに書き込まれ、プロセッサ22に割
込線53を通して知らせる。従って、データ伝送装置1
のプロセッサ22はフレーム受信回路32内の受信バッ
ファを読み出すことにより、データ伝送装置3でFCS
エラーが発生したことを知る。このときデータ情報Iに
はFCSエラーの発生回数がセットされているため、プ
ロセッサ22は制御記憶部24に書き込まれているFC
Sエラー部の値t(データ伝送装置3として割り当てら
れている部分:図6参照)にFCSエラーフレームBの
データ情報Iに示されたFCSエラー発生回数を加え
る。この後プロセッサ22は制御記憶部24に書き込ま
れているFCSエラー部の値tと予め決められた値(a
とする)とを比較し、規格値a未満すなわち、FCSエ
ラー発生回数が少ないのであればプロセッサ22はFC
SエラーフレームBの処理を終了する。規格値a以上す
なわち、FCSエラー発生回数が多いのであれば、各デ
ータ伝送装置に対して、ループを切り替えるコマンドを
送出する。
【0021】以下にループを切り替えるコマンドの送出
方法について説明する。
【0022】データ伝送装置1内のプロセッサ22は図
4に従ったフォーマットでフレームをフレーム送信回路
33内の送信バッファに書き込む。このときの制御情報
Cはループ切り替えを示すコマンドであり(以降ループ
切替フレームCと称す)、送信先アドレスは全局宛のア
ドレス、送信元アドレスSAはデータ伝送装置1のアド
レス、データ情報Iは図5に示す情報で、図5に示した
Pの値は“1”、Qの値は“1”を示している。更にデ
ータ伝送装置1内のプロセッサ22は制御線群52を通
してフレーム送信回路33を起動し、伝送路11(LO
OP0)に送出する。全局宛であるため全部のデータ伝
送装置のフレーム受信回路32内の受信バッファにフレ
ームが書き込まれ、プロセッサ22に割込線53を通し
て知らせられる。従って、各データ伝送装置内のプロセ
ッサ22はフレーム受信回路32内の受信バッファの内
容を読み出すことにより、各データ伝送装置がループの
切り替えを指示されていることがわかり、プロセッサ2
2は図3に示されるフリップフロップ35とフリップフ
ロップ36とに論理値“1”をセット(オンにセット)
してLOOP1側に切り替える。なお、壊れかかってい
る伝送路12にもループ切り替えフレームが通過するが
厳しいパターンでないのでFCSエラーとならない。ま
た、送信側のデータ伝送装置1は全局宛のループ切替フ
レームCが一周して戻ってきたときに、ループの切り替
えを行うようにしている。この場合、万が一ループ切替
フレームCが戻ってこなかった場合は再送を行っても良
い。データ伝送装置1はループ切り替え後、データ伝送
装置1の制御記憶部24内のFCSエラー部の値r、
s、t、uおよび時間部の値yを初期設定し、動作は終
了する。なお、ループを監視するデータ伝送装置1の制
御記憶部24に各データ伝送装置毎に分類されて書き込
まれているFCSエラー部および時間部の初期設定は、
システム立ち上げのとき、規定時間z以内にFCSエラ
ーの回数が規格値aに達しているときに行われる。特
に、規定時間zに達した時にFCSエラーの回数が規格
値aに達しない場合でも、FCSエラーの回数を初期設
定することは、起こるべくして起こったFCSエラーに
ついて無視できる効果がある。この無視できるエラー
は、例えば、伝送路上許されるエラー率での発生、ルー
プ組み込みによる発生等である。規定時間の設定(規定
値z)は、これらの事象を考慮した値である。上述の説
明の中で、ループの切り替えをLOOP0からLOOP
1に切り替えるようにしたが、ループの構成を障害箇所
を除いたループバック状態、すなわち、上記の例ではデ
ータ伝送装置2と3で折り返す状態の構成にしてもよ
い。また、上述では、FCSエラーを検出した場合フレ
ームを消去するように実施例で明記したが、FDDI使
用(ISO/ANSI規格)のようにフレーム内のFC
Sエラーのフラグをオンにしてフレームを消去しないで
通過させる方法もあるが、当然のことながらフレーム内
のFCSエラーのフラグをオンにして送出する方法も本
発明に含まれることは明かである。
【0023】以上のうちプロセッサ22のファームウェ
アの動作についてフローチャートで示すと以下のように
なる。
【0024】図7には、特定のデータ伝送装置のプロセ
ッサ22のファームウェアの動作について示され、タイ
マ25を起動してからループ構成を替えるまでの処理が
示されている。図8には、フレームAを受信する各デー
タ伝送装置のプロセッサ22のファームウェアの動作が
示され、伝送路上厳しいパターンの通過後の処理につい
て示されている。なお、図7と図8の時間関係はステッ
プ402実行後ステップ501の動作を行い、ステップ
502実行後ステップ405の動作を実行する。図7と
図8中の装置とはデータ伝送装置の略であり、状態語は
制御記憶部24に格納されており、FCSエラー部は状
態語の一部でFCSエラーの発生回数を示す。
【0025】図7中のステップ450はFCSエラーの
値が規格値aに達しない場合で規定の時間に到達したか
どうか、更に規定時間内に到達した場合にはその処置を
行う動作で、サブルーチンコール[時間]で示してあ
る。このサブルーチンのフローチャートを図10に示
す。
【0026】上述説明の中で、FCSエラーの値tと規
格値aとを比較する前に、一定の間、テストフレームA
を短い間隔で流すことを目的として、規格値b(bはa
より小)とを比較するようにしてもよい。この場合の処
理は以下のようになる。FCSエラーが起こったことを
検出したプロセッサ22は制御記憶部24に書き込まれ
ているFCSエラー部の値tと規格値bとを比較し、規
格値b未満であれば、プロセッサ22はFCSエラーフ
レームBの処理を終了する。規格値b以下で規格値a未
満であれば、タイマ26に制御線群54とデータバス5
1を通してp(pは任意の値でmより小)を設定してタ
イマ26を起動すると、時間「p×n」後プロセッサ2
2に割込線56を通して割り込みが起こる。この割り込
みにより時間部の値yの処理(値yを+1し、値zと比
較する等の処理:タイマ25と同じ割り込み処理)を行
った後、プロセッサ22は制御線群52、およびデータ
バス51を通して図4に従ったフォーマットでフレーム
送信回路33内の送信バッファに書き込む。このとき制
御情報Cは、伝送路上で厳しいパターンを示すステップ
用コマンドであり(テストフレームA)、送信先アドレ
スDAはデータ伝送装置1(自局宛)、送信元アドレス
SAはデータ伝送装置1である。更に、データ情報Iは
厳しいパターンを制御記憶部24から信号線群62、お
よびデータバス51を通して読み出され、フレーム送信
回路33内の送信バッファに書き込まれる。次にプロセ
ッサ22は制御線群52を通して送信起動を行うと、フ
レーム送信回路33はフレームを伝送路11(LOOP
0)に送出する。このテストフレームAの送信は、規定
の時間間隔よりも短くすることにより、伝送路の状況を
早く検出できる効果がある。一方、規格値a以上であれ
ば各データ伝送装置に対して、ループを切り替えるコマ
ンドを送出する。ループを切り替えるコマンドの送出方
法については前述に述べた通りである。
【0027】このときの特定のデータ伝送装置のプロセ
ッサ22のファームウェアの動作についてのフローチャ
ートが図9に示されている。この図9にはタイマ25を
起動してからループ構成を切り替えるまでの処理が示さ
れている。
【0028】以上ループを切り替えるまでの説明を行っ
たが、ただ単に切り替えるだけでは、悪い箇所を修理す
ることができない。そのためには、ループ上のどの箇所
で異常が起こっているかを外部に知らせる必要がある。
その方法として、例えば、図11に示すように、外部フ
ロッピーディスクドライブであるFDD71とCRTデ
ィスプレイであるCRT72とプリント装置であるPR
73とを接続して構成する。今、データ伝送装置1がル
ープを切り替えるコマンドを送出し、ループを切り替え
た後の動作を図11を参照して説明する。
【0029】図11を参照すると、データ伝送装置1は
データ伝送装置1内の制御記憶部24内の情報をFDD
71に書き込み、CRT72に表示し、更にPR73に
打ち出す。このときの情報は時間、切り替わる前のFC
Sエラーを規定異常検出したデータ伝送装置名、切り替
わる前の接続情報、および切り替わったときの接続情報
等である。こうすることにより、人の目に触れさせるこ
とができ、悪い箇所の修理ができるという効果がある。
ループの構成を切り替え、外部に知らせた後、データ伝
送装置1内のプロセッサ22は制御記憶部24内のルー
プ制御に関する情報(FCSエラー等)を初期設定す
る。
【0030】次に図1に示す装置における本発明の第2
の実施例の動作を図2、図3、図4および図5を参照し
て詳細に説明する。
【0031】今、各データ伝送装置は図3に示されるフ
リップフロップ35とフリップフロップ36とが“0”
にセットされているものとする。そのため伝送路は運用
系として、伝送路11、12、13、および14から構
成されるLOOP0が使用される。LOOP1は待機系
(バイバス状態)になっている。更に、ループを監視す
るデータ伝送装置をデータ伝送装置1とし、運用系とし
て使用している伝送路12が壊れかかっているとする。
【0032】図1を参照すると、データ伝送装置1にお
いて、プロセッサ22はアドレス線81およびデータ線
82を通じてROM23に格納されている基本マイクロ
プログラムを入力し実行している。最初、プロセッサ2
2はタイマ25に制御線群54とデータバス51を通し
て値m(mは任意)を設定してタイマ25を起動する
と、時間「m×n」(nはカウントする周期で任意の
値)後プロセッサ22に割込線55を通して割り込みが
起こる。この割り込みによりプロセッサ22は信号線群
62とデータバス51とを通して制御記憶部24内の状
態後の中の時間部の値yを+1[時間(m×n)の整数
倍に相当]し、値yと規定値zとを比較する。以後この
割り込みが起こる毎に+1し、値yと規定値zとを比較
する。値yと規定値zとが一致すれば制御記憶部24内
のFCSエラー部の値r、s、t、uおよび時間部の値
yを初期設定する。この割り込みの後、値yと規定値z
との一致に関係なくプロセッサ22は制御線群52、お
よびデータバス51を通して図4に従ったフォオーマッ
トでフレーム送信回路33内の送信バッファに書き込
む。
【0033】図4を参照すると、このときの制御情報C
は、伝路上で厳しいパターンを示すテスト用コマンド、
すなわちテストフレームAであり、送信先アドレスDA
はデータ伝送装置1(自局宛)、送信元アドレスSAは
データ伝送装置1である。
【0034】図1および図4を参照すると、データ情報
Iは厳しいパターンを制御記憶部24から信号線群6
2、およびデータバス51を通して読み出し、フレーム
送信回路33内の送信バッファに書き込む。次にプロセ
ッサ22は制御線群52を通して送信起動を行うと、フ
レーム送信回路33はフレームを伝送路11(LOOP
0)に送出する。やがてデータ伝送装置1の下流である
データ伝送装置2はテストフレームAを図3に示される
フレーム検出回路31が認識し、フレームの正当性のチ
ェックをする。この場合、FCSがOKとなり、FCS
OK信号42を発生する。更に、フレーム検出回路31
が自局宛でないことを検出し、フレーム受信指示信号4
1がオフとなり、フレーム受信回路32は伝送路14か
ら受け取ったフレームをフレーム送信回路33を通し
て、伝送路12(LOOP0)にテストフレームAを送
出する。次のデータ伝送装置3は伝送路12が壊れかか
っているため、伝送路12から入ってくるテストフレー
ムAをフレーム検出回路31がフレームの正当性のチェ
ックを行うとFCSエラーを検出し、FCSエラー信号
40を発生する。このときフレーム受信回路32はFC
Sエラー信号40によりテストフレームAを無効フレー
ムにするため、フレーム送信回路33には送らない。そ
のためテストフレームAは伝送路13(LOOP0)に
は流れない。更に、FCSエラー信号40が発生してい
るため、カウンタ34が“1”にセットされる。カウン
タ34がセットされると割込線58を通してプロセッサ
22にFCSエラーが発生したことを知らせる。プロセ
ッサ22はこの割り込みによって、制御線群52および
データ線51を通して、カウンタ34の内容を読み取
り、制御記憶部24内に割り当てられているFCSエラ
ー部に加える。このとき、プロセッサ22がカウンタ3
4の内容を読み出すとカウンタはクリアされる。
【0035】一方、ループを監視するデータ伝送装置1
はテストフレームAの送出後、各データ伝送装置のFC
Sの情報等を読みに行く。このデータ伝送装置1がFC
Sエラーの情報を読みに行く方法以下説明する。
【0036】データ伝送装置1内のプロセッサ22は図
4のフォーマットに従って、フレーム送信回路33内の
送信バッファに書き込む。このときの制御情報CはFC
Sエラーを含む情報読み出しを示すものであり(以後状
態読出フレームXと称す)、送信先アドレスDAはデー
タ伝送装置2のアドレスを示す。次にデータ伝送装置1
内のプロセッサ22は制御線群52を通してフレーム送
信回路33を起動し、伝送路13(LOOP0)を通じ
てデータ伝送装置2に状態読出フレームXを送出する。
データ伝送装置2宛の状態読出フレームXはデータ伝送
装置2内のフレーム受信回路32内の受信バッファに書
き込まれ、プロセッサ22に割込線53を通して知らせ
る。従って、データ伝送装置2のプロセッサ22はフレ
ームで受信回路32内の受信バッファの内容を読み出す
ことにより、状態読出フレームXであることを知る。こ
の後、データ伝送装置内のプロセッサ22は図4に従っ
たフォーマットでフレーム送信回路33内の送信バッフ
ァにフレームを書き込む。このときの制御情報Cは状態
語を示すものであり(以後状態語フレームYと称す)、
送信先アドレスDAはデータ伝送装置1のアドレスを示
し、データ情報Iは制御メモリに格納されている状態語
(FCSエラー語を含む)を読み出したものである。次
にデータ伝送装置2内のプロセッサ22は制御線群52
を通してフレーム送信回路33を起動し、伝送路12
(LOOP0)を通じてデータ伝送装置1に状態語フレ
ームYを送出する。データ伝送装置1宛の状態語フレー
ムYはデータ伝送装置1内のフレーム受信回路32内の
受信バッファに書き込まれ、プロセッサ22に割込線5
3を通して知らせる。プロセッサ22はフレーム受信回
路32内の受信バッファを読み出すことにより、状態語
フレームYであることを知ると共に、FCSエラー発生
回数の明記されている箇所を読み出し、制御記憶部24
に書き込まれているFCSエラー部、すなわちデータ伝
送装置2として割り当てられている部分に加算される。
データ伝送装置2のプロセッサ22は状態語フレームY
の読み出し処理を終了する。次にプロセッサ22は上記
と同じ手順でデータ伝送装置3、4、および1の順に状
態語フレームXを実行する。このときデータ伝送装置1
が読み出したFCSエラーの回数を加算する場所は各デ
ータ伝送装置毎に割り当てられている制御記憶部24の
FCSエラー部である(図6参照)。この処理を終了す
るとデータ伝送装置1内のプロセッサ22は制御記憶部
24に書き込まれている各データ伝送装置毎に割り当て
られているFCSエラー部の内容を読み出し、これらの
値と予め決められた値(aとする)と比較し、FCSエ
ラー発生回数が少ないことを示す規格値a未満であれば
プロセッサ22はタイマ25の1回分の割り込みの処理
を終了する。FCSエラー発生回数が多いことを示す規
格値a以上であれば、各データ伝送装置に対して、ルー
プを切り替えるコマンドを送出する。ループ切換のコマ
ンド送出方法は第1の実施例と同じ方法であり、説明を
省略する。
【0037】次にプロセッサ22のファームウェア動作
についてフローチャートで示すと以下のようになる。
【0038】図12は、特定のデータ伝送装置のプロセ
ッサ22のファームウェアの動作で、タイマ25を起動
してからループ構成を替えるまでの処理が示されてい
る。図13はフレームAを受信する各データ伝送装置の
プロセッサ22のファームウェアの動作で、伝送路上厳
しいパターンが通過した後の処理が示されている。
【0039】図12および13を参照すると、ステップ
803と804との動作はステップ705の実行時に発
生し、ステップ706の動作はステップ805の実行時
に発生する。また、図12および13中の装置とはデー
タ伝送装置の略であり、状態語は制御記憶部24に格納
されており、FCSエラー部は状態語の1部でFCSエ
ラーの発生回数を示す。なお、図2〜図5を用いた説明
の中でステップ703〜704の処理について説明しな
かったが、伝送路14に障害があると発生する現象であ
る。図12に示されるステップ450はFCSエラーの
値が規格値aに達しない場合で規定の時間に到達したか
どうか、更に規定時間内に到達した場合にはその処置を
行う動作で、サブルーチンコールで示してある。このサ
ブルーチンのフローチャートを図14に示す。上記説明
の中で、FCSエラーの値が規格値aと比較する前に、
一定の間、テストフレームAを短い間隔で流すことを目
的として、規格値b(bはaより小)を比較するように
してもよい。この場合の処理は第1の実施例と同じ処理
になる。
【0040】
【発明の効果】従って、上記で説明したように、本発明
を用いることは特定のデータ伝送装置から一定時間毎に
ループ状伝送路にとって非常に厳しいパターンである特
定のフレームを流すことによって、ループ状伝送路の一
時的障害を早期に発見し、ユーザ使用時の一時的障害を
なくすとともに、固定障害になる前にループ状伝送路の
構成を人手の介入なしに切り替えることができるという
効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を適用する装置構成を示す図
である。
【図2】本発明が適用されるシステムの構成モデルを示
す図である。
【図3】図1の伝送路制御回路の詳細な構成例を示す図
である。
【図4】本発明に適用される一般的なフレーム形式の一
例を示す図である。
【図5】図3で示されるフォーマット中のI相当する部
分の一例を詳細に示す図である。
【図6】本発明に適用されるFCSエラーの回数を含む
状態語の一例を示す図である。
【図7】本発明の第1の実施例に適用されるファームウ
ェアの動作の一例を示す図である。
【図8】本発明の第1の実施例に適用されるファームウ
ェアの動作の一例を示す図である。
【図9】本発明の第1の実施例に適用されるファームウ
ェアの動作の一例を示す図である。
【図10】図7,図9,図12および図14に適用され
るサブルーチンファームウェアの動作の一例を示す図で
ある。
【図11】本発明におけるデータ伝送装置と外部装置と
の接続状態を示すブロック図である。
【図12】本発明の第2の実施例に適用されるファーム
ウェアの動作の一例を示す図である。
【図13】本発明の第2の実施例に適用されるファーム
ウェアの動作の一例を示す図である。
【図14】本発明の第2の実施例に適用されるファーム
ウェアの動作の一例を示す図である。
【符号の説明】
1〜4 データ伝送装置 11〜14,91〜94 伝送路 21 伝送路制御回路 22 プロセッサ 23 ROM部 24 制御記憶部 25,26 タイマ 31 フレーム検出回路 32 フレーム受信回路 33 フレーム送信回路 34 カウンタ 35,36 フリップフロップ 37 制御回路 38,101,102 セレクタ回路 41,45,51〜56,58,61,62,81,8
2 信号線 103,104 NAND回路 71 フロッピーディスクドライブ 72 CRTディスプレイ 73 プリンタ装置

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 運用系および待機系のループ状伝送路を
    有し、特定のデータ伝送装置と複数のデータ伝送装置と
    の間に、ループ状伝送路を介してビットシーケンスの信
    号フレームの転送を行い、自局宛および他局宛に到来す
    る信号フレームについてフレームの正当性のチェックを
    行い、前記特定のデータ伝送装置が一定の時間間隔毎に
    特定のフレームを流すデータ伝送システムにおいて、 前記ループ状伝送路に流された前記特定のフレームの正
    当性のチェックの異常が検出される毎に前記特定のデー
    タ伝送装置に異常を知らせる異常通知手段と、 この異常通知手段により前記特定のデータ伝送装置が前
    記異常を受信すると各データ伝送装置毎に異常の発生回
    数を管理する管理手段と、 この管理手段において前記異常の発生回数が第1の規定
    回数に到達した場合は前記特定のデータ装置がループ状
    の伝送路に切り替える手段とを含むことを特徴とするデ
    ータ伝送システムにおける障害予防システム。
  2. 【請求項2】 運用系および待機系のループ状伝送路を
    有し、特定のデータ伝送装置と複数のデータ伝送装置と
    の間に、ループ状伝送路を介してビットシーケンスの信
    号フレームの転送を行い、自局宛および他局宛に到来す
    る信号フレームについてフレームの正当性のチェックを
    行い、前記特定のデータ伝送装置が一定の時間間隔毎に
    特定のフレームを流すデータ伝送システムにおいて、 各データ伝送装置が前記ループ状伝送路に流された前記
    特定のフレームの正当性のチェックの異常を検出する毎
    に自局で異常の発生回数を管理する管理手段と、 前記特定のデータ伝送装置が一定の時間毎に各データ伝
    送装置の前記管理手段の管理する前記異常の発生回数を
    読み出す読出手段と、 この読出手段により読み出された前記異常の発生回数が
    第1の規定回数に到達した場合は前記特定のデータ装置
    がループ状の伝送路を切り替える手段とを含むことを特
    徴とするデータ伝送システムにおける障害予防システ
    ム。
  3. 【請求項3】 前記管理手段において前記異常の発生回
    数が前記第1の規定回数よりも少ない第2の規定回数に
    到達した場合は前記特定のデータ伝送装置が前記特定の
    フレームの送出する間隔を縮める手段を含むことを特徴
    とする請求項1または請求項2記載のデータ伝送システ
    ムにおける障害予防システム。
  4. 【請求項4】 規定の時間経過後、前記管理手段におけ
    る前記異常の発生回数が前記第1の規定回数に到達しな
    い場合は前記特定のデータ伝送装置に記憶されている前
    記異常の発生回数を初期設定する手段を含むことを特徴
    とする請求項1,請求項2または請求項3記載のデータ
    伝送システムにおける障害予防システム。
  5. 【請求項5】 前記ループ状伝送路を切り替えた後、障
    害情報を外部に知らせることを特徴とする請求項1また
    は請求項2記載のデータ伝送システムにおける障害予防
    システム。
JP5133066A 1993-06-03 1993-06-03 データ伝送システムにおける障害予防システム Expired - Lifetime JP2580949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5133066A JP2580949B2 (ja) 1993-06-03 1993-06-03 データ伝送システムにおける障害予防システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5133066A JP2580949B2 (ja) 1993-06-03 1993-06-03 データ伝送システムにおける障害予防システム

Publications (2)

Publication Number Publication Date
JPH06350623A true JPH06350623A (ja) 1994-12-22
JP2580949B2 JP2580949B2 (ja) 1997-02-12

Family

ID=15096044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5133066A Expired - Lifetime JP2580949B2 (ja) 1993-06-03 1993-06-03 データ伝送システムにおける障害予防システム

Country Status (1)

Country Link
JP (1) JP2580949B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4116294A1 (de) * 1990-05-18 1991-11-21 Mazda Motor Motorleistungssteuereinrichtung fuer einen kraftfahrzeugmotor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897941A (ja) * 1981-12-08 1983-06-10 Toshiba Corp デ−タ伝送装置の診断方式
JPH02180451A (ja) * 1988-12-29 1990-07-13 Nec Home Electron Ltd データ伝送方式
JPH02294134A (ja) * 1989-05-08 1990-12-05 Nippon Telegr & Teleph Corp <Ntt> ループネットワーク間欠障害回復方式
JPH0322647A (ja) * 1989-06-19 1991-01-31 Nec Corp ループ状光伝送路障害検出方式
JPH03143050A (ja) * 1989-10-27 1991-06-18 Toshiba Corp ループ式通信システム
JPH0595363A (ja) * 1991-09-30 1993-04-16 Nec Corp 二重化リングバス障害検出装置
JPH05122235A (ja) * 1991-10-29 1993-05-18 Toshiba Corp 回線再編成方式

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897941A (ja) * 1981-12-08 1983-06-10 Toshiba Corp デ−タ伝送装置の診断方式
JPH02180451A (ja) * 1988-12-29 1990-07-13 Nec Home Electron Ltd データ伝送方式
JPH02294134A (ja) * 1989-05-08 1990-12-05 Nippon Telegr & Teleph Corp <Ntt> ループネットワーク間欠障害回復方式
JPH0322647A (ja) * 1989-06-19 1991-01-31 Nec Corp ループ状光伝送路障害検出方式
JPH03143050A (ja) * 1989-10-27 1991-06-18 Toshiba Corp ループ式通信システム
JPH0595363A (ja) * 1991-09-30 1993-04-16 Nec Corp 二重化リングバス障害検出装置
JPH05122235A (ja) * 1991-10-29 1993-05-18 Toshiba Corp 回線再編成方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4116294A1 (de) * 1990-05-18 1991-11-21 Mazda Motor Motorleistungssteuereinrichtung fuer einen kraftfahrzeugmotor

Also Published As

Publication number Publication date
JP2580949B2 (ja) 1997-02-12

Similar Documents

Publication Publication Date Title
CN101714108A (zh) 同步控制设备、信息处理设备以及同步管理方法
US5421002A (en) Method for switching between redundant buses in a distributed processing system
JPH06350623A (ja) データ伝送システムにおける障害予防システム
JP3145942B2 (ja) 電源システム
JPS6027041B2 (ja) ハイアラキ制御システムにおける下位制御装置の切換方法
KR100214134B1 (ko) 전전자 교환기의 스탠바이 프로세서의 자기진단 방법
CN100490343C (zh) 一种通讯设备中主备用单元倒换的实现方法和装置
CN104038365A (zh) 用于电、光及远程环回模式下交换机间链路和节点链路测试的诊断端口
JPH11120154A (ja) コンピュータシステムにおけるアクセス制御装置および方法
JP3291729B2 (ja) 二重化計算機システム
JPH0454747A (ja) データ転送システム
JPS6010940A (ja) デ−タ伝送装置
CA1316608C (en) Arrangement for error recovery in a self-guarding data processing system
JPH10200561A (ja) バイパススイッチ異常検出方式
CN118626299A (zh) 一种PCIe器件故障处理方法、BMC、PCIe器件
JPS5832422B2 (ja) マイクロシンダンホウシキ
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JP3042034B2 (ja) 障害処理方式
JPS6010939A (ja) デ−タ伝送装置
JPH0461531A (ja) データ伝送方式
JPH02180451A (ja) データ伝送方式
JPH01149549A (ja) 通信システムの診断方式
JPS6120448A (ja) デ−タ伝送装置の試験方法
JP2000295142A (ja) 自己診断装置
JPH04232650A (ja) 磁気ディスク装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960924