JPH07131506A

JPH07131506A - 多重伝送装置

Info

Publication number: JPH07131506A
Application number: JP5298977A
Authority: JP
Inventors: Hiroaki Sakamoto; 裕昭坂本
Original assignee: Mazda Motor Corp
Current assignee: Mazda Motor Corp
Priority date: 1993-11-04
Filing date: 1993-11-04
Publication date: 1995-05-19
Anticipated expiration: 2017-07-02
Also published as: JP3297515B2

Abstract

(57)【要約】【目的】ＣＰＵの処理能力を低下させることなく、受
信バッファに保持されたデータが所期のものであるか否
かを判断し、データが所期のものである場合にのみこの
データをＣＰＵに伝送する、多重伝送装置を提供するこ
と。【構成】所望のデータを多重信号にして発信する送信
装置と、この送信装置が発信した多重信号を伝送する多
重パスと、多重パスから伝送されたデータを受信バッフ
ァ１４、１５、１６に一時保存した後、ＣＰＵ１に伝送
する、受信装置３とを有し、受信バッファ１５、１６を
少なくとも２つ並列に設け、受信バッファ１５、１６が
それぞれ受信したデータが一致したとき、このデータを
ＣＰＵ１に伝送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車等の車両に搭載
され、電気信号を伝送するための、多重伝送装置に関す
るものである。

【０００２】

【従来の技術】従来、自動車等の車両に搭載される多重
伝送装置は、所望のデータを多重信号にして発信する送
信装置と、この送信装置が発信した多重信号を伝送する
ための多重パスと、多重パスから伝送されたきたデータ
を受信バッファに一時保存した後、ＣＰＵに伝送する、
受信装置とを有するものが存在する（例えば、特開平３
ー１８２１３２号公報参照のこと）。かかる従来の多重
伝送装置は、図１にその概略構成を示すように、ＣＰＵ
１から送信データを読み取り、これを多重信号Ｘにして
発信する送信装置２と、送信装置２が発信した多重信号
を受信して、これをＣＰＵ１に伝送する受信装置３と、
送信装置２と受信装置３を連結する多重パス４とからな
る。送信装置２は送信バッファ５、制御回路６、ＣＲＣ
生成回路７を有し、また受信装置３は制御回路８、ＣＲ
Ｃチェッカー９、受信バッファ１０を有する。図２に
は、受信装置３を構成する通信ＩＣをより詳細に示して
ある。通信ＩＣは、通常、シリアル／パラレル変換器１
１、エラー検出回路１２、受信制御回路１３、そして、
直列に配置された一対の受信バッファ１０ａ、１０ｂを
有する。一対の受信バッファ１０ａ、１０ｂを設けたの
は受信バッファの容量を増加させるためである。例え
ば、２つの情報がほぼ同時に伝送されて来たとき、２つ
の受信バッファ１０ａ、１０ｂがあれば、ＣＰＵ１がこ
れらの情報を読み取るまでの間、両方の情報を保持して
おくことができる。

【０００３】

【発明が解決しようとする問題点】このような構成の多
重伝送装置では、多重パス４を流れるデータが所定のも
のであるか、否かは、ＣＲＣチェッカー９によってチェ
ックすることができ、また、送信ノード２に読み取られ
るデータが正しいか、否かは、ＣＰＵ１でチェックする
ことができる。しかし、データが受信バッファ１０ａ、
１０ｂで保持されている間に電波ノイズ等が混入してデ
ータの内容が変化してしまうことがある。一旦、受信バ
ッファ１０ａ、１０ｂに入力されたデータはＣＰＵ１に
そのまま取り込まれ、処理されるから、受信バッファ１
０ａ、１０ｂに保持されたデータが所期のデータでなく
なっている場合にはＣＰＵ１は誤ったデータを処理する
ことになり、多重伝送システム全体の信頼性が低下する
虞れがある。そこで、本発明の目的は、ＣＰＵの処理能
力を低下させることなく、受信バッファに保持されたデ
ータが所期のものであるか、否かを判断し、データが所
期のものである場合にのみこのデータをＣＰＵに伝送す
ることができる、多重伝送装置を提供することにある。

【０００４】

【問題点を解決するための手段】上述の目的を達成する
ため、本発明の多重伝送装置は、所望のデータを多重信
号にして発信する送信装置と、該送信装置が発信した前
記多重信号を伝送する多重パスと、該多重パスから伝送
された前記データを受信バッファに一時保存した後、Ｃ
ＰＵに伝送する、受信装置とを有する、多重伝送装置に
おいて、前記受信バッファを少なくとも２つ並列に設
け、前記受信バッファがそれぞれ受信したデータが一致
したとき、該データを前記ＣＰＵに伝送することを特徴
とする。

【０００５】

【作用】このように、互いに並列に設けられた複数の受
信バッファに所期のデータを同時に入力し、個々の受信
バッファに保持されたデータを比較して、これらのデー
タが一致したときにこのデータをＣＰＵに伝送するよう
にしたから、誤ったデータがＣＰＵによって読み取られ
て処理される可能性を減ずることができる。また、受信
バッファに保持されたデータが一致しないときには、再
度受信バッファにデータを取り込み、これのデータが一
致すればＣＰＵに伝送することができる。更に、少なく
とも３つの受信バッファのデータが不一致のとき、各受
信バッファのデータを比較することにより故障した受信
バッファを検出することができるから、故障した受信バ
ッファへの送信を禁止して、システムの誤作動を防止す
ることができる。

【０００６】

【実施例】以下、本発明の実施例を図３ないし図９を参
照して説明する。このうち、図３ないし図６は本発明の
第一実施例を示し、この実施例では、図３に示すよう
に、受信装置３を構成する通信ＩＣ内にシリアル／パラ
レル変換器１１、エラー検出回路１２、受信制御回路１
３を設けると共に、シリアル／パラレル変換器１１には
受信バッファ１４が連結され、その下流側には一対の受
信バッファ１５、１６が互いに並列に配置されている。
これらの受信バッファ１５、１６は個々に受信バッファ
１４に接続されている。受信バッファ１５、１６の下流
側には一致検出回路１７が配設され、受信バッファ１
５、１６は一致検出回路１７に個々に接続されている。
そして、一致検出回路１７はＣＰＵ１に連結され、受信
バッファ１４、１５、１６に保持されたデータは一致検
出回路１７を通らなければＣＰＵ１に伝送できないよう
になっている。

【０００７】以下、上記第一実施例の作用を受信バッフ
ァに取り込まれたデータが正常であるときと異常である
ときとに分けて説明する。データが正常であるときは次
の通りである。図４に示すように、（１）データ受信時
に受信バッファ１４が書き込み可能である場合には受信
バッファ１４にデータを書き込む。そして、受信バッフ
ァ１４を書き込み禁止にする。（２）受信バッファ１
５、１６が書き込み可能である場合には受信バッファ１
４のデータを受信バッファ１５、１６に送信し、受信バ
ッファ１４を書き込み許可にする。このとき、受信バッ
ファ１５、１６は書き込み禁止にする。（３）ＣＰＵ１
から受信バッファ１５、１６のデータの読み出しがあれ
ば、これらのデータは一致検出回路１７で比較され、両
方のデータが一致すればＣＰＵ１に送信される。そし
て、受信バッファ１５、１６を書き込み許可にする。

【０００８】データが異常であるときは次の通りであ
る。図５に示すように、（４）上記（３）における比較
で受信バッファ１５、１６のデータが不一致である場合
には、受信バッファ１５、１６を書き込み許可にし、Ｃ
ＰＵ１に異常を報知する。（５）ＣＰＵ１の命令により
通信ＩＣが受信バッファ１５、１６の送信ノードに送信
要求フレームを送信する。このとき、受信バッファ１４
にもデータが転送されていれば、このデータの送信ノー
ドにも送信要求フレームを送信する。（６）次の受信フ
レームを受信バッファ１４、１５、１６に転送し、一致
検出回路１７により各受信バッファ１４、１５、１６の
データを比較する。データが一致すれば、ＣＰＵ１にデ
ータを送信し、各受信バッファ１４、１５、１６を書き
込み許可にし、正常時のデータ転送方法に戻す。もし
も、データが不一致の場合には、故障した受信バッファ
（図５では、受信バッファ１５）を検出し、正常なデー
タをＣＰＵ１に送信する。このとき、図６に示すよう
に、故障した受信バッファ１５にはデータを送信しない
と共に、受信バッファ１５のデータの一致検出も行わ
ず、正常な受信バッファ１４、１６のみでデータ受信を
行う。（７）なお、ここで不一致である場合には、再度
送信要求を行い、２回とも不一致である場合に（６）の
データ受信を行うようにしてもよい。ただし、この場合
には受信バッファ１５が故障していることを警告する。
また、データの重要度が高い場合には、故障した受信バ
ッファ１５を検出した時点でその送信ノードの制御を禁
止し、警告するようにしてもよい。

【０００９】次に、図７ないし図９を参照して、本発明
の第二実施例を説明する。この実施例の特徴は、図７に
示すように、シリアル／パラレル変換器１１と一致検出
回路１７との間に、受信バッファ１４と受信バッファ１
８を並列に配置すると共に受信バッファ１５と受信バッ
ファ１６とを並列に配置したことにある。受信バッファ
１４と受信バッファ１５は直列に配置され、受信バッフ
ァ１８と受信バッファ１６も直列に配置されている。

【００１０】以下、この第二実施例の作用を受信バッフ
ァに取り込まれたデータが正常であるときと異常である
ときとに分けて説明する。データが正常であるときは、
図７に示すように、（８）データ受信時、受信バッファ
１４、１８が書き込み可能であれば、これらの受信バッ
ファ１４、１８にデータを書き込み、受信バッファ１
４、１８を書き込み禁止にする。（９）次に、受信バッ
ファ１５、１６が書き込み可能であれば受信バッファ１
４、１８のデータをそれぞれ受信バッファ１５、１６に
送信し、受信バッファ１４、１８を書き込み許可にする
と共に、受信バッファ１５、１６を書き込み禁止にす
る。（１０）そして、ＣＰＵ１のデータ読み出しがあれ
ば、受信バッファ１５、１６のデータを一致検出回路１
７で比較し、データが一致すれば、正常なデータとして
ＣＰＵ１に送信する。そして、受信バッファ１５、１６
を書き込み許可にする。

【００１１】データが異常であるときは次の通りであ
る。図８に示すように、（１１）上記（１０）における
比較で、受信バッファ１５、１６のデータが不一致であ
れば、受信バッファ１５、１６、１４、１８を書き込み
許可にし、ＣＰＵ１に異常を報知する。（１２）ＣＰＵ
１の命令により通信ＩＣが受信バッファ１５、１６のデ
ータの送信ノードに送信要求フレームを送信する。この
とき、受信バッファ１４、１８にもデータが転送されて
いれば、このデータの送信ノードにも送信要求フレーム
を送信する。（１３）次の受信フレームを受信バッファ
１５、１６、１４、１８に転送し、一致検出回路１７に
よりデータを比較する。データが一致すれば、ＣＰＵ１
にデータを送信し、各バッファ１５、１６、１４、１８
を書き込み許可にし、正常時のデータ送信方法に戻す。
しかし、データが不一致であれば、故障した受信バッフ
ァ（図８の場合には、受信バッファ１５）を検出し、図
９に示すように、正常なデータをＣＰＵ１に送信すると
共に、故障した受信バッファ１５側にはデータを送信し
ないと共に一致検出も行わない。正常な受信バッファ１
６、１８のみでデータ受信を行う。このとき、データが
不一致であれば、再度送信要求を行い、２回とも不一致
の判定がでた場合に、前述のデータ受信を行うようにし
てもよい。ただし、受信バッファ１５が故障しているこ
との警告は行う。また、データの重要度が高い場合に
は、故障した受信バッファ１５を検出した時点でその送
信ノードの制御を禁止し、警告するようにしてもよい。

【００１２】

【発明の効果】以上説明したように、本発明の多重伝送
装置によれば、互いに並列に設けられた複数の受信バッ
ファに所期のデータを同時に入力し、個々の受信バッフ
ァに保持されたデータを比較して、これらのデータが一
致したときにこのデータをＣＰＵに伝送するようにした
から、誤ったデータがＣＰＵによって読み取られて処理
される可能性を減ずることができる。また、受信バッフ
ァに保持されたデータが一致しないときには、再度受信
バッファにデータを取り込み、これのデータが一致すれ
ばＣＰＵに伝送することができるから、ＣＰＵによる正
確なデータ処理に大きな効果を生じる。更に、少なくと
も３つの受信バッファのデータが不一致のとき、各受信
バッファのデータを比較することにより故障した受信バ
ッファを検出することができるから、故障した受信バッ
ファへの送信を禁止して、システムの誤作動を防止する
ことができる。したがって、多重伝送システムの信頼性
を向上させることができる。

【図面の簡単な説明】

【図１】多重伝送装置の概略構成を表す図である。

【図２】従来の受信装置の構成図である。

【図３】本発明の第一実施例の受信装置の構成図であ
る。

【図４】図３の受信装置が正常なデータを送るときの流
れ図である。

【図５】図３の受信装置がデータ異常を検出したときの
流れ図である。

【図６】図３の受信装置がデータ異常を検出したときの
他の流れ図である。

【図７】本発明の第二実施例の受信装置の概略構成図で
あり、この受信装置が正常なデータを送るときの流れ図
である。

【図８】図７の受信装置がデータ異常を検出したときの
流れ図である。

【図９】図７の受信装置がデータ異常を検出したときの
他の流れ図である。

【符号の説明】

１…ＣＰＵ２…送信装置３…受信装置４…多重パス１１…シリアル／パラレル変換器１２…エラー検出回路１３…受信制御回路１４、１５、１６…受信バッファ１７…一致検出回路１８…受信バッファ

Claims

【特許請求の範囲】

【請求項１】所望のデータを多重信号にして発信する
送信装置と、該送信装置が発信した前記多重信号を伝送
する多重パスと、該多重パスから伝送された前記データ
を受信バッファに一時保存した後、ＣＰＵに伝送する、
受信装置とを有する、多重伝送装置において、前記受信
バッファを少なくとも２つ並列に設け、前記受信バッフ
ァがそれぞれ受信したデータが一致したとき、該データ
を前記ＣＰＵに伝送することを特徴とする、多重伝送装
置。
【請求項２】請求項１に記載の多重伝送装置におい
て、前記受信バッファのデータが不一致のとき前記送信
装置に前記データを再度送信するように命令し、再度送
信されてきた前記データを前記受信バッファを含む少な
くとも３つの受信バッファで受信し、該少なくとも３つ
の受信バッファのデータが一致したときに該データを前
記ＣＰＵに伝送する、前記多重伝送装置。
【請求項３】請求項２に記載の多重伝送装置におい
て、前記少なくとも３つの受信バッファのデータが不一
致のとき、前記受信バッファのうちから故障した受信バ
ッファを検出し、該故障した受信バッファへの送信を禁
止する、前記多重伝送装置。