JPH09319693A - データ転送装置および並列コンピュータシステム - Google Patents
データ転送装置および並列コンピュータシステムInfo
- Publication number
- JPH09319693A JPH09319693A JP8132464A JP13246496A JPH09319693A JP H09319693 A JPH09319693 A JP H09319693A JP 8132464 A JP8132464 A JP 8132464A JP 13246496 A JP13246496 A JP 13246496A JP H09319693 A JPH09319693 A JP H09319693A
- Authority
- JP
- Japan
- Prior art keywords
- command
- data transfer
- data
- memory
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 並列コンピュータシステムを含めて小規模か
ら大規模のコンピュータシステムにおいて、コストパフ
ォーマンスの良い最適な構成を実現する。 【解決手段】 コンピュータシステムＡ（４７１）とコ
ンピュータシステムＢ（４７２）は、データ転送装置１
１２、１１３、４１２、４１３を介して接続され、全体
としては並列コンピュータシステムである。また各コン
ピュータシステム内のＩ／Ｏ制御装置１２１、４２１も
またデータ転送装置１１１、４１１を介して接続する。
それぞれのデータ転送装置１１１〜１１３、および４１
１〜４１３のハードウェアは同一であり、データ転送装
置１１１〜１１３、４１１〜４１３の外部入出力ポート
１５１、４５１の先に接続されるＩ／Ｏ制御装置１２
１、４２１、および他のコンピュータシステムのデータ
転送装置に対するデータ転送方式の違いは、オペレーテ
ィングシステムのドライバプログラムにより吸収する。
ら大規模のコンピュータシステムにおいて、コストパフ
ォーマンスの良い最適な構成を実現する。 【解決手段】 コンピュータシステムＡ（４７１）とコ
ンピュータシステムＢ（４７２）は、データ転送装置１
１２、１１３、４１２、４１３を介して接続され、全体
としては並列コンピュータシステムである。また各コン
ピュータシステム内のＩ／Ｏ制御装置１２１、４２１も
またデータ転送装置１１１、４１１を介して接続する。
それぞれのデータ転送装置１１１〜１１３、および４１
１〜４１３のハードウェアは同一であり、データ転送装
置１１１〜１１３、４１１〜４１３の外部入出力ポート
１５１、４５１の先に接続されるＩ／Ｏ制御装置１２
１、４２１、および他のコンピュータシステムのデータ
転送装置に対するデータ転送方式の違いは、オペレーテ
ィングシステムのドライバプログラムにより吸収する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ転送技術お
よび並列コンピュータシステムに関し、特に、ワークス
テーション、サーバ等のコンピュータシステムにおい
て、メモリと入出力（Ｉ／Ｏ）装置との間のデータ転送
や、複数のコンピュータシステム間の接続等に適用して
有効な技術に関する。
よび並列コンピュータシステムに関し、特に、ワークス
テーション、サーバ等のコンピュータシステムにおい
て、メモリと入出力（Ｉ／Ｏ）装置との間のデータ転送
や、複数のコンピュータシステム間の接続等に適用して
有効な技術に関する。
【０００２】
【従来の技術】たとえば、ワークステーション、サーバ
等のコンピュータシステムのＣＰＵ（中央処理装置）に
は、主にＲＩＳＣプロセッサが採用され、パイプライン
制御等の論理方式の改善と半導体技術の進歩による動作
周波数の増加により、その単体性能はますます向上して
いる。
等のコンピュータシステムのＣＰＵ（中央処理装置）に
は、主にＲＩＳＣプロセッサが採用され、パイプライン
制御等の論理方式の改善と半導体技術の進歩による動作
周波数の増加により、その単体性能はますます向上して
いる。
【０００３】また一方では装置に対する要求項目とし
て、特にサーバに対しては、単位時間内に処理するトラ
ンザクション数を増加させることであり、このためには
上記単体ＣＰＵ性能の向上のみならず、複数のコンピュ
ータシステムにおいてＣＰＵの並列処理が行える機構を
設け、また接続できるディスク装置等の外部記憶装置の
台数、容量を増加させる必要がある。
て、特にサーバに対しては、単位時間内に処理するトラ
ンザクション数を増加させることであり、このためには
上記単体ＣＰＵ性能の向上のみならず、複数のコンピュ
ータシステムにおいてＣＰＵの並列処理が行える機構を
設け、また接続できるディスク装置等の外部記憶装置の
台数、容量を増加させる必要がある。
【０００４】しかし同一のバスまたはクロスバスイッチ
に接続できるＣＰＵ、メモリ、Ｉ／Ｏ装置の台数は、そ
のバスまたはクロスバスイッチのデータ転送動作速度を
保証するための負荷容量に対する電気的制限、またバス
またはクロスバスイッチを構成するバックボードの大き
さに対する製造技術上の物理的制限から、一定の限界が
ある。
に接続できるＣＰＵ、メモリ、Ｉ／Ｏ装置の台数は、そ
のバスまたはクロスバスイッチのデータ転送動作速度を
保証するための負荷容量に対する電気的制限、またバス
またはクロスバスイッチを構成するバックボードの大き
さに対する製造技術上の物理的制限から、一定の限界が
ある。
【０００５】したがって多数のＩ／Ｏ装置の接続を必要
とする高性能サーバのハードウェア構成は、ＣＰＵとメ
モリを接続するシステムバスまたはクロスバスイッチ
と、Ｉ／Ｏ装置を接続するＩ／Ｏバスを階層的に接続す
る多階層バス構成をとる場合が多い。またＣＰＵが並列
処理できる個数を増加させるために、各コンピュータシ
ステムをＩ／Ｏ装置を通してお互いに接続することが行
われている。
とする高性能サーバのハードウェア構成は、ＣＰＵとメ
モリを接続するシステムバスまたはクロスバスイッチ
と、Ｉ／Ｏ装置を接続するＩ／Ｏバスを階層的に接続す
る多階層バス構成をとる場合が多い。またＣＰＵが並列
処理できる個数を増加させるために、各コンピュータシ
ステムをＩ／Ｏ装置を通してお互いに接続することが行
われている。
【０００６】ここで、この多階層バス構成を実現するた
めに必要な相互のバスを接続するバス拡張装置について
の技術は、たとえば特開平１−１８３７５７号公報など
に開示されている。すなわち、ＣＰＵと第１段目の各Ｉ
／Ｏ装置を結ぶアドレス用およびデータ用共通バスと同
様な共通サブバスを第２段目以降の下位Ｉ／Ｏ装置にも
設けることにより、システムバスの拡張を簡単に実現し
ようとするものである。
めに必要な相互のバスを接続するバス拡張装置について
の技術は、たとえば特開平１−１８３７５７号公報など
に開示されている。すなわち、ＣＰＵと第１段目の各Ｉ
／Ｏ装置を結ぶアドレス用およびデータ用共通バスと同
様な共通サブバスを第２段目以降の下位Ｉ／Ｏ装置にも
設けることにより、システムバスの拡張を簡単に実現し
ようとするものである。
【０００７】また一方のバスから他方のバスへのデータ
転送を効率良く行う方式としての技術は、特開平６−１
４９７３０号公報などに開示されている。すなわち、プ
ロセッサと記憶装置とが第１のバスに接続され、入出力
装置が接続される第２のバスが所定のバス変換装置を介
して第１のバスに接続されるようにした階層構造をなす
バスシステムにおいて、第１および第２のバスをスプリ
ットバスとしたものである。
転送を効率良く行う方式としての技術は、特開平６−１
４９７３０号公報などに開示されている。すなわち、プ
ロセッサと記憶装置とが第１のバスに接続され、入出力
装置が接続される第２のバスが所定のバス変換装置を介
して第１のバスに接続されるようにした階層構造をなす
バスシステムにおいて、第１および第２のバスをスプリ
ットバスとしたものである。
【０００８】
【発明が解決しようとする課題】接続するＩ／Ｏ装置台
数を増やしても、システム全体で一定の信頼性を確保す
るためには、Ｉ／Ｏ装置障害が発生した時に、その障害
を局所化することが必要である。
数を増やしても、システム全体で一定の信頼性を確保す
るためには、Ｉ／Ｏ装置障害が発生した時に、その障害
を局所化することが必要である。
【０００９】またバスを階層化することは、ＣＰＵ／メ
モリと、Ｉ／Ｏ装置間を論理的にも物理的にも遠くし、
このためＣＰＵからＩ／Ｏ装置の制御を直接ＣＰＵの命
令動作で行うと、その命令実行時間が長くなり、ＣＰＵ
の性能がそのＩ／Ｏ装置の制御で低下してしまう。また
メモリとＩ／Ｏ装置間のデータ転送レイテンシが大きく
なるために、Ｉ／Ｏ装置から直接データ転送を起動する
と、メモリからのプリフェチデータ、またメモリへの書
き込みデータを一時格納するために、Ｉ／Ｏ装置側に大
容量のバッファを必要とし、Ｉ／Ｏ装置のコストが増加
してしまう。
モリと、Ｉ／Ｏ装置間を論理的にも物理的にも遠くし、
このためＣＰＵからＩ／Ｏ装置の制御を直接ＣＰＵの命
令動作で行うと、その命令実行時間が長くなり、ＣＰＵ
の性能がそのＩ／Ｏ装置の制御で低下してしまう。また
メモリとＩ／Ｏ装置間のデータ転送レイテンシが大きく
なるために、Ｉ／Ｏ装置から直接データ転送を起動する
と、メモリからのプリフェチデータ、またメモリへの書
き込みデータを一時格納するために、Ｉ／Ｏ装置側に大
容量のバッファを必要とし、Ｉ／Ｏ装置のコストが増加
してしまう。
【００１０】また近年、新規デバイスが様々開発されて
いるが、これに対応するためのＩ／Ｏ装置を自コンピュ
ータシステム用に逐次開発していくことは開発コストが
かさむ。したがってサードパーティ社製のＩ／Ｏ装置を
自コンピュータシステムに組み込むことが必要である。
また一般にこれらのサードパーティ社製のＩ／Ｏ装置
は、ＰＣＩバス等の業界標準バス対応であり、自コンピ
ュータのオペレイティングシステムに対する影響を極力
小さくしながら、自コンピュータシステムにＰＣＩバス
等の業界標準バスを接続することが大事である。
いるが、これに対応するためのＩ／Ｏ装置を自コンピュ
ータシステム用に逐次開発していくことは開発コストが
かさむ。したがってサードパーティ社製のＩ／Ｏ装置を
自コンピュータシステムに組み込むことが必要である。
また一般にこれらのサードパーティ社製のＩ／Ｏ装置
は、ＰＣＩバス等の業界標準バス対応であり、自コンピ
ュータのオペレイティングシステムに対する影響を極力
小さくしながら、自コンピュータシステムにＰＣＩバス
等の業界標準バスを接続することが大事である。
【００１１】また、ＣＰＵの並列処理のために、他コン
ピュータシステムのＣＰＵとの通信をＩ／Ｏ装置を介し
て行うことは、コンピュータシステム間通信時Ｉ／Ｏ装
置の制御プロトコルが介在するため、オーバヘッドが発
生し、効率が悪い。またデータ転送速度の上限がＩ／Ｏ
デバイス自体の転送速度に押さえられてしまう。
ピュータシステムのＣＰＵとの通信をＩ／Ｏ装置を介し
て行うことは、コンピュータシステム間通信時Ｉ／Ｏ装
置の制御プロトコルが介在するため、オーバヘッドが発
生し、効率が悪い。またデータ転送速度の上限がＩ／Ｏ
デバイス自体の転送速度に押さえられてしまう。
【００１２】本発明の第１の目的は、直接ＣＰＵの命令
動作ではＩ／Ｏ装置の制御を行わないようにすること
で、Ｉ／Ｏ装置の障害が発生したときもそれをＣＰＵ障
害に伝搬させずに局所化し、障害の影響を最小限に止め
ることが可能なデータ転送技術を提供することにある。
動作ではＩ／Ｏ装置の制御を行わないようにすること
で、Ｉ／Ｏ装置の障害が発生したときもそれをＣＰＵ障
害に伝搬させずに局所化し、障害の影響を最小限に止め
ることが可能なデータ転送技術を提供することにある。
【００１３】本発明の第２の目的は、Ｉ／Ｏ装置側に、
大容量のバッファ等の特別なハードウェアを設けること
無く、Ｉ／Ｏ装置とメモリ間のデータ転送を効率良く行
わせることが可能なデータ転送技術を提供することにあ
る。
大容量のバッファ等の特別なハードウェアを設けること
無く、Ｉ／Ｏ装置とメモリ間のデータ転送を効率良く行
わせることが可能なデータ転送技術を提供することにあ
る。
【００１４】本発明の第３の目的は、メモリとＩ／Ｏ装
置間のデータ転送の制御方法に統一した手段をあらかじ
め提供しておくことで、種々のＩ／Ｏデバイスに対応す
べく、サードパーティ社製の多様なＩ／Ｏ装置をそのま
ま自コンピュータシステムに組み込む場合にも、自コン
ピュータシステムのオペレイティングシステムのドライ
バプログラムの変更等の影響を小さくすることが可能な
データ転送技術を提供することにある。
置間のデータ転送の制御方法に統一した手段をあらかじ
め提供しておくことで、種々のＩ／Ｏデバイスに対応す
べく、サードパーティ社製の多様なＩ／Ｏ装置をそのま
ま自コンピュータシステムに組み込む場合にも、自コン
ピュータシステムのオペレイティングシステムのドライ
バプログラムの変更等の影響を小さくすることが可能な
データ転送技術を提供することにある。
【００１５】本発明の第４の目的は、Ｉ／Ｏ装置を介在
させることなく、複数のコンピュータシステム間におけ
るシステム間通信を高速に行うことが可能な並列コンピ
ュータシステムを提供することにある。
させることなく、複数のコンピュータシステム間におけ
るシステム間通信を高速に行うことが可能な並列コンピ
ュータシステムを提供することにある。
【００１６】本発明の第５の目的は、複数のコンピュー
タシステムを含む並列コンピュータシステムにおいて、
他のコンピュータシステムへの通信インタフェースとＩ
／Ｏ装置の接続インタフェースを共通化することで小規
模から大規模なシステムまで最大のコストパフォーマン
スを得るとともに、ハードウェアの構成に柔軟性をあた
えることにある。
タシステムを含む並列コンピュータシステムにおいて、
他のコンピュータシステムへの通信インタフェースとＩ
／Ｏ装置の接続インタフェースを共通化することで小規
模から大規模なシステムまで最大のコストパフォーマン
スを得るとともに、ハードウェアの構成に柔軟性をあた
えることにある。
【００１７】
【課題を解決するための手段】本発明は、コンピュータ
システムにおいて、バスまたはクロスバスイッチにより
ＣＰＵとメモリおよびデータ転送装置を接続し、データ
転送装置の外部入出力ポートには、複数のＩ／Ｏ装置を
制御するＩ／Ｏ制御装置もしくは他のコンピュータシス
テムが接続される構成とし、データ転送装置は、ＣＰＵ
からストア命令によって発行され、所定の記憶手段に格
納されるコマンドや付加情報および制御情報によってメ
モリと外部入出力ポートとの間におけるデータ転送を制
御し、実行結果等の情報は、ＣＰＵからロード命令によ
って参照される記憶手段に出力するように動作する。
システムにおいて、バスまたはクロスバスイッチにより
ＣＰＵとメモリおよびデータ転送装置を接続し、データ
転送装置の外部入出力ポートには、複数のＩ／Ｏ装置を
制御するＩ／Ｏ制御装置もしくは他のコンピュータシス
テムが接続される構成とし、データ転送装置は、ＣＰＵ
からストア命令によって発行され、所定の記憶手段に格
納されるコマンドや付加情報および制御情報によってメ
モリと外部入出力ポートとの間におけるデータ転送を制
御し、実行結果等の情報は、ＣＰＵからロード命令によ
って参照される記憶手段に出力するように動作する。
【００１８】また、各々がデータ転送装置を備えた複数
のコンピュータシステムを当該データ転送装置を介して
接続することにより、並列コンピュータシステムを構成
する。この場合、コンピュータシステム間のインタフェ
ースとして複数のデータ転送装置を用い、相互に接続さ
れる複数のデータ転送装置の組み合わせの各々を、転送
データの種別毎に専用とすることができる。
のコンピュータシステムを当該データ転送装置を介して
接続することにより、並列コンピュータシステムを構成
する。この場合、コンピュータシステム間のインタフェ
ースとして複数のデータ転送装置を用い、相互に接続さ
れる複数のデータ転送装置の組み合わせの各々を、転送
データの種別毎に専用とすることができる。
【００１９】より具体的には、一例としてデータ転送装
置は、データ転送起動を指示する複数個のコマンドを格
納するコマンド格納バッファ、および上記コマンド列に
対応した先頭メモリアドレスを格納するメモリアドレス
格納バッファ、および上記コマンド列に対応した転送バ
イト数を格納する転送バイト数格納バッファ、および上
記コマンド列に対応したコマンドチェイン情報を格納す
るコマンドチェイン情報格納バッファ、および上記コマ
ンド格納バッファに格納されたコマンド列の解読および
データ転送の実行の開始をそのレジスタへの設定で指示
するコマンド実行指示レジスタ、および上記コマンド列
に対するデータ転送完了を示すコマンド実行完了表示レ
ジスタ、および上記コマンド列に対するデータ転送の実
行結果を格納するステータス表示レジスタ、および上記
コマンド格納バッファの内容の初期化をそのレジスタへ
の制御情報の設定で指示するコマンドクリア指示レジス
タ、およびメモリから外部出力ポート方向に転送される
データを一時格納するアウトバウンドバッファ、および
外部入力ポートからメモリ方向に転送されるデータを一
時格納するインバウンドバッファを内蔵した構成とす
る。
置は、データ転送起動を指示する複数個のコマンドを格
納するコマンド格納バッファ、および上記コマンド列に
対応した先頭メモリアドレスを格納するメモリアドレス
格納バッファ、および上記コマンド列に対応した転送バ
イト数を格納する転送バイト数格納バッファ、および上
記コマンド列に対応したコマンドチェイン情報を格納す
るコマンドチェイン情報格納バッファ、および上記コマ
ンド格納バッファに格納されたコマンド列の解読および
データ転送の実行の開始をそのレジスタへの設定で指示
するコマンド実行指示レジスタ、および上記コマンド列
に対するデータ転送完了を示すコマンド実行完了表示レ
ジスタ、および上記コマンド列に対するデータ転送の実
行結果を格納するステータス表示レジスタ、および上記
コマンド格納バッファの内容の初期化をそのレジスタへ
の制御情報の設定で指示するコマンドクリア指示レジス
タ、およびメモリから外部出力ポート方向に転送される
データを一時格納するアウトバウンドバッファ、および
外部入力ポートからメモリ方向に転送されるデータを一
時格納するインバウンドバッファを内蔵した構成とす
る。
【００２０】また上記のコマンド格納バッファ、メモリ
アドレス格納バッファ、転送バイト数格納バッファ、コ
マンドチェイン情報格納バッファ、コマンド実行指示レ
ジスタ、コマンドクリア指示レジスタに書き込むデータ
は、ＣＰＵのストア命令により与えられ、また上記のコ
マンド実行完了表示レジスタ、ステータス表示レジスタ
に書き込むデータは、データ転送装置自身が生成する。
アドレス格納バッファ、転送バイト数格納バッファ、コ
マンドチェイン情報格納バッファ、コマンド実行指示レ
ジスタ、コマンドクリア指示レジスタに書き込むデータ
は、ＣＰＵのストア命令により与えられ、また上記のコ
マンド実行完了表示レジスタ、ステータス表示レジスタ
に書き込むデータは、データ転送装置自身が生成する。
【００２１】上記コマンド格納バッファに格納されるコ
マンドの種類としては、一例として、メモリから外部出
力ポート方向へのデータ転送を行うライトコマンド、お
よび外部入力ポートからメモリ方向へのデータ転送を行
うが、インバウンドバッファにデータが無いときは、外
部入力ポートからインバウンドバッファにデータが格納
されるまで待つウェイトアンドリードコマンド、および
外部入力ポートからメモリ方向へのデータ転送を行が、
インバウンドバッファにデータが無いときは、データ転
送を行わないリードコマンドからなる。
マンドの種類としては、一例として、メモリから外部出
力ポート方向へのデータ転送を行うライトコマンド、お
よび外部入力ポートからメモリ方向へのデータ転送を行
うが、インバウンドバッファにデータが無いときは、外
部入力ポートからインバウンドバッファにデータが格納
されるまで待つウェイトアンドリードコマンド、および
外部入力ポートからメモリ方向へのデータ転送を行が、
インバウンドバッファにデータが無いときは、データ転
送を行わないリードコマンドからなる。
【００２２】メモリと本発明のデータ転送装置の先に接
続されているＩ／Ｏ装置の間でデータ転送を行うために
は、ＣＰＵのストア命令により、行わせたいデータ転送
動作に対応するコマンド列をコマンド格納バッファに書
き込むと共に、それらのコマンドに対する付加情報をメ
モリアドレス格納バッファ、転送バイト数格納バッフ
ァ、コマンドチェイン情報格納バッファに書き込む。そ
の後コマンド実行指示レジスタにＣＰＵのストア命令に
より、コマンド実行開始フラグを書き込む。データ転送
装置は、コマンド実行指示レジスタにコマンド実行開始
フラグが書き込まれたことを受けて、コマンド格納バッ
ファ、メモリアドレス格納バッファ、転送バイト数格納
バッファ、コマンドチェイン情報格納バッファより、コ
マンドとそのコマンドに付随する付加情報を読み出し、
コマンドを解読してデータ転送を開始する。そのデータ
転送動作が完了した時、コマンドチェイン情報を判定し
て、さらに次のコマンドを読み出して実行するか、また
はステータス表示レジスタにコマンド実行結果を格納
し、コマンドの実行完了を示すフラグをコマンド実行完
了表示レジスタに格納する。
続されているＩ／Ｏ装置の間でデータ転送を行うために
は、ＣＰＵのストア命令により、行わせたいデータ転送
動作に対応するコマンド列をコマンド格納バッファに書
き込むと共に、それらのコマンドに対する付加情報をメ
モリアドレス格納バッファ、転送バイト数格納バッフ
ァ、コマンドチェイン情報格納バッファに書き込む。そ
の後コマンド実行指示レジスタにＣＰＵのストア命令に
より、コマンド実行開始フラグを書き込む。データ転送
装置は、コマンド実行指示レジスタにコマンド実行開始
フラグが書き込まれたことを受けて、コマンド格納バッ
ファ、メモリアドレス格納バッファ、転送バイト数格納
バッファ、コマンドチェイン情報格納バッファより、コ
マンドとそのコマンドに付随する付加情報を読み出し、
コマンドを解読してデータ転送を開始する。そのデータ
転送動作が完了した時、コマンドチェイン情報を判定し
て、さらに次のコマンドを読み出して実行するか、また
はステータス表示レジスタにコマンド実行結果を格納
し、コマンドの実行完了を示すフラグをコマンド実行完
了表示レジスタに格納する。
【００２３】ＣＰＵはコマンド実行開始を指示した後
は、コマンド実行完了表示レジスタおよびステータス表
示レジスタをロード命令で読みとって、指示したコマン
ド列の実行完了とその実行結果を知る。
は、コマンド実行完了表示レジスタおよびステータス表
示レジスタをロード命令で読みとって、指示したコマン
ド列の実行完了とその実行結果を知る。
【００２４】データ転送装置の外部入出力ポートに接続
されるＩ／Ｏ制御装置もしくは他のコンピュータシステ
ムに対して、オペレーティングシステムのドライバプロ
グラムが、このＩ／Ｏ制御装置もしくは他のコンピュー
タシステムと自システムのメモリの間のデータ転送を、
上記コマンドを組み合わせることで制御し実行する。
されるＩ／Ｏ制御装置もしくは他のコンピュータシステ
ムに対して、オペレーティングシステムのドライバプロ
グラムが、このＩ／Ｏ制御装置もしくは他のコンピュー
タシステムと自システムのメモリの間のデータ転送を、
上記コマンドを組み合わせることで制御し実行する。
【００２５】本発明の場合、上述のように、ＣＰＵから
データ転送装置に対して、データ転送を起動する際は、
ストア命令のみしか使わない。ＣＰＵ自体にとってスト
ア命令動作はストアデータをＣＰＵから送出した時点で
完了するため、本発明のようにＣＰＵからストア命令に
て出力される制御情報にてデータ転送を起動する方式を
用いれば、ＣＰＵの性能がデータ転送制御のために低下
することは無い。
データ転送装置に対して、データ転送を起動する際は、
ストア命令のみしか使わない。ＣＰＵ自体にとってスト
ア命令動作はストアデータをＣＰＵから送出した時点で
完了するため、本発明のようにＣＰＵからストア命令に
て出力される制御情報にてデータ転送を起動する方式を
用いれば、ＣＰＵの性能がデータ転送制御のために低下
することは無い。
【００２６】またデータ転送装置の外部入出力ポートの
先に接続される装置は、Ｉ／Ｏ制御装置もしくは他のコ
ンピュータシステムであるが、これらのデータ転送仕様
の違いはオペレーティングシステムのドライバプログラ
ムにより吸収できる。したがってデータ転送装置のハー
ドウェアはＩ／Ｏ制御装置およびコンピュータのいずれ
の接続にも共通して用いることができるため、本発明の
データ転送技術を採用したデータ転送装置を内蔵するコ
ンピュータシステムではコストパフォーマンスを確保し
ながら、そのシステム構成を柔軟に設定することができ
る。
先に接続される装置は、Ｉ／Ｏ制御装置もしくは他のコ
ンピュータシステムであるが、これらのデータ転送仕様
の違いはオペレーティングシステムのドライバプログラ
ムにより吸収できる。したがってデータ転送装置のハー
ドウェアはＩ／Ｏ制御装置およびコンピュータのいずれ
の接続にも共通して用いることができるため、本発明の
データ転送技術を採用したデータ転送装置を内蔵するコ
ンピュータシステムではコストパフォーマンスを確保し
ながら、そのシステム構成を柔軟に設定することができ
る。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【００２８】（実施の形態１）図１は、本発明の一実施
の形態であるデータ転送装置を備えたコンピュータシス
テムの構成の一例を示すブロック図である。
の形態であるデータ転送装置を備えたコンピュータシス
テムの構成の一例を示すブロック図である。
【００２９】本実施の形態のコンピュータシステムは、
マルチプロセッサシステムであり、システムバス１４１
に複数のＣＰＵ１０１〜１０３とメモリ１０４とデータ
転送装置１１１〜１１３を接続した構成となっている。
またデータ転送装置１１１〜１１３の外部入出力ポート
１５１〜１５３の先には、Ｉ／Ｏバス１６１〜１６３を
介して複数のＩ／Ｏ装置１３１〜１３９をそれぞれ制御
するＩ／Ｏ制御装置１２１〜１２３を接続している。メ
モリ１０４とＩ／Ｏ制御装置１２１〜１２３の各々との
間のデータ転送はデータ転送装置１１１〜１１３の各々
を介して行う。すなわち、データ転送装置１１１〜１１
３にデータ転送を行わせるコマンド列をＣＰＵ１０１〜
１０３の命令動作で書き込み、データ転送装置１１１〜
１１３は、それらのコマンド列を解読し、データ転送を
実行する。
マルチプロセッサシステムであり、システムバス１４１
に複数のＣＰＵ１０１〜１０３とメモリ１０４とデータ
転送装置１１１〜１１３を接続した構成となっている。
またデータ転送装置１１１〜１１３の外部入出力ポート
１５１〜１５３の先には、Ｉ／Ｏバス１６１〜１６３を
介して複数のＩ／Ｏ装置１３１〜１３９をそれぞれ制御
するＩ／Ｏ制御装置１２１〜１２３を接続している。メ
モリ１０４とＩ／Ｏ制御装置１２１〜１２３の各々との
間のデータ転送はデータ転送装置１１１〜１１３の各々
を介して行う。すなわち、データ転送装置１１１〜１１
３にデータ転送を行わせるコマンド列をＣＰＵ１０１〜
１０３の命令動作で書き込み、データ転送装置１１１〜
１１３は、それらのコマンド列を解読し、データ転送を
実行する。
【００３０】ここで、本実施の形態のデータ転送装置を
備えたコンピュータシステムにおいては、Ｉ／Ｏ装置１
３１〜１３９およびＩ／Ｏ制御装置１２１〜１２３に障
害が発生した場合、それはデータ転送が正常に完了しな
いという結果になるのみで、ＣＰＵ１０１〜１０３に障
害として伝搬することは無く、障害範囲を局所化するこ
とができる。従って、多数のＩ／Ｏ装置１３１〜１３９
を接続する大規模コンピュータシステムにおいても、本
実施の形態の構成をとることで、たとえば、Ｉ／Ｏ装置
１３１〜１３９の接続台数の増大に伴う当該Ｉ／Ｏ装置
１３１〜１３９の故障率の増加があっても、ＣＰＵ１０
１〜１０３の信頼性の低下を防ぐことができる。
備えたコンピュータシステムにおいては、Ｉ／Ｏ装置１
３１〜１３９およびＩ／Ｏ制御装置１２１〜１２３に障
害が発生した場合、それはデータ転送が正常に完了しな
いという結果になるのみで、ＣＰＵ１０１〜１０３に障
害として伝搬することは無く、障害範囲を局所化するこ
とができる。従って、多数のＩ／Ｏ装置１３１〜１３９
を接続する大規模コンピュータシステムにおいても、本
実施の形態の構成をとることで、たとえば、Ｉ／Ｏ装置
１３１〜１３９の接続台数の増大に伴う当該Ｉ／Ｏ装置
１３１〜１３９の故障率の増加があっても、ＣＰＵ１０
１〜１０３の信頼性の低下を防ぐことができる。
【００３１】また新規Ｉ／Ｏ装置、特にサードパーティ
社製Ｉ／Ｏ装置を本実施の形態のコンピュータシステム
に接続する場合も、その新規Ｉ／Ｏ装置に特有の制御仕
様はＩ／Ｏ制御装置で吸収することができ、メモリ１０
４とＩ／Ｏ制御装置１２１〜１２３との間のデータ転送
方式に影響を与えない。したがって当該コンピュータシ
ステムのオペレーティングシステムを変更する必要が無
い。
社製Ｉ／Ｏ装置を本実施の形態のコンピュータシステム
に接続する場合も、その新規Ｉ／Ｏ装置に特有の制御仕
様はＩ／Ｏ制御装置で吸収することができ、メモリ１０
４とＩ／Ｏ制御装置１２１〜１２３との間のデータ転送
方式に影響を与えない。したがって当該コンピュータシ
ステムのオペレーティングシステムを変更する必要が無
い。
【００３２】ＣＰＵ１０１〜１０３の性能は、その命令
動作を行うハードウェアの動作速度に影響される。本実
施の形態の構成においては、後述のように、システムバ
ス１４１に接続するＣＰＵ１０１〜１０３とメモリ１０
４とデータ転送装置１１１〜１１３がＣＰＵ１０１〜１
０３の命令動作を行うハードウェアの範囲である。デー
タ転送装置１１１〜１１３の外部入出力ポート１５１〜
１５３の先は、ＣＰＵ１０１〜１０３の命令動作には影
響を与えない。したがって本実施の形態の構成によれ
ば、システムバス１４１に接続するＣＰＵ１０１〜１０
３とメモリ１０４とデータ転送装置１１１〜１１３の動
作速度を上げれば、ＣＰＵ１０１〜１０３の性能も向上
する。本実施の形態はＣＰＵ性能とは直接関係ないデー
タ転送装置１１１〜１１３とＩ／Ｏ制御装置１２１〜１
２３との間をケーブル等で物理的に離すことができ、シ
ステムバス１４１に接続されるデータ転送装置１１１〜
１１３等の部分をハードウェア的に高密度に実装するこ
とにより、データ転送装置１１１〜１１３の動作速度の
増加によるＣＰＵ１０１〜１０３の性能の向上を実現で
きる。
動作を行うハードウェアの動作速度に影響される。本実
施の形態の構成においては、後述のように、システムバ
ス１４１に接続するＣＰＵ１０１〜１０３とメモリ１０
４とデータ転送装置１１１〜１１３がＣＰＵ１０１〜１
０３の命令動作を行うハードウェアの範囲である。デー
タ転送装置１１１〜１１３の外部入出力ポート１５１〜
１５３の先は、ＣＰＵ１０１〜１０３の命令動作には影
響を与えない。したがって本実施の形態の構成によれ
ば、システムバス１４１に接続するＣＰＵ１０１〜１０
３とメモリ１０４とデータ転送装置１１１〜１１３の動
作速度を上げれば、ＣＰＵ１０１〜１０３の性能も向上
する。本実施の形態はＣＰＵ性能とは直接関係ないデー
タ転送装置１１１〜１１３とＩ／Ｏ制御装置１２１〜１
２３との間をケーブル等で物理的に離すことができ、シ
ステムバス１４１に接続されるデータ転送装置１１１〜
１１３等の部分をハードウェア的に高密度に実装するこ
とにより、データ転送装置１１１〜１１３の動作速度の
増加によるＣＰＵ１０１〜１０３の性能の向上を実現で
きる。
【００３３】次に図１に例示される本実施の形態のコン
ピュータシステムにおけるデータ転送装置１１１〜１１
３の構成および作用の一例を図２、図３を用いて説明す
る。図２は本実施の形態のデータ転送方式を採用したデ
ータ転送装置１１１〜１１３のブロック図である。図３
はデータ転送装置１１１とＩ／Ｏ制御装置１２１のデー
タ転送の制御の一例を示すフロー図である。データ転送
装置１１１〜１１３の各々や、その配下の構成は等価な
ので、以下、説明は代表してデータ転送装置１１１にて
行う。
ピュータシステムにおけるデータ転送装置１１１〜１１
３の構成および作用の一例を図２、図３を用いて説明す
る。図２は本実施の形態のデータ転送方式を採用したデ
ータ転送装置１１１〜１１３のブロック図である。図３
はデータ転送装置１１１とＩ／Ｏ制御装置１２１のデー
タ転送の制御の一例を示すフロー図である。データ転送
装置１１１〜１１３の各々や、その配下の構成は等価な
ので、以下、説明は代表してデータ転送装置１１１にて
行う。
【００３４】図２に例示されるように、データ転送装置
１１１は、システムバス１４１側のインタフェースとし
てシステムバス入力ポート回路２０１、システムバス出
力ポート回路２０２を備え、外部入出力ポート１５１側
のインタフェースとして、外部出力ポート回路２０３お
よび外部入力ポート回路２０４を持ち、両者の間のデー
タ転送経路には、アウトバウンドバッファ２２７および
インバウンドバッファ２２８が設けられている。
１１１は、システムバス１４１側のインタフェースとし
てシステムバス入力ポート回路２０１、システムバス出
力ポート回路２０２を備え、外部入出力ポート１５１側
のインタフェースとして、外部出力ポート回路２０３お
よび外部入力ポート回路２０４を持ち、両者の間のデー
タ転送経路には、アウトバウンドバッファ２２７および
インバウンドバッファ２２８が設けられている。
【００３５】システムバス入力ポート回路２０１には、
アドレスデコード回路２１１、コマンドクリア指示レジ
スタ２２１、コマンド実行指示レジスタ２２２、コマン
ド格納バッファ２２３、メモリアドレス格納バッファ２
２４、転送バイト数格納バッファ２２５、コマンドチェ
イン情報格納バッファ２２６が接続されている。
アドレスデコード回路２１１、コマンドクリア指示レジ
スタ２２１、コマンド実行指示レジスタ２２２、コマン
ド格納バッファ２２３、メモリアドレス格納バッファ２
２４、転送バイト数格納バッファ２２５、コマンドチェ
イン情報格納バッファ２２６が接続されている。
【００３６】コマンドクリア指示レジスタ２２１、コマ
ンド実行指示レジスタ２２２は、コマンド実行回路２４
２によって参照される。コマンド格納バッファ２２３
は、コマンド読出レジスタ２３１、コマンドデコード回
路２４１を介してコマンド実行回路２４２によって参照
される。転送バイト数格納バッファ２２５は、転送バイ
ト数読出レジスタ２３２を介してコマンド実行回路２４
２によって参照される。コマンドチェイン情報格納バッ
ファ２２６は、コマンドチェイン情報読出レジスタ２３
３を介してコマンド実行回路２４２によって参照され
る。メモリアドレス格納バッファ２２４の設定値は、メ
モリアドレスレジスタ２１２およびアドレスインクリメ
ンタ２１３を介して、システムバス出力ポート回路２０
２のアドレス入力の生成に用いられる。
ンド実行指示レジスタ２２２は、コマンド実行回路２４
２によって参照される。コマンド格納バッファ２２３
は、コマンド読出レジスタ２３１、コマンドデコード回
路２４１を介してコマンド実行回路２４２によって参照
される。転送バイト数格納バッファ２２５は、転送バイ
ト数読出レジスタ２３２を介してコマンド実行回路２４
２によって参照される。コマンドチェイン情報格納バッ
ファ２２６は、コマンドチェイン情報読出レジスタ２３
３を介してコマンド実行回路２４２によって参照され
る。メモリアドレス格納バッファ２２４の設定値は、メ
モリアドレスレジスタ２１２およびアドレスインクリメ
ンタ２１３を介して、システムバス出力ポート回路２０
２のアドレス入力の生成に用いられる。
【００３７】コマンド実行回路２４２は、コマンド実行
完了表示レジスタ２５１に、任意のコマンドの実行完了
の有無を示すフラグ等の情報を出力し、ステータス表示
レジスタ２５２に、コマンドの実行結果等の情報を出力
する。コマンド実行完了表示レジスタ２５１およびステ
ータス表示レジスタ２５２は、セレクタ２１４を介して
システムバス出力ポート回路２０２のデータ入力とな
り、ＣＰＵ１０１〜１０３によって参照される。セレク
タ２１４は、インバウンドバッファ２２８と、コマンド
実行完了表示レジスタ２５１およびステータス表示レジ
スタ２５２のシステムバス出力ポート回路２０２に対す
る接続の選択を行う。
完了表示レジスタ２５１に、任意のコマンドの実行完了
の有無を示すフラグ等の情報を出力し、ステータス表示
レジスタ２５２に、コマンドの実行結果等の情報を出力
する。コマンド実行完了表示レジスタ２５１およびステ
ータス表示レジスタ２５２は、セレクタ２１４を介して
システムバス出力ポート回路２０２のデータ入力とな
り、ＣＰＵ１０１〜１０３によって参照される。セレク
タ２１４は、インバウンドバッファ２２８と、コマンド
実行完了表示レジスタ２５１およびステータス表示レジ
スタ２５２のシステムバス出力ポート回路２０２に対す
る接続の選択を行う。
【００３８】本実施の形態においては、メモリ１０４か
らＩ／Ｏ制御装置１２１へのデータ転送はもとより、そ
の逆方向のＩ／Ｏ制御装置１２１からメモリ１０４への
データ転送の許可もまた当コンピュータシステムのオペ
レーティングシステムのドライバプログラムが制御する
ものとする。また転送されるデータの単位をパケットと
呼ぶものとする。
らＩ／Ｏ制御装置１２１へのデータ転送はもとより、そ
の逆方向のＩ／Ｏ制御装置１２１からメモリ１０４への
データ転送の許可もまた当コンピュータシステムのオペ
レーティングシステムのドライバプログラムが制御する
ものとする。また転送されるデータの単位をパケットと
呼ぶものとする。
【００３９】ここでメモリ１０４からＩ／Ｏ制御装置１
２１へ転送すべきデータパケットがメモリ１０４上に三
つあり、また同時にＩ／Ｏ制御装置１２１からメモリ１
０４へのデータパケットの転送を三つまで許可する場合
を考える。
２１へ転送すべきデータパケットがメモリ１０４上に三
つあり、また同時にＩ／Ｏ制御装置１２１からメモリ１
０４へのデータパケットの転送を三つまで許可する場合
を考える。
【００４０】まずメモリ１０４上にＩ／Ｏ制御装置１２
１に対して最大３個のデータパケットの送出を許可す
る、コマンドパケットを生成する。次にデータ転送装置
１１１の中のコマンドクリア指示レジスタ２２１をスト
ア命令で設定することで、コマンド格納バッファ２２３
を初期化した上で、コマンド格納バッファ２２３にライ
トコマンド３０１をストア命令により書き込む。ここで
ストア命令またはロード命令に伴うシステムバス１４１
上のバス動作において、そのアドレスをアドレスデコー
ド回路２１１にてデコードすることで、対象のレジスタ
またはバッファを検知する。またメモリアドレス格納バ
ッファ２２４、転送バイト数格納バッファ２２５にメモ
リ１０４上のＩ／Ｏ制御装置１２１に対して最大３個の
データパケットの送出を許可するコマンドパケットの先
頭メモリアドレス、バイト数をストア命令で書き込む。
さらにこのコマンドパケット以外に転送すべきデータパ
ケットがあるので、コマンドチェイン情報格納バッファ
２２６にチェイン有りフラグをストア命令で書き込む。
また三つのデータパケットをメモリ１０４からＩ／Ｏ制
御装置１２１へ転送するために、コマンド格納バッファ
２２３にライトコマンド３０２〜３０４を、またメモリ
アドレス格納バッファ２２４、転送バイト数格納バッフ
ァ２２５に該当する値を、コマンドチェイン情報格納バ
ッファ２２６にはすべてチェイン有りフラグをストア命
令で書き込む。さらに受信されることが予想されるＩ／
Ｏ制御装置１２１からの三つのデータパケットをメモリ
１０４に転送するために、コマンド格納バッファ２２３
にウェイトアンドリードコマンド３０５〜３０７を、ま
たメモリアドレス格納バッファ２２４、転送バイト数格
納バッファ２２５に該当する値を、コマンドチェイン情
報格納バッファ２２６には最後のウェイトアンドリード
コマンド３０７に対してのみ、チェイン無しフラグをそ
れ以外はチェイン有りフラグをストア命令で書き込む。
最後にコマンド実行指示レジスタ２２２にコマンド実行
指示フラグをストア命令で書き込むことにより、データ
転送装置１１１に対してデータ転送を起動する。
１に対して最大３個のデータパケットの送出を許可す
る、コマンドパケットを生成する。次にデータ転送装置
１１１の中のコマンドクリア指示レジスタ２２１をスト
ア命令で設定することで、コマンド格納バッファ２２３
を初期化した上で、コマンド格納バッファ２２３にライ
トコマンド３０１をストア命令により書き込む。ここで
ストア命令またはロード命令に伴うシステムバス１４１
上のバス動作において、そのアドレスをアドレスデコー
ド回路２１１にてデコードすることで、対象のレジスタ
またはバッファを検知する。またメモリアドレス格納バ
ッファ２２４、転送バイト数格納バッファ２２５にメモ
リ１０４上のＩ／Ｏ制御装置１２１に対して最大３個の
データパケットの送出を許可するコマンドパケットの先
頭メモリアドレス、バイト数をストア命令で書き込む。
さらにこのコマンドパケット以外に転送すべきデータパ
ケットがあるので、コマンドチェイン情報格納バッファ
２２６にチェイン有りフラグをストア命令で書き込む。
また三つのデータパケットをメモリ１０４からＩ／Ｏ制
御装置１２１へ転送するために、コマンド格納バッファ
２２３にライトコマンド３０２〜３０４を、またメモリ
アドレス格納バッファ２２４、転送バイト数格納バッフ
ァ２２５に該当する値を、コマンドチェイン情報格納バ
ッファ２２６にはすべてチェイン有りフラグをストア命
令で書き込む。さらに受信されることが予想されるＩ／
Ｏ制御装置１２１からの三つのデータパケットをメモリ
１０４に転送するために、コマンド格納バッファ２２３
にウェイトアンドリードコマンド３０５〜３０７を、ま
たメモリアドレス格納バッファ２２４、転送バイト数格
納バッファ２２５に該当する値を、コマンドチェイン情
報格納バッファ２２６には最後のウェイトアンドリード
コマンド３０７に対してのみ、チェイン無しフラグをそ
れ以外はチェイン有りフラグをストア命令で書き込む。
最後にコマンド実行指示レジスタ２２２にコマンド実行
指示フラグをストア命令で書き込むことにより、データ
転送装置１１１に対してデータ転送を起動する。
【００４１】データ転送装置１１１は、コマンド実行指
示レジスタ２２２にコマンド実行指示フラグ（第１の制
御情報）が書き込まれたことで、コマンド格納バッファ
２２３、メモリアドレス格納バッファ２２４、転送バイ
ト数格納バッファ２２５、コマンドチェイン情報格納バ
ッファ２２６からデータを読み出し、それらをそれぞれ
コマンド読出レジスタ２３１、メモリアドレスレジスタ
２１２、転送バイト数読出レジスタ２３２、コマンドチ
ェイン情報読出レジスタ２３３にセットする。その後、
読み出したコマンドをコマンドデコード回路２４１にて
解読し、コマンド実行回路２４２に制御を渡す。本実施
の形態では、最初のコマンドはライトコマンド３０１で
あり、これによりメモリ１０４からアウトバウンドバッ
ファ２２７へコマンドパケットの転送を開始する。ここ
でシステムバス１４１上は、当該システムバス１４１の
プロトコルで定められた転送単位各に転送され、その都
度メモリアドレスはアドレスインクリメンタ２１３によ
りインクリメントされる。アウトバウンドバッファ２２
７に一時蓄えられたコマンドパケットは、それが外部入
出力ポート１５１の転送単位分蓄えられたら、外部出力
ポート回路２０３を通してＩ／Ｏ制御装置１２１にデー
タ転送を開始する。コマンドパケットをすべてメモリ１
０４からアウトバウンドバッファ２２７に転送したら、
コマンド実行回路２４２はコマンドチェイン情報読出レ
ジスタ２３３の値がチェイン有りであることを判定し、
さらに次のコマンド、メモリアドレス、転送バイト数、
コマンドチェイン情報を読み出す。以下同様にこれを繰
り返す。
示レジスタ２２２にコマンド実行指示フラグ（第１の制
御情報）が書き込まれたことで、コマンド格納バッファ
２２３、メモリアドレス格納バッファ２２４、転送バイ
ト数格納バッファ２２５、コマンドチェイン情報格納バ
ッファ２２６からデータを読み出し、それらをそれぞれ
コマンド読出レジスタ２３１、メモリアドレスレジスタ
２１２、転送バイト数読出レジスタ２３２、コマンドチ
ェイン情報読出レジスタ２３３にセットする。その後、
読み出したコマンドをコマンドデコード回路２４１にて
解読し、コマンド実行回路２４２に制御を渡す。本実施
の形態では、最初のコマンドはライトコマンド３０１で
あり、これによりメモリ１０４からアウトバウンドバッ
ファ２２７へコマンドパケットの転送を開始する。ここ
でシステムバス１４１上は、当該システムバス１４１の
プロトコルで定められた転送単位各に転送され、その都
度メモリアドレスはアドレスインクリメンタ２１３によ
りインクリメントされる。アウトバウンドバッファ２２
７に一時蓄えられたコマンドパケットは、それが外部入
出力ポート１５１の転送単位分蓄えられたら、外部出力
ポート回路２０３を通してＩ／Ｏ制御装置１２１にデー
タ転送を開始する。コマンドパケットをすべてメモリ１
０４からアウトバウンドバッファ２２７に転送したら、
コマンド実行回路２４２はコマンドチェイン情報読出レ
ジスタ２３３の値がチェイン有りであることを判定し、
さらに次のコマンド、メモリアドレス、転送バイト数、
コマンドチェイン情報を読み出す。以下同様にこれを繰
り返す。
【００４２】Ｉ／Ｏ制御装置１２１は、外部出力ポート
回路２０３からＩ／Ｏ制御装置１２１への転送データ３
２１（Ｉ／Ｏ制御装置１２１に対して最大３個のデータ
パケットの送出を許可するコマンドパケット）を受信す
ると、それを受けてＩ／Ｏ制御装置１２１からインバウ
ンドバッファ２２８へ転送データ３２５〜３２７（Ｉ／
Ｏ制御装置１２１からのデータパケット）を送出する。
回路２０３からＩ／Ｏ制御装置１２１への転送データ３
２１（Ｉ／Ｏ制御装置１２１に対して最大３個のデータ
パケットの送出を許可するコマンドパケット）を受信す
ると、それを受けてＩ／Ｏ制御装置１２１からインバウ
ンドバッファ２２８へ転送データ３２５〜３２７（Ｉ／
Ｏ制御装置１２１からのデータパケット）を送出する。
【００４３】５、６、７番目に読み出すコマンドは、ウ
ェイトアンドリードコマンドであり、これはＩ／Ｏ制御
装置１２１から送出されることが予想されるパケットを
メモリ１０４に転送するコマンドである。また実際には
インバウンドバッファ２２８に一時格納されたパケット
をメモリ１０４に転送するが、コマンドを解読するタイ
ミングがＩ／Ｏ制御装置１２１からのパケットの送出よ
り早い場合、当ウェイトアンドリードコマンドはインバ
ウンドバッファ２２８にパケットが格納されるのを待
つ。７番目のウェイトアンドリードコマンド３０７に対
するメモリへの転送データ３１７の転送完了後は、コマ
ンドチェイン情報読出レジスタ２３３の値はチェイン無
しフラグであるため、これでデータ転送装置１１１はコ
マンドの読み出しは行わず、コマンド実行完了表示レジ
スタ２５１にコマンド列の実行完了フラグ（第２の制御
情報）を設定し、またステータス表示レジスタ２５２に
実行結果（第２の制御情報）を格納する。
ェイトアンドリードコマンドであり、これはＩ／Ｏ制御
装置１２１から送出されることが予想されるパケットを
メモリ１０４に転送するコマンドである。また実際には
インバウンドバッファ２２８に一時格納されたパケット
をメモリ１０４に転送するが、コマンドを解読するタイ
ミングがＩ／Ｏ制御装置１２１からのパケットの送出よ
り早い場合、当ウェイトアンドリードコマンドはインバ
ウンドバッファ２２８にパケットが格納されるのを待
つ。７番目のウェイトアンドリードコマンド３０７に対
するメモリへの転送データ３１７の転送完了後は、コマ
ンドチェイン情報読出レジスタ２３３の値はチェイン無
しフラグであるため、これでデータ転送装置１１１はコ
マンドの読み出しは行わず、コマンド実行完了表示レジ
スタ２５１にコマンド列の実行完了フラグ（第２の制御
情報）を設定し、またステータス表示レジスタ２５２に
実行結果（第２の制御情報）を格納する。
【００４４】オペレーティングシステムのドライバプロ
グラムは、このコマンド実行完了表示レジスタ２５１、
ステータス表示レジスタ２５２をロード命令で読み取る
ことで、コマンド列の実行終了とその実行結果を知るこ
とができる。
グラムは、このコマンド実行完了表示レジスタ２５１、
ステータス表示レジスタ２５２をロード命令で読み取る
ことで、コマンド列の実行終了とその実行結果を知るこ
とができる。
【００４５】また本実施の形態では記述していないが、
Ｉ／Ｏ制御装置１２１からのパケット送出を許可して
も、当該Ｉ／Ｏ制御装置１２１が必ずしもパケットを送
出しない可能性がある場合、ウェイトアンドリードコマ
ンドでは永久にパケットを待ち続けることになる、とい
う懸念があり、その場合には、永久にパケットを待ち続
ける、という不具合をさけるため、リードコマンドを使
いデータ転送を起動する。リードコマンドは、インバウ
ンドバッファ２２８にメモリ１０４に転送すべきパケッ
トが無い場合、そのコマンド動作を終了させるので、す
みやかに、次のコマンドを実行することができる。
Ｉ／Ｏ制御装置１２１からのパケット送出を許可して
も、当該Ｉ／Ｏ制御装置１２１が必ずしもパケットを送
出しない可能性がある場合、ウェイトアンドリードコマ
ンドでは永久にパケットを待ち続けることになる、とい
う懸念があり、その場合には、永久にパケットを待ち続
ける、という不具合をさけるため、リードコマンドを使
いデータ転送を起動する。リードコマンドは、インバウ
ンドバッファ２２８にメモリ１０４に転送すべきパケッ
トが無い場合、そのコマンド動作を終了させるので、す
みやかに、次のコマンドを実行することができる。
【００４６】以上説明したように、本実施の形態の場合
には、データ転送装置をコンピュータシステムに内蔵す
ることで、データ転送装置に接続されたＩ／Ｏ装置への
データ転送制御時も、ＣＰＵ命令動作性能に影響を与え
るハードウェアの範囲をデータ転送装置までに極小化
し、当該データ転送装置の部分を高密度実装することで
ＣＰＵ命令動作速度を上げることができる。また、ＣＰ
Ｕは、ロード／ストア命令によってデータ転送装置まで
しかアクセスしないため、Ｉ／Ｏ制御装置１２１以降に
おけるＩ／Ｏ障害がＣＰＵに伝搬する懸念がなく、コン
ピュータシステム全体の信頼性を向上させることができ
る。
には、データ転送装置をコンピュータシステムに内蔵す
ることで、データ転送装置に接続されたＩ／Ｏ装置への
データ転送制御時も、ＣＰＵ命令動作性能に影響を与え
るハードウェアの範囲をデータ転送装置までに極小化
し、当該データ転送装置の部分を高密度実装することで
ＣＰＵ命令動作速度を上げることができる。また、ＣＰ
Ｕは、ロード／ストア命令によってデータ転送装置まで
しかアクセスしないため、Ｉ／Ｏ制御装置１２１以降に
おけるＩ／Ｏ障害がＣＰＵに伝搬する懸念がなく、コン
ピュータシステム全体の信頼性を向上させることができ
る。
【００４７】（実施の形態２）次に、複数のコンピュー
タシステムを接続して構成される並列コンピュータシス
テムにおける本発明のデータ転送技術の適用例を図４お
よび図５を用いて説明する。
タシステムを接続して構成される並列コンピュータシス
テムにおける本発明のデータ転送技術の適用例を図４お
よび図５を用いて説明する。
【００４８】図４は、本発明のデータ転送技術を採用し
たデータ転送装置を介して複数のコンピュータシステム
を相互に接続してデータ転送を行うようにした、並列コ
ンピュータシステムの構成の一例を示すブロック図であ
る。
たデータ転送装置を介して複数のコンピュータシステム
を相互に接続してデータ転送を行うようにした、並列コ
ンピュータシステムの構成の一例を示すブロック図であ
る。
【００４９】コンピュータシステムＡ（４７１）とコン
ピュータシステムＢ（４７２）は、データ転送装置１１
２とデータ転送装置４１２およびデータ転送装置１１３
とデータ転送装置４１３とで接続されていて、これらの
データ転送装置を介してお互いのメモリ１０４とメモリ
４０４上のデータを転送し合う。本実施の形態における
データ転送制御の仕様は、お互いのコンピュータシステ
ムから非同期にデータを転送するものとし、このため各
々のコンピュータシステムには、データパケット送信お
よび状態ステータス表示パケット受信専用のデータ転送
装置と、データパケット受信専用のデータ転送装置を持
つ。
ピュータシステムＢ（４７２）は、データ転送装置１１
２とデータ転送装置４１２およびデータ転送装置１１３
とデータ転送装置４１３とで接続されていて、これらの
データ転送装置を介してお互いのメモリ１０４とメモリ
４０４上のデータを転送し合う。本実施の形態における
データ転送制御の仕様は、お互いのコンピュータシステ
ムから非同期にデータを転送するものとし、このため各
々のコンピュータシステムには、データパケット送信お
よび状態ステータス表示パケット受信専用のデータ転送
装置と、データパケット受信専用のデータ転送装置を持
つ。
【００５０】コンピュータシステムＡ（４７１）におい
ては、データ転送装置１１２をデータパケット送信およ
び状態ステータス表示パケット受信専用、データ転送装
置１１３をデータパケット受信専用のデータ転送装置と
し、コンピュータシステムＢ（４７２）においては、デ
ータ転送装置４１３をデータパケット送信および状態ス
テータス表示パケット受信専用、データ転送装置４１２
をデータパケット受信専用のデータ転送装置とする。
ては、データ転送装置１１２をデータパケット送信およ
び状態ステータス表示パケット受信専用、データ転送装
置１１３をデータパケット受信専用のデータ転送装置と
し、コンピュータシステムＢ（４７２）においては、デ
ータ転送装置４１３をデータパケット送信および状態ス
テータス表示パケット受信専用、データ転送装置４１２
をデータパケット受信専用のデータ転送装置とする。
【００５１】次にコンピュータシステムＡ（４７１）か
らコンピュータシステムＢ（４７２）へのデータパケッ
トの転送における制御フローの一例を図５により説明す
る。図５はコンピュータシステムＡ（４７１）内のデー
タ転送装置１１２からコンピュータシステムＢ（４７
２）内のデータ転送装置４１２へのパケットの転送制御
の一例を示すフロー図である。
らコンピュータシステムＢ（４７２）へのデータパケッ
トの転送における制御フローの一例を図５により説明す
る。図５はコンピュータシステムＡ（４７１）内のデー
タ転送装置１１２からコンピュータシステムＢ（４７
２）内のデータ転送装置４１２へのパケットの転送制御
の一例を示すフロー図である。
【００５２】ここで、一例としてコンピュータシステム
Ａ（４７１）内のメモリ１０４からコンピュータシステ
ムＢ（４７２）内のメモリ４０４に転送すべきパケット
として、状態ステータス表示パケットの送出を要求する
コマンドパケットとデータパケットが五つある場合を考
える。
Ａ（４７１）内のメモリ１０４からコンピュータシステ
ムＢ（４７２）内のメモリ４０４に転送すべきパケット
として、状態ステータス表示パケットの送出を要求する
コマンドパケットとデータパケットが五つある場合を考
える。
【００５３】コンピュータシステムＡ（４７１）におい
て、状態ステータス表示パケットの送出を要求するコマ
ンドパケットと五つのデータパケットの送信を行うため
に、データ転送装置１１２の中のコマンド格納バッファ
５０１にライトコマンド５１１〜５１６を設定し、また
メモリアドレス格納バッファ、転送バイト数格納バッフ
ァ、コマンドチェイン情報格納バッファにも必要な値を
設定する。さらに受信することが予想される状態ステー
タス表示パケットをメモリ１０４に転送するために、ウ
ェイトアンドリードコマンド５１７をコマンド格納バッ
ファ５０１に設定し、またメモリアドレス格納バッフ
ァ、転送バイト数格納バッファ、コマンドチェイン情報
格納バッファにも必要な値を設定する。ここで少なくと
もウェイトアンドリードコマンド５１７に対するコマン
ドチェイン情報はチェイン無しにする必要がある。
て、状態ステータス表示パケットの送出を要求するコマ
ンドパケットと五つのデータパケットの送信を行うため
に、データ転送装置１１２の中のコマンド格納バッファ
５０１にライトコマンド５１１〜５１６を設定し、また
メモリアドレス格納バッファ、転送バイト数格納バッフ
ァ、コマンドチェイン情報格納バッファにも必要な値を
設定する。さらに受信することが予想される状態ステー
タス表示パケットをメモリ１０４に転送するために、ウ
ェイトアンドリードコマンド５１７をコマンド格納バッ
ファ５０１に設定し、またメモリアドレス格納バッフ
ァ、転送バイト数格納バッファ、コマンドチェイン情報
格納バッファにも必要な値を設定する。ここで少なくと
もウェイトアンドリードコマンド５１７に対するコマン
ドチェイン情報はチェイン無しにする必要がある。
【００５４】一方、コンピュータシステムＢ（４７２）
においては、受信するパケットをメモリ４０４に転送す
るため、データ転送装置４１２の中のコマンド格納バッ
ファ５２１にウェイトアンドリードコマンド５３１〜５
３７を設定し、またメモリアドレス格納バッファ、転送
バイト数格納バッファ、コマンドチェイン情報格納バッ
ファにも必要な値を設定する。ここで本実施の形態にお
いてはオペレーティングシステムのドライバプログラム
はメモリ４０４に転送されるパケットの内容を二つづつ
調べる仕様とする。このためコマンドチェイン情報は一
つ置きにチェイン無しを設定し、二つ分のパケットのメ
モリ４０４への転送完了をオペレーティングシステムの
ドライバプログラムが分かる様にしておく。上記の設定
にてパケットの転送が開始されると、コンピュータシス
テムＡ（４７１）からは、状態ステータス表示パケット
の送出を要求するコマンドパケットおよび五つのデータ
パケットが連続的に送出される。コンピュータシステム
Ｂ（４７２）側は、データ転送装置４１２内のインバウ
ンドバッファにそれらのパケットを受信するが、それら
のパケットの内、状態ステータス表示パケットの送出を
要求するコマンドパケットと一つのデータパケットをメ
モリ４０４に転送する動作が完了したところで、コマン
ドチェイン情報がチェイン無しの設定のためメモリ４０
４への転送は停止する。オペレーティングシステムのド
ライバプログラムはデータ転送装置４１２内のコマンド
実行完了レジスタとステータス表示レジスタを検査する
ことで、二つのパケットがメモリ４０４に転送済みのこ
とを検知し、それらのパケットの内容を調べる。その結
果、状態ステータス表示パケットの送出を要求するコマ
ンドパケットの受信を検知し、これに対する状態ステー
タス表示パケットを送出するために、データ転送装置４
１２内のコマンド格納バッファ５２１を一旦コマンドク
リア指示レジスタに設定することで、初期化する。その
後、メモリ４０４上に状態ステータス表示パケットを生
成し、コンピュータシステムＡ（４７１）に送出するた
めに、データ転送装置４１２内のコマンド格納バッファ
５２１にライトコマンド５４１を設定し、またメモリア
ドレス格納バッファ、転送バイト数格納バッファ、コマ
ンドチェイン情報格納バッファにも必要な値を設定す
る。つづいてウェイトアンドリードコマンド５４２〜５
４７を設定し、またメモリアドレス格納バッファ、転送
バイト数格納バッファ、コマンドチェイン情報格納バッ
ファにも必要な値を設定する。この後、データ転送装置
４１２内のコマンド実行指示レジスタにコマンド実行フ
ラグを書き込むことで、メモリ４０４とデータ転送装置
４１２間のデータ転送を再開する。
においては、受信するパケットをメモリ４０４に転送す
るため、データ転送装置４１２の中のコマンド格納バッ
ファ５２１にウェイトアンドリードコマンド５３１〜５
３７を設定し、またメモリアドレス格納バッファ、転送
バイト数格納バッファ、コマンドチェイン情報格納バッ
ファにも必要な値を設定する。ここで本実施の形態にお
いてはオペレーティングシステムのドライバプログラム
はメモリ４０４に転送されるパケットの内容を二つづつ
調べる仕様とする。このためコマンドチェイン情報は一
つ置きにチェイン無しを設定し、二つ分のパケットのメ
モリ４０４への転送完了をオペレーティングシステムの
ドライバプログラムが分かる様にしておく。上記の設定
にてパケットの転送が開始されると、コンピュータシス
テムＡ（４７１）からは、状態ステータス表示パケット
の送出を要求するコマンドパケットおよび五つのデータ
パケットが連続的に送出される。コンピュータシステム
Ｂ（４７２）側は、データ転送装置４１２内のインバウ
ンドバッファにそれらのパケットを受信するが、それら
のパケットの内、状態ステータス表示パケットの送出を
要求するコマンドパケットと一つのデータパケットをメ
モリ４０４に転送する動作が完了したところで、コマン
ドチェイン情報がチェイン無しの設定のためメモリ４０
４への転送は停止する。オペレーティングシステムのド
ライバプログラムはデータ転送装置４１２内のコマンド
実行完了レジスタとステータス表示レジスタを検査する
ことで、二つのパケットがメモリ４０４に転送済みのこ
とを検知し、それらのパケットの内容を調べる。その結
果、状態ステータス表示パケットの送出を要求するコマ
ンドパケットの受信を検知し、これに対する状態ステー
タス表示パケットを送出するために、データ転送装置４
１２内のコマンド格納バッファ５２１を一旦コマンドク
リア指示レジスタに設定することで、初期化する。その
後、メモリ４０４上に状態ステータス表示パケットを生
成し、コンピュータシステムＡ（４７１）に送出するた
めに、データ転送装置４１２内のコマンド格納バッファ
５２１にライトコマンド５４１を設定し、またメモリア
ドレス格納バッファ、転送バイト数格納バッファ、コマ
ンドチェイン情報格納バッファにも必要な値を設定す
る。つづいてウェイトアンドリードコマンド５４２〜５
４７を設定し、またメモリアドレス格納バッファ、転送
バイト数格納バッファ、コマンドチェイン情報格納バッ
ファにも必要な値を設定する。この後、データ転送装置
４１２内のコマンド実行指示レジスタにコマンド実行フ
ラグを書き込むことで、メモリ４０４とデータ転送装置
４１２間のデータ転送を再開する。
【００５５】このように、本実施の形態の並列コンピュ
ータシステムの場合には、Ｉ／Ｏ制御装置１２１および
他のコンピュータシステムのいずれをもを等価に接続す
ることが可能なデータ転送装置を用いて複数のコンピュ
ータシステムを接続するので、データ転送装置を、Ｉ／
Ｏ制御装置およびコンピュータシステムの接続に汎用的
に用いることができ、小規模から大規模なシステムまで
最適なコストパフォーマンスで、柔軟かつ多様なシステ
ム構成を実現することができる。
ータシステムの場合には、Ｉ／Ｏ制御装置１２１および
他のコンピュータシステムのいずれをもを等価に接続す
ることが可能なデータ転送装置を用いて複数のコンピュ
ータシステムを接続するので、データ転送装置を、Ｉ／
Ｏ制御装置およびコンピュータシステムの接続に汎用的
に用いることができ、小規模から大規模なシステムまで
最適なコストパフォーマンスで、柔軟かつ多様なシステ
ム構成を実現することができる。
【００５６】また、複数のコンピュータシステムの相互
接続に、Ｉ／Ｏ制御装置やＩ／Ｏ装置等を介在させない
ので、当該Ｉ／Ｏ制御装置やＩ／Ｏ装置等の性能によっ
て、複数のコンピュータシステム間におけるデータ転送
速度が制約されることがなく、並列コンピュータシステ
ムの性能を向上させることができる。
接続に、Ｉ／Ｏ制御装置やＩ／Ｏ装置等を介在させない
ので、当該Ｉ／Ｏ制御装置やＩ／Ｏ装置等の性能によっ
て、複数のコンピュータシステム間におけるデータ転送
速度が制約されることがなく、並列コンピュータシステ
ムの性能を向上させることができる。
【００５７】また、個々のコンピュータシステムにおい
ては、他のコンピュータシステムとのデータ転送におけ
る制御範囲が、自コンピュータシステム側のデータ転送
装置の内部に限られるので、一つのコンピュータシステ
ムでの障害が、他のコンピュータシステムに波及するこ
とがなく、並列コンピュータシステム全体の動作の信頼
性が向上する。
ては、他のコンピュータシステムとのデータ転送におけ
る制御範囲が、自コンピュータシステム側のデータ転送
装置の内部に限られるので、一つのコンピュータシステ
ムでの障害が、他のコンピュータシステムに波及するこ
とがなく、並列コンピュータシステム全体の動作の信頼
性が向上する。
【００５８】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００５９】
【発明の効果】本発明のデータ転送装置によれば、直接
ＣＰＵの命令動作ではＩ／Ｏ装置の制御を行わないよう
にすることで、Ｉ／Ｏ装置の障害が発生したときもそれ
をＣＰＵ障害に伝搬させずに局所化し、障害の影響を最
小限に止めることができる、という効果が得られる。
ＣＰＵの命令動作ではＩ／Ｏ装置の制御を行わないよう
にすることで、Ｉ／Ｏ装置の障害が発生したときもそれ
をＣＰＵ障害に伝搬させずに局所化し、障害の影響を最
小限に止めることができる、という効果が得られる。
【００６０】また、Ｉ／Ｏ装置側に、大容量のバッファ
等の特別なハードウェアを設けること無く、Ｉ／Ｏ装置
とメモリ間のデータ転送を効率良く行わせることができ
る、という効果が得られる。
等の特別なハードウェアを設けること無く、Ｉ／Ｏ装置
とメモリ間のデータ転送を効率良く行わせることができ
る、という効果が得られる。
【００６１】また、メモリとＩ／Ｏ装置間のデータ転送
の制御方法に統一した手段をあらかじめ提供しておくこ
とで、種々のＩ／Ｏデバイスに対応すべく、サードパー
ティ社製の多様なＩ／Ｏ装置をそのまま自コンピュータ
システムに組み込む場合にも、自コンピュータシステム
のオペレイティングシステムのドライバプログラムの変
更等の影響を小さくすることができる、という効果が得
られる。
の制御方法に統一した手段をあらかじめ提供しておくこ
とで、種々のＩ／Ｏデバイスに対応すべく、サードパー
ティ社製の多様なＩ／Ｏ装置をそのまま自コンピュータ
システムに組み込む場合にも、自コンピュータシステム
のオペレイティングシステムのドライバプログラムの変
更等の影響を小さくすることができる、という効果が得
られる。
【００６２】本発明の並列コンピュータシステムによれ
ば、Ｉ／Ｏ装置を介在させることなく、複数のコンピュ
ータシステム間におけるシステム間通信を高速に行うこ
とができる、という効果が得られる。
ば、Ｉ／Ｏ装置を介在させることなく、複数のコンピュ
ータシステム間におけるシステム間通信を高速に行うこ
とができる、という効果が得られる。
【００６３】また、複数のコンピュータシステムを含む
並列コンピュータシステムにおいて、他のコンピュータ
システムへの通信インタフェースとＩ／Ｏ装置の接続イ
ンタフェースを共通化することで小規模から大規模なシ
ステムまで最大のコストパフォーマンスを得るととも
に、ハードウェアの構成を柔軟に設定することができ
る、という効果が得られる。
並列コンピュータシステムにおいて、他のコンピュータ
システムへの通信インタフェースとＩ／Ｏ装置の接続イ
ンタフェースを共通化することで小規模から大規模なシ
ステムまで最大のコストパフォーマンスを得るととも
に、ハードウェアの構成を柔軟に設定することができ
る、という効果が得られる。
【図１】本発明の一実施の形態であるデータ転送装置を
備えたコンピュータシステムの構成の一例を示すブロッ
ク図である。
備えたコンピュータシステムの構成の一例を示すブロッ
ク図である。
【図２】本発明の一実施の形態であるデータ転送装置の
構成の一例を示すブロック図である。
構成の一例を示すブロック図である。
【図３】図１のコンピュータシステムにおける、データ
転送装置とＩ／Ｏ制御装置との間のデータ転送制御の一
例を示すフロー図である。
転送装置とＩ／Ｏ制御装置との間のデータ転送制御の一
例を示すフロー図である。
【図４】本発明のデータ転送技術を採用したデータ転送
装置にて複数のコンピュータシステムを相互に接続して
データ転送を行うようにした、並列コンピュータシステ
ムの構成の一例を示すブロック図である。
装置にて複数のコンピュータシステムを相互に接続して
データ転送を行うようにした、並列コンピュータシステ
ムの構成の一例を示すブロック図である。
【図５】図４の並列コンピュータシステムにおいて、デ
ータ転送装置間のデータ転送制御の一例を示すフロー図
である。
ータ転送装置間のデータ転送制御の一例を示すフロー図
である。
１０１〜１０３…ＣＰＵ、１０４…メモリ、１１１〜１
１３…データ転送装置、１２１〜１２３…Ｉ／Ｏ制御装
置、１３１〜１３９…Ｉ／Ｏ装置、１５１〜１５３…外
部入出力ポート、１６１〜１６３…Ｉ／Ｏバス、２０１
…システムバス入力ポート回路、２０２…システムバス
出力ポート回路、２０３…外部出力ポート回路、２０４
…外部入力ポート回路、２１１…アドレスデコード回
路、２１２…メモリアドレスレジスタ、２１３…アドレ
スインクリメンタ、２１４…セレクタ、２２１…コマン
ドクリア指示レジスタ（第２の記憶手段）、２２２…コ
マンド実行指示レジスタ（第２の記憶手段）、２２３…
コマンド格納バッファ（第１の記憶手段）、２２４…メ
モリアドレス格納バッファ（第１の記憶手段）、２２５
…転送バイト数格納バッファ（第１の記憶手段）、２２
６…コマンドチェイン情報格納バッファ（第１の記憶手
段）、２２７…アウトバウンドバッファ、２２８…イン
バウンドバッファ、２３１…コマンド読出レジスタ、２
３２…転送バイト数読出レジスタ、２３３…コマンドチ
ェイン情報読出レジスタ、２４１…コマンドデコード回
路、２４２…コマンド実行回路、２５１…コマンド実行
完了表示レジスタ（第３の記憶手段）、２５２…ステー
タス表示レジスタ（第３の記憶手段）、３０１〜３０４
…ライトコマンド、３０５〜３０７…ウェイトアンドリ
ードコマンド、３１１…メモリからアウトバウンドバッ
ファへの転送データ（Ｉ／Ｏ制御装置に対して最大３個
のデータパケットの送出を許可するコマンドパケッ
ト）、３１２〜３１４…メモリからアウトバウンドバッ
ファへの転送データ（Ｉ／Ｏ制御装置へのデータパケッ
ト）、３１５〜３１７…インバウンドバッファからメモ
リへの転送データ（Ｉ／Ｏ制御装置からのデータパケッ
ト）、３２１…外部出力ポートからＩ／Ｏ制御装置への
転送データ（Ｉ／Ｏ制御装置に対して最大３個のデータ
パケットの送出を許可するコマンドパケット）、３２２
〜３２４…外部出力ポートからＩ／Ｏ制御装置への転送
データ（Ｉ／Ｏ制御装置へのデータパケット）、３２５
〜３２７…Ｉ／Ｏ制御装置からインバウンドバッファへ
の転送データ（Ｉ／Ｏ制御装置からのデータパケッ
ト）、４０１〜４０３…ＣＰＵ、４０４…メモリ、４１
１〜４１３…データ転送装置、４２１…Ｉ／Ｏ制御装
置、４３１〜４３３…Ｉ／Ｏ装置、４５１…外部入出力
ポート、４６１…Ｉ／Ｏバス、４７１…コンピュータシ
ステムＡ、４７２…コンピュータシステムＢ、５０１…
データ転送装置１１２内のコマンド格納バッファ、５０
３…データ転送装置１１２内のアウトバウンドバッフ
ァ、５０４…データ転送装置１１２内のインバウンドバ
ッファ、５１１〜５１６… ライトコマンド、５１７…
ウェイトアンドリードコマンド、５２１…データ転送装
置４１２内のコマンド格納バッファ、５２３…データ転
送装置４１２内のアウトバウンドバッファ、５２４…デ
ータ転送装置４１２内のインバウンドバッファ、５３１
〜５３７…ウェイトアンドリードコマンド、５４１…ラ
イトコマンド、５４２〜５４７…ウェイトアンドリード
コマンド、５５１…メモリからアウトバウンドバッファ
への転送データ（コンピュータシステムＢに対して状態
ステータス表示パケットの送出を要求するコマンドパケ
ット）、５５２〜５５６…メモリからアウトバウンドバ
ッファへの転送データ（コンピュータシステムＢへのデ
ータパケット）、５５７…インバウンドバッファからメ
モリへの転送データ（コンピュータシステムＢからの状
態ステータス表示パケット）、５６１…コンピュータシ
ステムＡからコンピュータシステムＢへの転送データ
（コンピュータシステムＢに対して状態ステータス表示
パケットの送出を要求するコマンドパケット）、５６２
〜５６６…コンピュータシステムＡからコンピュータシ
ステムＢへの転送データ（コンピュータシステムＢへの
データパケット）、５６７…コンピュータシステムＢか
らコンピュータシステムＡへの転送データ（コンピュー
タシステムＢからの状態ステータス表示パケット）、５
７１…インバウンドバッファからメモリへの転送データ
（コンピュータシステムＢに対して状態ステータス表示
パケットの送出を要求するコマンドパケット）、５７２
〜５７６…インバウンドバッファからメモリへの転送デ
ータ（コンピュータシステムＢへのデータパケット）、
５７７…メモリからアウトバウンドバッファへの転送デ
ータ（コンピュータシステムＢからの状態ステータス表
示パケット）。
１３…データ転送装置、１２１〜１２３…Ｉ／Ｏ制御装
置、１３１〜１３９…Ｉ／Ｏ装置、１５１〜１５３…外
部入出力ポート、１６１〜１６３…Ｉ／Ｏバス、２０１
…システムバス入力ポート回路、２０２…システムバス
出力ポート回路、２０３…外部出力ポート回路、２０４
…外部入力ポート回路、２１１…アドレスデコード回
路、２１２…メモリアドレスレジスタ、２１３…アドレ
スインクリメンタ、２１４…セレクタ、２２１…コマン
ドクリア指示レジスタ（第２の記憶手段）、２２２…コ
マンド実行指示レジスタ（第２の記憶手段）、２２３…
コマンド格納バッファ（第１の記憶手段）、２２４…メ
モリアドレス格納バッファ（第１の記憶手段）、２２５
…転送バイト数格納バッファ（第１の記憶手段）、２２
６…コマンドチェイン情報格納バッファ（第１の記憶手
段）、２２７…アウトバウンドバッファ、２２８…イン
バウンドバッファ、２３１…コマンド読出レジスタ、２
３２…転送バイト数読出レジスタ、２３３…コマンドチ
ェイン情報読出レジスタ、２４１…コマンドデコード回
路、２４２…コマンド実行回路、２５１…コマンド実行
完了表示レジスタ（第３の記憶手段）、２５２…ステー
タス表示レジスタ（第３の記憶手段）、３０１〜３０４
…ライトコマンド、３０５〜３０７…ウェイトアンドリ
ードコマンド、３１１…メモリからアウトバウンドバッ
ファへの転送データ（Ｉ／Ｏ制御装置に対して最大３個
のデータパケットの送出を許可するコマンドパケッ
ト）、３１２〜３１４…メモリからアウトバウンドバッ
ファへの転送データ（Ｉ／Ｏ制御装置へのデータパケッ
ト）、３１５〜３１７…インバウンドバッファからメモ
リへの転送データ（Ｉ／Ｏ制御装置からのデータパケッ
ト）、３２１…外部出力ポートからＩ／Ｏ制御装置への
転送データ（Ｉ／Ｏ制御装置に対して最大３個のデータ
パケットの送出を許可するコマンドパケット）、３２２
〜３２４…外部出力ポートからＩ／Ｏ制御装置への転送
データ（Ｉ／Ｏ制御装置へのデータパケット）、３２５
〜３２７…Ｉ／Ｏ制御装置からインバウンドバッファへ
の転送データ（Ｉ／Ｏ制御装置からのデータパケッ
ト）、４０１〜４０３…ＣＰＵ、４０４…メモリ、４１
１〜４１３…データ転送装置、４２１…Ｉ／Ｏ制御装
置、４３１〜４３３…Ｉ／Ｏ装置、４５１…外部入出力
ポート、４６１…Ｉ／Ｏバス、４７１…コンピュータシ
ステムＡ、４７２…コンピュータシステムＢ、５０１…
データ転送装置１１２内のコマンド格納バッファ、５０
３…データ転送装置１１２内のアウトバウンドバッフ
ァ、５０４…データ転送装置１１２内のインバウンドバ
ッファ、５１１〜５１６… ライトコマンド、５１７…
ウェイトアンドリードコマンド、５２１…データ転送装
置４１２内のコマンド格納バッファ、５２３…データ転
送装置４１２内のアウトバウンドバッファ、５２４…デ
ータ転送装置４１２内のインバウンドバッファ、５３１
〜５３７…ウェイトアンドリードコマンド、５４１…ラ
イトコマンド、５４２〜５４７…ウェイトアンドリード
コマンド、５５１…メモリからアウトバウンドバッファ
への転送データ（コンピュータシステムＢに対して状態
ステータス表示パケットの送出を要求するコマンドパケ
ット）、５５２〜５５６…メモリからアウトバウンドバ
ッファへの転送データ（コンピュータシステムＢへのデ
ータパケット）、５５７…インバウンドバッファからメ
モリへの転送データ（コンピュータシステムＢからの状
態ステータス表示パケット）、５６１…コンピュータシ
ステムＡからコンピュータシステムＢへの転送データ
（コンピュータシステムＢに対して状態ステータス表示
パケットの送出を要求するコマンドパケット）、５６２
〜５６６…コンピュータシステムＡからコンピュータシ
ステムＢへの転送データ（コンピュータシステムＢへの
データパケット）、５６７…コンピュータシステムＢか
らコンピュータシステムＡへの転送データ（コンピュー
タシステムＢからの状態ステータス表示パケット）、５
７１…インバウンドバッファからメモリへの転送データ
（コンピュータシステムＢに対して状態ステータス表示
パケットの送出を要求するコマンドパケット）、５７２
〜５７６…インバウンドバッファからメモリへの転送デ
ータ（コンピュータシステムＢへのデータパケット）、
５７７…メモリからアウトバウンドバッファへの転送デ
ータ（コンピュータシステムＢからの状態ステータス表
示パケット）。
Claims (3)
- 【請求項１】 バスまたはクロスバスイッチを介してＣ
ＰＵおよびメモリに接続されるとともに、外部との間に
おける情報の授受を行う外部入力ポートおよび外部出力
ポートを備え、前記メモリと前記外部入力ポートおよび
外部出力ポートとの間におけるデータ転送を行うデータ
転送装置であって、 前記ＣＰＵからストア命令によって出力され、前記デー
タ転送を指示する複数のコマンドおよび前記コマンドに
対応した付加情報が格納される第１の記憶手段と、 前記第１の記憶手段に格納された前記コマンドおよび前
記付加情報を読み出して前記データ転送を実行するコマ
ンド実行手段と、 前記ＣＰＵからストア命令によって出力され、前記コマ
ンド実行手段に対して前記第１の記憶手段に保持された
前記コマンドの無効化および実行開始の少なくとも一方
を指示する第１の制御情報が格納される第２の記憶手段
と、 前記ＣＰＵからロード命令によって参照され、前記コマ
ンド実行手段から出力される前記コマンドの実行結果お
よび実行完了の少なくとも一方を示す第２の制御情報が
格納される第３の記憶手段と、 を含むことを特徴とするデータ転送装置。 - 【請求項２】 請求項１記載のデータ転送装置におい
て、 前記付加情報は、前記コマンドの実行によってアクセス
される前記メモリにおけるアクセス開始位置を示す先頭
メモリアドレス、および転送バイト数、および複数の前
記コマンドの連続した実行の有無を示すコマンドチェイ
ン情報からなり、 前記コマンドの種類として、少なくとも、前記メモリか
ら前記外部出力ポート方向へのデータ転送を行うライト
コマンド、および前記外部入力ポートから前記メモリ方
向へのデータ転送を行うが前記外部入力ポートに外部か
らデータが到来していないときは外部から前記外部入力
ポートにデータが到来するまで待つウェイトアンドリー
ドコマンド、および前記外部入力ポートから前記メモリ
方向へのデータ転送を行うが、前記外部入力ポートにデ
ータが到来していないときは、データ転送を行わずに実
行を終了するリードコマンドを有し、 前記コマンド実行手段は、前記第１の記憶手段に格納さ
れた複数の前記コマンドの順序にしたがって、当該コマ
ンドに対応した前記データ転送を逐次実行し、一つの前
記コマンドに対応した前記データ転送の実行を完了した
時、当該コマンドに対応した前記コマンドチェイン情報
により、さらに次の前記コマンドを実行するか、または
現在の前記コマンドの前記実行結果および現在の当該コ
マンドの実行完了を示すフラグを前記第２の制御情報と
して前記第２の記憶手段に格納するかを判定する動作を
行うことを特徴とするデータ転送装置。 - 【請求項３】 各々が、バスまたはクロスバスイッチを
介して相互に接続されるＣＰＵおよびメモリおよびデー
タ転送装置を含む複数のコンピュータシステムからなる
並列コンピュータシステムであって、 前記データ転送装置は、前記メモリと、個々の前記コン
ピュータシステムの外部との間における情報の授受を行
う外部入力ポートおよび外部出力ポートと、 前記ＣＰＵからストア命令によって出力され、前記デー
タ転送を指示する複数のコマンドおよび前記コマンドに
対応した付加情報が格納される第１の記憶手段と、 前記第１の記憶手段に格納された前記コマンドおよび前
記付加情報を読み出して前記データ転送を実行するコマ
ンド実行手段と、 前記ＣＰＵからストア命令によって出力され、前記コマ
ンド実行手段に対して前記第１の記憶手段に保持された
前記コマンドの無効化および実行開始の少なくとも一方
を指示する第１の制御情報が格納される第２の記憶手段
と、 前記ＣＰＵからロード命令によって参照され、前記コマ
ンド実行手段から出力される前記コマンドの実行結果お
よび実行完了の少なくとも一方を示す第２の制御情報が
格納される第３の記憶手段と、を含み、 複数の前記コンピュータシステムは、各々に備えられた
前記データ転送装置を介して相互に接続されていること
を特徴とする並列コンピュータシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8132464A JPH09319693A (ja) | 1996-05-28 | 1996-05-28 | データ転送装置および並列コンピュータシステム |
| US08/864,692 US5968146A (en) | 1996-05-28 | 1997-05-28 | Data transfer device for decreasing load of CPU by avoiding direct control from the CPU in parallel computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8132464A JPH09319693A (ja) | 1996-05-28 | 1996-05-28 | データ転送装置および並列コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09319693A true JPH09319693A (ja) | 1997-12-12 |
Family
ID=15081991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8132464A Pending JPH09319693A (ja) | 1996-05-28 | 1996-05-28 | データ転送装置および並列コンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5968146A (ja) |
| JP (1) | JPH09319693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286002A (ja) * | 2005-04-04 | 2006-10-19 | Sony Computer Entertainment Inc | 分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 |
| JP2011138401A (ja) * | 2009-12-28 | 2011-07-14 | Fujitsu Ltd | プロセッサシステム、プロセッサシステムの制御方法、及び制御回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792476B1 (en) | 1999-10-29 | 2004-09-14 | Sony Corporation | Storage medium, and method and apparatus for information processing |
| US6542541B1 (en) * | 2000-01-12 | 2003-04-01 | Sony Corporation | Method and apparatus for decoding MPEG video signals using multiple data transfer units |
| DE10050980A1 (de) * | 2000-10-13 | 2002-05-02 | Systemonic Ag | Speicherkonfiguration mit I/O-Unterstützung |
| US7366864B2 (en) * | 2004-03-08 | 2008-04-29 | Micron Technology, Inc. | Memory hub architecture having programmable lane widths |
| US9055688B2 (en) | 2010-08-20 | 2015-06-09 | Rockwell Automation Technologies, Inc. | Input/output circuits having status indicators aligned with respective terminals |
| US10402345B2 (en) | 2016-10-28 | 2019-09-03 | Intel Corporation | Deferred discard in tile-based rendering |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4901232A (en) * | 1983-05-19 | 1990-02-13 | Data General Corporation | I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor |
| FR2643993B1 (fr) * | 1989-03-03 | 1991-05-17 | Bull Sa | Procede pour remplacer des modules memoire dans un systeme informatique et systeme informatique pour la mise en oeuvre du procede |
| US5170471A (en) * | 1989-06-09 | 1992-12-08 | International Business Machines Corporation | Command delivery for a computing system for transferring data between a host and subsystems with busy and reset indication |
| US5784649A (en) * | 1996-03-13 | 1998-07-21 | Diamond Multimedia Systems, Inc. | Multi-threaded FIFO pool buffer and bus transfer control system |
-
1996
- 1996-05-28 JP JP8132464A patent/JPH09319693A/ja active Pending
-
1997
- 1997-05-28 US US08/864,692 patent/US5968146A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286002A (ja) * | 2005-04-04 | 2006-10-19 | Sony Computer Entertainment Inc | 分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 |
| US7818507B2 (en) | 2005-04-04 | 2010-10-19 | Sony Computer Entertainment Inc. | Methods and apparatus for facilitating coherency management in distributed multi-processor system |
| JP2011138401A (ja) * | 2009-12-28 | 2011-07-14 | Fujitsu Ltd | プロセッサシステム、プロセッサシステムの制御方法、及び制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5968146A (en) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7565911B2 (ja) | 専用低レイテンシリンクを使用した複数のハードウェアアクセラレータのための統合されたアドレス空間 | |
| JP2802043B2 (ja) | クロック故障検出回路 | |
| US8108647B2 (en) | Digital data architecture employing redundant links in a daisy chain of component modules | |
| US7633856B2 (en) | Multi-node system, internodal crossbar switch, node and medium embodying program | |
| JPH0332094B2 (ja) | ||
| JP3609444B2 (ja) | データ処理システム | |
| KR100818818B1 (ko) | 데이터 구동 아키텍처 메쉬 어레이에서의 메모리 액세스디바이스 제어 | |
| JP2000293436A (ja) | パイプラインメモリシステムにおける複数のターゲットへの複数の未解決要求のサポート | |
| JPH09319693A (ja) | データ転送装置および並列コンピュータシステム | |
| JP4755050B2 (ja) | データ処理装置、モード管理装置、及びモード管理方法 | |
| JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
| US6219761B1 (en) | Load/store assist engine | |
| JP2003046526A (ja) | ノード間データ転送方法およびデータ転送装置 | |
| US8423699B2 (en) | Information processing apparatus and method for controlling information processing apparatus | |
| KR970004888B1 (ko) | 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법 | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JP2002116883A (ja) | ディスクアレイ制御装置 | |
| JP2002175265A (ja) | 直接メモリ・アクセス・コントローラを有するディジタル信号プロセッサにおける複数の構成素子間での信号群交換装置および方法 | |
| JP2000285087A (ja) | ノード間データ通信方法 | |
| JP3791463B2 (ja) | 演算装置及びデータ転送システム | |
| JPS6041145A (ja) | デイスクキヤツシユ装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| WO1992005489A1 (en) | Method of nonsynchronous access to shared memory | |
| JP2000035939A (ja) | インテリジェント型ｐｃアドインボード | |
| JP2504535B2 (ja) | バスユニットの構成方法 |