JPH09261698A - 交換装置 - Google Patents
交換装置Info
- Publication number
- JPH09261698A JPH09261698A JP8064198A JP6419896A JPH09261698A JP H09261698 A JPH09261698 A JP H09261698A JP 8064198 A JP8064198 A JP 8064198A JP 6419896 A JP6419896 A JP 6419896A JP H09261698 A JPH09261698 A JP H09261698A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- request signal
- standby system
- data
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Telephonic Communication Services (AREA)
Abstract
(57)【要約】
【課題】汎用のＣＰＵハードウエアや汎用のＯＳを使用
して制御系の２重化を図ることができ、しかも交換処理
を全く中断することなく運用系の切り替えを実現できる
交換装置を提供する。 【解決手段】現用系の処理中の処理要求信号に対するシ
ングルスレッド処理が終了し、次の処理要求信号に対す
る処理を開始するまでに、該現用系のプロセッサの内部
状態を記憶するデータ領域のデータをコピーして凍結
し、この凍凍結したデータを待機系に転送して、該待機
系のプロセッサの内部状態を記憶するデータ領域にコピ
ーし、上記凍結したデータを待機系に転送した後に現用
系で処理された処理要求信号にその処理された時間およ
び処理の順番を付して待機系に通知し、この通知した処
理要求信号に基づき待機系において現用系で行われた処
理と同一の処理を行なわせ、これに対応して該待機系の
プロセッサのデータ領域のデータを更新し、上記通知し
た処理要求信号のうちで待機系おける処理が未処理の処
理要求信号の数が処理のしきい値以下になった時点で現
用系の処理を待機系の処理に切り替える。
して制御系の２重化を図ることができ、しかも交換処理
を全く中断することなく運用系の切り替えを実現できる
交換装置を提供する。 【解決手段】現用系の処理中の処理要求信号に対するシ
ングルスレッド処理が終了し、次の処理要求信号に対す
る処理を開始するまでに、該現用系のプロセッサの内部
状態を記憶するデータ領域のデータをコピーして凍結
し、この凍凍結したデータを待機系に転送して、該待機
系のプロセッサの内部状態を記憶するデータ領域にコピ
ーし、上記凍結したデータを待機系に転送した後に現用
系で処理された処理要求信号にその処理された時間およ
び処理の順番を付して待機系に通知し、この通知した処
理要求信号に基づき待機系において現用系で行われた処
理と同一の処理を行なわせ、これに対応して該待機系の
プロセッサのデータ領域のデータを更新し、上記通知し
た処理要求信号のうちで待機系おける処理が未処理の処
理要求信号の数が処理のしきい値以下になった時点で現
用系の処理を待機系の処理に切り替える。
Description
【０００１】
【発明の属する技術分野】この発明は、制御系が２重化
されて現用系と待機系として動作し、端末や局線から入
力された処理要求信号や内部的に生成された処理要求信
号に対してシングルスレッド処理を行う交換装置に関
し、特に、交換処理を全く中断することなく運用系の切
り替えを実現できるようにした交換装置に関する。
されて現用系と待機系として動作し、端末や局線から入
力された処理要求信号や内部的に生成された処理要求信
号に対してシングルスレッド処理を行う交換装置に関
し、特に、交換処理を全く中断することなく運用系の切
り替えを実現できるようにした交換装置に関する。
【０００２】
【従来の技術】従来、制御系が２重化されて現用系と待
機系として動作する交換装置としては図５に示す構成が
知られている。
機系として動作する交換装置としては図５に示す構成が
知られている。
【０００３】この図５に示す交換装置は、標準電話機４
１が接続される音声端末インターフェース（ＳＴＴＩ）
５１、ディジタル多機能電話機４２−１が接続されるデ
ータ端末インターフェース（ＤＳＴＩ）５２−１、公衆
網４３に接続される局線トランクインターフェース（Ｃ
ＯＴＩ）５３および網インターフェース（ＩＰＲＩ）５
４、ディジタル多機能電話機４２−２が接続されるデー
タ端末インターフェース（ＤＳＴＩ）５２−２を有して
おり、上記音声端末インターフェース（ＳＴＴＩ）５
１、データ端末インターフェース（ＤＳＴＩ）５２−
１、局線トランクインターフェース（ＣＯＴＩ）５３、
網インターフェース（ＩＰＲＩ）５４、データ端末イン
ターフェース（ＤＳＴＩ）５２−２との間で、通話路ハ
イウェイ６１、制御路ハイウェイ６２−１〜６２−ｎを
用いた交換制御を行うものである。
１が接続される音声端末インターフェース（ＳＴＴＩ）
５１、ディジタル多機能電話機４２−１が接続されるデ
ータ端末インターフェース（ＤＳＴＩ）５２−１、公衆
網４３に接続される局線トランクインターフェース（Ｃ
ＯＴＩ）５３および網インターフェース（ＩＰＲＩ）５
４、ディジタル多機能電話機４２−２が接続されるデー
タ端末インターフェース（ＤＳＴＩ）５２−２を有して
おり、上記音声端末インターフェース（ＳＴＴＩ）５
１、データ端末インターフェース（ＤＳＴＩ）５２−
１、局線トランクインターフェース（ＣＯＴＩ）５３、
網インターフェース（ＩＰＲＩ）５４、データ端末イン
ターフェース（ＤＳＴＩ）５２−２との間で、通話路ハ
イウェイ６１、制御路ハイウェイ６２−１〜６２−ｎを
用いた交換制御を行うものである。
【０００４】また、その制御系は、メインＣＰＵ（ＭＣ
ＰＵ）１０および複数のローカルＣＰＵ（ＬＣＰＵ）１
１−１〜１１−ｎを含む複数のプロセッサ群を用いた第
１の制御系と、メインＣＰＵ（ＭＣＰＵ）２０および複
数のローカルＣＰＵ（ＬＣＰＵ）２１−１〜２１−ｎを
含む複数のプロセッサ群を用いた第１の制御系メインＣ
ＰＵ（ＭＣＰＵ）２０を含む第２の制御系とが設けられ
ており、この第１の制御系および第２の制御系は、互い
アクセス可能な系間共有メモリ３１を有する２重化制御
部（ＭＩＳＣ）３２に接続され、それぞれ現用系（アク
ト系）または待機系（スタンバイ系）を構成する２重系
として構成されている。
ＰＵ）１０および複数のローカルＣＰＵ（ＬＣＰＵ）１
１−１〜１１−ｎを含む複数のプロセッサ群を用いた第
１の制御系と、メインＣＰＵ（ＭＣＰＵ）２０および複
数のローカルＣＰＵ（ＬＣＰＵ）２１−１〜２１−ｎを
含む複数のプロセッサ群を用いた第１の制御系メインＣ
ＰＵ（ＭＣＰＵ）２０を含む第２の制御系とが設けられ
ており、この第１の制御系および第２の制御系は、互い
アクセス可能な系間共有メモリ３１を有する２重化制御
部（ＭＩＳＣ）３２に接続され、それぞれ現用系（アク
ト系）または待機系（スタンバイ系）を構成する２重系
として構成されている。
【０００５】ここで、第１の制御系は、上記メインＣＰ
Ｕ（ＭＣＰＵ）１０と上記複数のローカルＣＰＵ（ＬＣ
ＰＵ）１１−１〜１１−ｎを用いて分散ＣＰＵシステム
として構成されており、上記メインＣＰＵ（ＭＣＰＵ）
１０、上記複数のローカルＣＰＵ（ＬＣＰＵ）１１−１
〜１１−ｎ、この交換装置の交換制御を行うタイムスイ
ッチ１２、外部記憶装置としてのディスク１４およびド
ラム１５を制御する外部記憶装置制御部（ＤＤＣＣ）１
３、共有メモリ１６を具備している。
Ｕ（ＭＣＰＵ）１０と上記複数のローカルＣＰＵ（ＬＣ
ＰＵ）１１−１〜１１−ｎを用いて分散ＣＰＵシステム
として構成されており、上記メインＣＰＵ（ＭＣＰＵ）
１０、上記複数のローカルＣＰＵ（ＬＣＰＵ）１１−１
〜１１−ｎ、この交換装置の交換制御を行うタイムスイ
ッチ１２、外部記憶装置としてのディスク１４およびド
ラム１５を制御する外部記憶装置制御部（ＤＤＣＣ）１
３、共有メモリ１６を具備している。
【０００６】また第２の制御系も、上記第１の制御系と
同様に、上記メインＣＰＵ（ＭＣＰＵ）２０と上記複数
のローカルＣＰＵ（ＬＣＰＵ）２１−１〜２１−ｎとを
用いて分散ＣＰＵシステムとして構成されており、上記
メインＣＰＵ（ＭＣＰＵ）２０、上記複数のローカルＣ
ＰＵ（ＬＣＰＵ）２１−１〜２１−ｎ、この交換装置の
交換制御を行うタイムスイッチ２２、外部記憶装置とし
てのディスク２４およびドラム２５を制御する外部記憶
装置制御部（ＤＤＣＣ）２３、共有メモリ２６を具備し
ている。
同様に、上記メインＣＰＵ（ＭＣＰＵ）２０と上記複数
のローカルＣＰＵ（ＬＣＰＵ）２１−１〜２１−ｎとを
用いて分散ＣＰＵシステムとして構成されており、上記
メインＣＰＵ（ＭＣＰＵ）２０、上記複数のローカルＣ
ＰＵ（ＬＣＰＵ）２１−１〜２１−ｎ、この交換装置の
交換制御を行うタイムスイッチ２２、外部記憶装置とし
てのディスク２４およびドラム２５を制御する外部記憶
装置制御部（ＤＤＣＣ）２３、共有メモリ２６を具備し
ている。
【０００７】そして、第１の制御系のメインＣＰＵ１
０、複数のローカルＣＰＵ１１−１〜１１−ｎ、タイム
スイッチ１２、外部記憶装置制御部（ＤＤＣＣ）１３、
共有メモリ１６および第２の制御系のメインＣＰＵ２
０、複数のローカルＣＰＵ２１−１〜２１−ｎ、タイム
スイッチ２２、外部記憶装置制御部（ＤＤＣＣ）２３、
共有メモリ２６はそれぞれ内部バス１７および２７を介
して互いアクセス可能な系間共有メモリ３１を有する２
重化制御部（ＭＩＳＣ）３２に接続されている。
０、複数のローカルＣＰＵ１１−１〜１１−ｎ、タイム
スイッチ１２、外部記憶装置制御部（ＤＤＣＣ）１３、
共有メモリ１６および第２の制御系のメインＣＰＵ２
０、複数のローカルＣＰＵ２１−１〜２１−ｎ、タイム
スイッチ２２、外部記憶装置制御部（ＤＤＣＣ）２３、
共有メモリ２６はそれぞれ内部バス１７および２７を介
して互いアクセス可能な系間共有メモリ３１を有する２
重化制御部（ＭＩＳＣ）３２に接続されている。
【０００８】また、この２重化制御部（ＭＩＳＣ）３２
は、ＰＢＸ内部接点インターフェース（Ｉ／Ｆ）として
メインＣＰＵ（ＭＣＰＵ）１０および２０に接続される
とともに、音声端末インターフェース（ＳＴＴＩ）５
１、データ端末インターフェース（ＤＳＴＩ）５２−
１、局線トランクインターフェース（ＣＯＴＩ）５３、
網インターフェース（ＩＰＲＩ）５４、データ端末イン
ターフェース（ＤＳＴＩ）５２−２に接続されている。
は、ＰＢＸ内部接点インターフェース（Ｉ／Ｆ）として
メインＣＰＵ（ＭＣＰＵ）１０および２０に接続される
とともに、音声端末インターフェース（ＳＴＴＩ）５
１、データ端末インターフェース（ＤＳＴＩ）５２−
１、局線トランクインターフェース（ＣＯＴＩ）５３、
網インターフェース（ＩＰＲＩ）５４、データ端末イン
ターフェース（ＤＳＴＩ）５２−２に接続されている。
【０００９】なお、図１において、メインＣＰＵ（ＭＣ
ＰＵ）１０および２０は、この交換装置全体の交換接続
処理を制御するものであり、また、ローカルＣＰＵ（Ｌ
ＣＰＵ）１１−１〜１１−ｎおよび２１−１〜２１−ｎ
は、上記音声端末インターフェース（ＳＴＴＩ）５１、
データ端末インターフェース（ＤＳＴＩ）５２−１、局
線トランクインターフェース（ＣＯＴＩ）５３、網イン
ターフェース（ＩＰＲＩ）５４、データ端末インターフ
ェース（ＤＳＴＩ）５２−２の各ポート毎に配設され、
端末毎の処理とグループの処理を行うものである。
ＰＵ）１０および２０は、この交換装置全体の交換接続
処理を制御するものであり、また、ローカルＣＰＵ（Ｌ
ＣＰＵ）１１−１〜１１−ｎおよび２１−１〜２１−ｎ
は、上記音声端末インターフェース（ＳＴＴＩ）５１、
データ端末インターフェース（ＤＳＴＩ）５２−１、局
線トランクインターフェース（ＣＯＴＩ）５３、網イン
ターフェース（ＩＰＲＩ）５４、データ端末インターフ
ェース（ＤＳＴＩ）５２−２の各ポート毎に配設され、
端末毎の処理とグループの処理を行うものである。
【００１０】また、ディスク１４、２４およびドラム１
５、２５には、この交換装置を制御するためのプログラ
ムや、課金、処理履歴データが格納されている。
５、２５には、この交換装置を制御するためのプログラ
ムや、課金、処理履歴データが格納されている。
【００１１】また、この交換装置において、制御系の２
重化のための第１の制御系（現用系）および第２の制御
系（待機系）の指示信号やこの交換装置の内部信号は２
重化制御部（ＭＩＳＣ）３２を経由して各系のメインＣ
ＰＵ（ＭＣＰＵ）１０および２０に伝えられる。
重化のための第１の制御系（現用系）および第２の制御
系（待機系）の指示信号やこの交換装置の内部信号は２
重化制御部（ＭＩＳＣ）３２を経由して各系のメインＣ
ＰＵ（ＭＣＰＵ）１０および２０に伝えられる。
【００１２】また、上記音声端末インターフェース（Ｓ
ＴＴＩ）５１、データ端末インターフェース（ＤＳＴ
Ｉ）５２−１、局線トランクインターフェース（ＣＯＴ
Ｉ）５３、網インターフェース（ＩＰＲＩ）５４、デー
タ端末インターフェース（ＤＳＴＩ）５２−２には、各
インターフェースの種別毎にポートプロセッサ（ＰＰ）
を配設しており、ここで、複数回線のインターフェース
制御を行い、その制御信号を制御路ハイウェイ６２−１
〜６２−ｎ経由でローカルＣＰＵ（ＬＣＰＵ）１１−１
〜１１−ｎおよび２１−１〜２１−ｎに送る。
ＴＴＩ）５１、データ端末インターフェース（ＤＳＴ
Ｉ）５２−１、局線トランクインターフェース（ＣＯＴ
Ｉ）５３、網インターフェース（ＩＰＲＩ）５４、デー
タ端末インターフェース（ＤＳＴＩ）５２−２には、各
インターフェースの種別毎にポートプロセッサ（ＰＰ）
を配設しており、ここで、複数回線のインターフェース
制御を行い、その制御信号を制御路ハイウェイ６２−１
〜６２−ｎ経由でローカルＣＰＵ（ＬＣＰＵ）１１−１
〜１１−ｎおよび２１−１〜２１−ｎに送る。
【００１３】なお、上記ローカルＣＰＵ（ＬＣＰＵ）１
１−１〜１１−ｎおよび２１−１〜２１−ｎにはそれぞ
れポートプロセッサインタフェース（ＰＰ Ｉ／Ｆ）が
設けられており、このポートプロセッサインタフェース
（ＰＰ Ｉ／Ｆ）により上記ポートプロセッサ（ＰＰ）
からの制御信号のインタフェースを行う。
１−１〜１１−ｎおよび２１−１〜２１−ｎにはそれぞ
れポートプロセッサインタフェース（ＰＰ Ｉ／Ｆ）が
設けられており、このポートプロセッサインタフェース
（ＰＰ Ｉ／Ｆ）により上記ポートプロセッサ（ＰＰ）
からの制御信号のインタフェースを行う。
【００１４】また、各端末や各トランクを接続する通話
路ハイウェイ６１はタイムスイッチ１２および２２に接
続されている。
路ハイウェイ６１はタイムスイッチ１２および２２に接
続されている。
【００１５】すなわち、図５に示す従来の構成において
は、第１の制御系および第２の制御系がハードウエア的
に共有され、両方の制御系からアクセスできる系間共有
メモリ３１を設けることにより、現用系と待機系との切
り換えに際しては、第１の制御系と第２の制御系との間
のデータの移行を行っていた。
は、第１の制御系および第２の制御系がハードウエア的
に共有され、両方の制御系からアクセスできる系間共有
メモリ３１を設けることにより、現用系と待機系との切
り換えに際しては、第１の制御系と第２の制御系との間
のデータの移行を行っていた。
【００１６】しかし、このように専用のハードウエアを
介して系の２重化を図る従来の交換装置においては交換
装置に特有のハードウエア機構を必要とし、汎用のオペ
レーティングシステム（ＯＳ）や汎用のＣＰＵハードウ
エアを使用することはできず、更にハードウエア機構が
複雑になるという問題があった。
介して系の２重化を図る従来の交換装置においては交換
装置に特有のハードウエア機構を必要とし、汎用のオペ
レーティングシステム（ＯＳ）や汎用のＣＰＵハードウ
エアを使用することはできず、更にハードウエア機構が
複雑になるという問題があった。
【００１７】そこで、図６に示すように、ソフトウエア
で制御系の２重化を図る交換装置も提案されている。
で制御系の２重化を図る交換装置も提案されている。
【００１８】この図６に示す構成は、メインＣＰＵ（Ｍ
ＣＰＵ）１０、複数のローカルＣＰＵ（ＬＣＰＵ）１１
−１〜１１−ｎ、タイムスイッチ１２、外部記憶装置と
してのディスク１４およびドラム１５を制御する制御部
（ＤＤＣＣ）１３、共有メモリ１６を具備する第１の制
御系と、メインＣＰＵ（ＭＣＰＵ）２０、複数のローカ
ルＣＰＵ（ＬＣＰＵ）２１−１〜２１−ｎ、タイムスイ
ッチ２２、外部記憶装置としてのディスク２４およびド
ラム２５を制御する制御部（ＤＤＣＣ）２３、共有メモ
リ２６を具備する第２の制御系とを、２重化制御部（Ｍ
ＩＳＣ）３０で接続して制御系の２重化を図っている。
ＣＰＵ）１０、複数のローカルＣＰＵ（ＬＣＰＵ）１１
−１〜１１−ｎ、タイムスイッチ１２、外部記憶装置と
してのディスク１４およびドラム１５を制御する制御部
（ＤＤＣＣ）１３、共有メモリ１６を具備する第１の制
御系と、メインＣＰＵ（ＭＣＰＵ）２０、複数のローカ
ルＣＰＵ（ＬＣＰＵ）２１−１〜２１−ｎ、タイムスイ
ッチ２２、外部記憶装置としてのディスク２４およびド
ラム２５を制御する制御部（ＤＤＣＣ）２３、共有メモ
リ２６を具備する第２の制御系とを、２重化制御部（Ｍ
ＩＳＣ）３０で接続して制御系の２重化を図っている。
【００１９】この図６に示す構成においては、例えば、
現用系である第１の制御系の交換処理で呼の状態が変化
すると、その状態を２重化制御部（ＭＩＳＣ）３０を経
由して待機系である第２の制御系に知らせることにより
現用系と待機系とでソフトウエア的に状態を保つように
構成している。
現用系である第１の制御系の交換処理で呼の状態が変化
すると、その状態を２重化制御部（ＭＩＳＣ）３０を経
由して待機系である第２の制御系に知らせることにより
現用系と待機系とでソフトウエア的に状態を保つように
構成している。
【００２０】しかし、このソフトウエア的に状態を保つ
構成においては、すべての状態を知らせるために、状態
が増える度にこれに１つ１つ対応しなければならないの
で、状態数の増加に対応するのが極めて難しく、一般的
な処理方法では対応できないという問題ある。
構成においては、すべての状態を知らせるために、状態
が増える度にこれに１つ１つ対応しなければならないの
で、状態数の増加に対応するのが極めて難しく、一般的
な処理方法では対応できないという問題ある。
【００２１】
【発明が解決しようとする課題】上記のごとく、従来の
制御系の２重化を図る交換装置においては、 １）第１の制御系および第２の制御系でハードウエア的
に共有される系間共有メモリ３１を設ける ２）ソフトウエアで制御系の２重化を図る ものがあるが、１）のものにおいては、交換装置特有の
ハードウエア機構を必要とし、汎用のオペレーティング
システム（ＯＳ）や汎用のＣＰＵハードウエアを使用す
ることはできず、更にハードウエア機構が複雑になると
いう問題があり、また２）のものにおいては、すべての
状態を知らせるために、状態が増える度にこれに１つ１
つ対応しなければならないので、状態数の増加に対応す
るのが極めて難しく、一般的な処理方法では対応できな
いという問題あった。
制御系の２重化を図る交換装置においては、 １）第１の制御系および第２の制御系でハードウエア的
に共有される系間共有メモリ３１を設ける ２）ソフトウエアで制御系の２重化を図る ものがあるが、１）のものにおいては、交換装置特有の
ハードウエア機構を必要とし、汎用のオペレーティング
システム（ＯＳ）や汎用のＣＰＵハードウエアを使用す
ることはできず、更にハードウエア機構が複雑になると
いう問題があり、また２）のものにおいては、すべての
状態を知らせるために、状態が増える度にこれに１つ１
つ対応しなければならないので、状態数の増加に対応す
るのが極めて難しく、一般的な処理方法では対応できな
いという問題あった。
【００２２】そこで、この発明は、汎用のＣＰＵハード
ウエアや汎用のＯＳを使用して制御系の２重化を図るこ
とができ、しかも交換処理を全く中断することなく運用
系の切り替えを実現できる交換装置を提供することを目
的とする。
ウエアや汎用のＯＳを使用して制御系の２重化を図るこ
とができ、しかも交換処理を全く中断することなく運用
系の切り替えを実現できる交換装置を提供することを目
的とする。
【００２３】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、制御系が２重化されて現用系と待機系
として動作し、端末や局線から入力された処理要求信号
や内部的に生成された処理要求信号に対してシングルス
レッド処理を行う交換装置において、前記現用系の内部
状態を示すデータを凍結する凍結手段と、前記凍結手段
により凍結されたデータを前記待機系に転送する転送手
段と、前記転送手段により前記データを前記待機系に転
送した後に、前記現用系で処理された処理要求信号をそ
の処理に係わる情報を付して前記待機系に通知する通知
手段と、前記通知手段により通知された処理要求信号に
基づき前記待機系において前記現用系で行われた処理と
同一の処理を行なわせ、これに対応して該待機系の内部
状態を示すデータを更新する更新手段と、前記通知手段
により通知された処理要求信号の前記待機系における未
処理の処理要求信号の数が所定の処理のしきい値以下に
なった時点で、前記現用系の処理を前記待機系の処理に
切り替える切替手段とを具備することを特徴とする。
に、この発明は、制御系が２重化されて現用系と待機系
として動作し、端末や局線から入力された処理要求信号
や内部的に生成された処理要求信号に対してシングルス
レッド処理を行う交換装置において、前記現用系の内部
状態を示すデータを凍結する凍結手段と、前記凍結手段
により凍結されたデータを前記待機系に転送する転送手
段と、前記転送手段により前記データを前記待機系に転
送した後に、前記現用系で処理された処理要求信号をそ
の処理に係わる情報を付して前記待機系に通知する通知
手段と、前記通知手段により通知された処理要求信号に
基づき前記待機系において前記現用系で行われた処理と
同一の処理を行なわせ、これに対応して該待機系の内部
状態を示すデータを更新する更新手段と、前記通知手段
により通知された処理要求信号の前記待機系における未
処理の処理要求信号の数が所定の処理のしきい値以下に
なった時点で、前記現用系の処理を前記待機系の処理に
切り替える切替手段とを具備することを特徴とする。
【００２４】ここで、前記凍結手段は、前記現用系の処
理中の処理要求信号に対するシングルスレッド処理が終
了し、次の処理要求信号に対する処理を開始するまで
に、該現用系のプロセッサの内部状態を記憶するデータ
領域のデータをコピーして凍結するように構成すること
ができる。
理中の処理要求信号に対するシングルスレッド処理が終
了し、次の処理要求信号に対する処理を開始するまで
に、該現用系のプロセッサの内部状態を記憶するデータ
領域のデータをコピーして凍結するように構成すること
ができる。
【００２５】また、前記転送手段は、前記凍結手段によ
り凍結されたデータを前記待機系に転送するとともに、
該データを前記待機系のプロセッサの内部状態を記憶す
るデータ領域にコピーするように構成することができ
る。
り凍結されたデータを前記待機系に転送するとともに、
該データを前記待機系のプロセッサの内部状態を記憶す
るデータ領域にコピーするように構成することができ
る。
【００２６】また、前記通知手段は、前記現用系で処理
された処理要求信号をその処理された時間および処理の
順番を付して前記待機系に通知するように構成すること
ができる。
された処理要求信号をその処理された時間および処理の
順番を付して前記待機系に通知するように構成すること
ができる。
【００２７】また、前記更新手段は、前記待機系のプロ
セッサの内部状態を記憶するデータ領域のデータを更新
するように構成することができる。
セッサの内部状態を記憶するデータ領域のデータを更新
するように構成することができる。
【００２８】
【発明の実施の形態】以下、図面に基づいてこの発明の
実施の形態を説明する。
実施の形態を説明する。
【００２９】図１は、この発明に係る交換装置の一実施
例を示したものである。なお、図１において図５に示し
た従来の交換装置と同様の機能を果たす部分には図５に
用いた符号と同一の符号を付してその詳細説明は省略す
る、図１に示したこの実施例の交換装置においては、交
換機の固有の制御を行う固有制御装置１００と、汎用の
制御を行う汎用制御装置３００とで第１の制御系を構成
し、交換機の固有の制御を行う固有制御装置２００と、
汎用の制御を行う汎用制御装置４００とで第２の制御系
を構成している。
例を示したものである。なお、図１において図５に示し
た従来の交換装置と同様の機能を果たす部分には図５に
用いた符号と同一の符号を付してその詳細説明は省略す
る、図１に示したこの実施例の交換装置においては、交
換機の固有の制御を行う固有制御装置１００と、汎用の
制御を行う汎用制御装置３００とで第１の制御系を構成
し、交換機の固有の制御を行う固有制御装置２００と、
汎用の制御を行う汎用制御装置４００とで第２の制御系
を構成している。
【００３０】そして、固有制御装置１００、汎用制御装
置３００、固有制御装置２００、汎用制御装置４００の
間はイーサネット５００を介して互いに接続されてい
る。
置３００、固有制御装置２００、汎用制御装置４００の
間はイーサネット５００を介して互いに接続されてい
る。
【００３１】また、上記第１の制御系と上記第２の制御
系との間には２重化制御部（ＭＩＳＣ）３０が設けられ
ており、この２重化制御部（ＭＩＳＣ）３０は、ＰＢＸ
内部接点インターフェース（Ｉ／Ｆ）としてメイン固有
制御装置１００および２００に接続されるとともに、音
声端末インターフェース（ＳＴＴＩ）５１、データ端末
インターフェース（ＤＳＴＩ）５２−１、局線トランク
インターフェース（ＣＯＴＩ）５３、網インターフェー
ス（ＩＰＲＩ）５４、データ端末インターフェース（Ｄ
ＳＴＩ）５２−２に接続されている。
系との間には２重化制御部（ＭＩＳＣ）３０が設けられ
ており、この２重化制御部（ＭＩＳＣ）３０は、ＰＢＸ
内部接点インターフェース（Ｉ／Ｆ）としてメイン固有
制御装置１００および２００に接続されるとともに、音
声端末インターフェース（ＳＴＴＩ）５１、データ端末
インターフェース（ＤＳＴＩ）５２−１、局線トランク
インターフェース（ＣＯＴＩ）５３、網インターフェー
ス（ＩＰＲＩ）５４、データ端末インターフェース（Ｄ
ＳＴＩ）５２−２に接続されている。
【００３２】ここで、固有制御装置１００は、交換機の
タイムスイッチとして機能するタイムスイッチ部（ＴＳ
Ｗ）１０１、各ポートプロセッサ（ＰＰ）とのインター
フェイスとして機能するポートプロセッサインターフェ
イス部（ＰＰ Ｉ／Ｆ）１０２、交換機固有の制御信号
のインターフェイスとして機能する交換機インターフェ
イス部（ＰＢＸ Ｉ／Ｆ）１０３、ＣＰＵ（中央演算装
置）およびＲＯＭ（リードオンリィメモリ）およびＲＡ
Ｍ（ランダムアクセスメモリ）等を有し、この固有制御
装置１００の動作を制御する固有制御部１０４、イーサ
ネット５００とのインターフェイスとして機能するイー
サネットインターフェイス部（Ｅｔｈｅｒ Ｎｅｔ Ｉ
／Ｆ）１０５を有している。
タイムスイッチとして機能するタイムスイッチ部（ＴＳ
Ｗ）１０１、各ポートプロセッサ（ＰＰ）とのインター
フェイスとして機能するポートプロセッサインターフェ
イス部（ＰＰ Ｉ／Ｆ）１０２、交換機固有の制御信号
のインターフェイスとして機能する交換機インターフェ
イス部（ＰＢＸ Ｉ／Ｆ）１０３、ＣＰＵ（中央演算装
置）およびＲＯＭ（リードオンリィメモリ）およびＲＡ
Ｍ（ランダムアクセスメモリ）等を有し、この固有制御
装置１００の動作を制御する固有制御部１０４、イーサ
ネット５００とのインターフェイスとして機能するイー
サネットインターフェイス部（Ｅｔｈｅｒ Ｎｅｔ Ｉ
／Ｆ）１０５を有している。
【００３３】同様に、固有制御装置２００も、交換機の
タイムスイッチとして機能するタイムスイッチ部（ＴＳ
Ｗ）２０１、各ポートプロセッサ（ＰＰ）とのインター
フェイスとして機能するポートプロセッサインターフェ
イス部（ＰＰ Ｉ／Ｆ）２０２、交換機固有の制御信号
のインターフェイスとして機能する交換機インターフェ
イス部（ＰＢＸ Ｉ／Ｆ）２０３、ＣＰＵ（中央演算装
置）およびＲＯＭ（リードオンリィメモリ）およびＲＡ
Ｍ（ランダムアクセスメモリ）等を有し、この固有制御
装置２００の動作を制御する固有制御部２０４、イーサ
ネット５００とのインターフェイスとして機能するイー
サネットインターフェイス部（Ｅｔｈｅｒ Ｎｅｔ Ｉ
／Ｆ）２０５を有している。
タイムスイッチとして機能するタイムスイッチ部（ＴＳ
Ｗ）２０１、各ポートプロセッサ（ＰＰ）とのインター
フェイスとして機能するポートプロセッサインターフェ
イス部（ＰＰ Ｉ／Ｆ）２０２、交換機固有の制御信号
のインターフェイスとして機能する交換機インターフェ
イス部（ＰＢＸ Ｉ／Ｆ）２０３、ＣＰＵ（中央演算装
置）およびＲＯＭ（リードオンリィメモリ）およびＲＡ
Ｍ（ランダムアクセスメモリ）等を有し、この固有制御
装置２００の動作を制御する固有制御部２０４、イーサ
ネット５００とのインターフェイスとして機能するイー
サネットインターフェイス部（Ｅｔｈｅｒ Ｎｅｔ Ｉ
／Ｆ）２０５を有している。
【００３４】また、汎用制御装置３００は、交換機の動
作を制御するためのＰＢＸソフトウエアを格納するＰＢ
Ｘソフトウエア部３０１、この汎用制御装置３００の基
本動作を制御するオペレーションシステム部（ＯＳ）３
０２、イーサネット５００とのインターフェイスとして
機能するイーサネットインターフェイス部（Ｅｔｈｅｒ
Ｎｅｔ Ｉ／Ｆ）３０３、ＣＰＵ（中央演算装置）お
よびＲＯＭ（リードオンリィメモリ）およびＲＡＭ（ラ
ンダムアクセスメモリ）等を有し、この汎用制御装置３
００の動作を制御する汎用制御部３０４、外部記憶装置
としてのディスク１４およびドラム１５とのインターフ
ェイスとして機能するインターフェイス部（ＩＦ）３０
５を有している。
作を制御するためのＰＢＸソフトウエアを格納するＰＢ
Ｘソフトウエア部３０１、この汎用制御装置３００の基
本動作を制御するオペレーションシステム部（ＯＳ）３
０２、イーサネット５００とのインターフェイスとして
機能するイーサネットインターフェイス部（Ｅｔｈｅｒ
Ｎｅｔ Ｉ／Ｆ）３０３、ＣＰＵ（中央演算装置）お
よびＲＯＭ（リードオンリィメモリ）およびＲＡＭ（ラ
ンダムアクセスメモリ）等を有し、この汎用制御装置３
００の動作を制御する汎用制御部３０４、外部記憶装置
としてのディスク１４およびドラム１５とのインターフ
ェイスとして機能するインターフェイス部（ＩＦ）３０
５を有している。
【００３５】同様に、汎用制御装置４００も、交換機の
動作を制御するためのＰＢＸソフトウエアを格納するＰ
ＢＸソフトウエア部４０１、この汎用制御装置４００の
基本動作を制御するオペレーションシステム部（ＯＳ）
４０２、イーサネット５００とのインターフェイスとし
て機能するイーサネットインターフェイス部（Ｅｔｈｅ
ｒ Ｎｅｔ Ｉ／Ｆ）４０３、ＣＰＵ（中央演算装置）
およびＲＯＭ（リードオンリィメモリ）およびＲＡＭ
（ランダムアクセスメモリ）等を有し、この汎用制御装
置４００の動作を制御する汎用制御部４０４、外部記憶
装置としてのディスク２４およびドラム２５とのインタ
ーフェイスとして機能するインターフェイス部（ＩＦ）
４０５を有している。
動作を制御するためのＰＢＸソフトウエアを格納するＰ
ＢＸソフトウエア部４０１、この汎用制御装置４００の
基本動作を制御するオペレーションシステム部（ＯＳ）
４０２、イーサネット５００とのインターフェイスとし
て機能するイーサネットインターフェイス部（Ｅｔｈｅ
ｒ Ｎｅｔ Ｉ／Ｆ）４０３、ＣＰＵ（中央演算装置）
およびＲＯＭ（リードオンリィメモリ）およびＲＡＭ
（ランダムアクセスメモリ）等を有し、この汎用制御装
置４００の動作を制御する汎用制御部４０４、外部記憶
装置としてのディスク２４およびドラム２５とのインタ
ーフェイスとして機能するインターフェイス部（ＩＦ）
４０５を有している。
【００３６】ここで、この実施例の交換装置において
は、制御系の２重化のための第１の制御系（現用系）お
よび第２の制御系（待機系）の指示信号や交換機の内部
信号等の交換機固有の制御信号は、２重化制御部（ＭＩ
ＳＣ）３０から固有制御装置１００の交換機インターフ
ェイス部１０３および固有制御装置２００の交換機イン
ターフェイス部２０３に伝えられる。
は、制御系の２重化のための第１の制御系（現用系）お
よび第２の制御系（待機系）の指示信号や交換機の内部
信号等の交換機固有の制御信号は、２重化制御部（ＭＩ
ＳＣ）３０から固有制御装置１００の交換機インターフ
ェイス部１０３および固有制御装置２００の交換機イン
ターフェイス部２０３に伝えられる。
【００３７】固有制御装置１００および２００は、この
交換機固有の制御信号を受けるとその固有制御部１０４
および２０４でそれぞれイーサネット５００のフレーム
に構成し直し、固有部処理要求信号としてイーサネット
５００を介して汎用制御装置３００および４００に送り
出す。
交換機固有の制御信号を受けるとその固有制御部１０４
および２０４でそれぞれイーサネット５００のフレーム
に構成し直し、固有部処理要求信号としてイーサネット
５００を介して汎用制御装置３００および４００に送り
出す。
【００３８】汎用制御装置３００および４００は、この
固有部処理要求信号をイーサネット５００を介して受け
とると、この固有部処理要求信号の処理を実行し、その
処理結果を固有制御装置１００および２００に送り返
す。
固有部処理要求信号をイーサネット５００を介して受け
とると、この固有部処理要求信号の処理を実行し、その
処理結果を固有制御装置１００および２００に送り返
す。
【００３９】固有制御装置１００および２００では、こ
の汎用制御装置３００および４００からの処理結果に対
応してタイムスイッチ部（ＴＳＷ）１０１および２０１
の制御およびポートプロセッサインターフェイス部１０
２および２０２を介する各ポートプロセッサに対する制
御信号の送信処理を行い、これにより交換制御を実現す
る。
の汎用制御装置３００および４００からの処理結果に対
応してタイムスイッチ部（ＴＳＷ）１０１および２０１
の制御およびポートプロセッサインターフェイス部１０
２および２０２を介する各ポートプロセッサに対する制
御信号の送信処理を行い、これにより交換制御を実現す
る。
【００４０】次に、この交換装置において、制御系を現
用系から待機系に切り換える場合の処理について説明す
る。
用系から待機系に切り換える場合の処理について説明す
る。
【００４１】図２は、現用系における処理要求信号の流
れを示したものである。ここでは固有制御装置１００お
よび汎用制御装置３００からなる第１の制御系が現用系
として選択されている場合を示している。
れを示したものである。ここでは固有制御装置１００お
よび汎用制御装置３００からなる第１の制御系が現用系
として選択されている場合を示している。
【００４２】図２において、固有制御装置１００から汎
用制御装置３００に送られた固有部処理要求信号および
汎用制御装置３００で内部的に発生されるタイムアウト
等の内部処理要求信号は、汎用制御装置３００のＰＢＸ
ソフトウエア部３０１に格納されたＰＢＸソフトウエア
により実現される処理要求キューに順次蓄積され、この
処理要求キューに蓄積された処理要求信号は処理要求キ
ューの優先順に要求信号処理プログラムにより処理され
る。
用制御装置３００に送られた固有部処理要求信号および
汎用制御装置３００で内部的に発生されるタイムアウト
等の内部処理要求信号は、汎用制御装置３００のＰＢＸ
ソフトウエア部３０１に格納されたＰＢＸソフトウエア
により実現される処理要求キューに順次蓄積され、この
処理要求キューに蓄積された処理要求信号は処理要求キ
ューの優先順に要求信号処理プログラムにより処理され
る。
【００４３】この状態で、図１に示した２重化制御部
（ＭＩＳＣ）３０から制御系の切換え要求信号が発生し
たとすると、汎用制御装置３００では、現在処理してい
る処理要求信号の処理を終了し次第、図２に示した要求
信号処理プログラムによりＰＢＸソフトウエア部３０１
に格納されたＰＢＸソフトウエアのうちの呼処理データ
に関連する呼処理状態データ領域の部分をコピーしてそ
の時点の呼処理の状態を保存し、この保存した呼処理状
態データ領域のデータを汎用制御装置４００のＰＢＸソ
フトウエア部４０１に転送して、この呼処理状態データ
領域の部分をコピーした時点の現用系である汎用制御装
置３００の状態を待機系である汎用制御装置４００の状
態に反映するようにする。
（ＭＩＳＣ）３０から制御系の切換え要求信号が発生し
たとすると、汎用制御装置３００では、現在処理してい
る処理要求信号の処理を終了し次第、図２に示した要求
信号処理プログラムによりＰＢＸソフトウエア部３０１
に格納されたＰＢＸソフトウエアのうちの呼処理データ
に関連する呼処理状態データ領域の部分をコピーしてそ
の時点の呼処理の状態を保存し、この保存した呼処理状
態データ領域のデータを汎用制御装置４００のＰＢＸソ
フトウエア部４０１に転送して、この呼処理状態データ
領域の部分をコピーした時点の現用系である汎用制御装
置３００の状態を待機系である汎用制御装置４００の状
態に反映するようにする。
【００４４】図３は、上記処理を概念的に示したもので
ある。すなわち、図３において、現用系である汎用制御
装置３００のＰＢＸソフトウエア部３０１および待機系
である汎用制御装置４００のＰＢＸソフトウエア部４０
１は、それぞれ、呼処理の状態を記憶する呼処理状態デ
ータ領域部、固定データを記憶する固定データ領域部、
プログラムを記憶するプログラム領域部を有しており、
現用系である汎用制御装置３００は、２重化制御部（Ｍ
ＩＳＣ）３０からの制御系の切換え要求信号を受信する
と、その時点におけるＰＢＸソフトウエア部３０１の呼
処理状態データ領域部のデータをコピーすることにより
このデータを一旦凍結し、この凍結した呼処理状態デー
タ領域部のデータを待機系である汎用制御装置４００の
ＰＢＸソフトウエア部４０１に転送して汎用制御装置３
００の状態を待機系である汎用制御装置４００の状態に
反映させ、これにより現用系である汎用制御装置３００
と待機系である汎用制御装置４００は全く同一の状態で
固有制御装置１００からの処理要求信号の処理を行うこ
とができる態勢を作る。
ある。すなわち、図３において、現用系である汎用制御
装置３００のＰＢＸソフトウエア部３０１および待機系
である汎用制御装置４００のＰＢＸソフトウエア部４０
１は、それぞれ、呼処理の状態を記憶する呼処理状態デ
ータ領域部、固定データを記憶する固定データ領域部、
プログラムを記憶するプログラム領域部を有しており、
現用系である汎用制御装置３００は、２重化制御部（Ｍ
ＩＳＣ）３０からの制御系の切換え要求信号を受信する
と、その時点におけるＰＢＸソフトウエア部３０１の呼
処理状態データ領域部のデータをコピーすることにより
このデータを一旦凍結し、この凍結した呼処理状態デー
タ領域部のデータを待機系である汎用制御装置４００の
ＰＢＸソフトウエア部４０１に転送して汎用制御装置３
００の状態を待機系である汎用制御装置４００の状態に
反映させ、これにより現用系である汎用制御装置３００
と待機系である汎用制御装置４００は全く同一の状態で
固有制御装置１００からの処理要求信号の処理を行うこ
とができる態勢を作る。
【００４５】そして、この現用系である汎用制御装置３
００と待機系である汎用制御装置４００が全く同一の状
態で固有制御装置１００からの処理要求信号の処理を行
うことができる態勢が作られると、その後現用系である
汎用制御装置３００は、図２に示した処理要求キューに
蓄積された処理要求信号を処理を行う毎に、この処理さ
れた処理要求信号をその処理時刻をつけて待機系である
汎用制御装置４００に転送する。
００と待機系である汎用制御装置４００が全く同一の状
態で固有制御装置１００からの処理要求信号の処理を行
うことができる態勢が作られると、その後現用系である
汎用制御装置３００は、図２に示した処理要求キューに
蓄積された処理要求信号を処理を行う毎に、この処理さ
れた処理要求信号をその処理時刻をつけて待機系である
汎用制御装置４００に転送する。
【００４６】そして、待機系である汎用制御装置４００
では、現用系である汎用制御装置３００から転送された
処理要求信号とその処理時刻に基づき待機系である汎用
制御装置４００のＰＢＸソフトウエア部４０１に格納さ
れたＰＢＸソフトウエアにより実現される処理要求キュ
ーの状態を現用系である汎用制御装置３００の処理要求
キューの状態と同一に保ち、現用系である汎用制御装置
３００がから転送された処理要求信号とその処理時刻を
用いて処理時刻の調整を行い、現用系である汎用制御装
置３００と全く同一の処理を行っていく。
では、現用系である汎用制御装置３００から転送された
処理要求信号とその処理時刻に基づき待機系である汎用
制御装置４００のＰＢＸソフトウエア部４０１に格納さ
れたＰＢＸソフトウエアにより実現される処理要求キュ
ーの状態を現用系である汎用制御装置３００の処理要求
キューの状態と同一に保ち、現用系である汎用制御装置
３００がから転送された処理要求信号とその処理時刻を
用いて処理時刻の調整を行い、現用系である汎用制御装
置３００と全く同一の処理を行っていく。
【００４７】これによって、現用系である汎用制御装置
３００で呼処理状態データ領域部のデータの凍結を行っ
た後の汎用制御装置３００における要求信号の処理は待
機系である汎用制御装置４００においても全く同一に再
現され、現用系である汎用制御装置３００と待機系であ
る汎用制御装置４００とにおける処理はそれぞれ全く同
じ状態で同期することになる。
３００で呼処理状態データ領域部のデータの凍結を行っ
た後の汎用制御装置３００における要求信号の処理は待
機系である汎用制御装置４００においても全く同一に再
現され、現用系である汎用制御装置３００と待機系であ
る汎用制御装置４００とにおける処理はそれぞれ全く同
じ状態で同期することになる。
【００４８】図４は、この状態を概念的に示したもので
ある。図４において、現用系である固有制御装置１００
から汎用制御装置３００に送られた処理要求信号および
汎用制御装置３００の処理要求キューから取り出された
処理要求信号は、それぞれその処理時刻、処理順番が付
されて待機系である汎用制御装置４００に転送される。
ある。図４において、現用系である固有制御装置１００
から汎用制御装置３００に送られた処理要求信号および
汎用制御装置３００の処理要求キューから取り出された
処理要求信号は、それぞれその処理時刻、処理順番が付
されて待機系である汎用制御装置４００に転送される。
【００４９】そして、現用系である汎用制御装置３００
から転送された固有制御装置１００からの処理要求信号
は、待機系である汎用制御装置４００の処理要求キュー
に加えられ、また現用系である汎用制御装置３００から
転送された汎用制御装置３００の処理要求キューから取
り出された処理要求信号は待機系である汎用制御装置４
００の要求信号処理プログラムで処理されて、その結
果、現用系である汎用制御装置３００と待機系である汎
用制御装置４００とでは全く同じ状態で同期して同一の
処理を行うことになる。
から転送された固有制御装置１００からの処理要求信号
は、待機系である汎用制御装置４００の処理要求キュー
に加えられ、また現用系である汎用制御装置３００から
転送された汎用制御装置３００の処理要求キューから取
り出された処理要求信号は待機系である汎用制御装置４
００の要求信号処理プログラムで処理されて、その結
果、現用系である汎用制御装置３００と待機系である汎
用制御装置４００とでは全く同じ状態で同期して同一の
処理を行うことになる。
【００５０】この状態において、待機系である汎用制御
装置４００では、現用系である汎用制御装置３００から
転送されてくる汎用制御装置３００で処理された処理要
求信号の数を監視し、この処理要求信号の数が所定のし
きい値を下回った時点で、現用系である汎用制御装置３
００の処理を停止させ、固有制御装置１００と汎用制御
装置３００との通信を停止させ、現用系と待機系との切
換え処理を行う。
装置４００では、現用系である汎用制御装置３００から
転送されてくる汎用制御装置３００で処理された処理要
求信号の数を監視し、この処理要求信号の数が所定のし
きい値を下回った時点で、現用系である汎用制御装置３
００の処理を停止させ、固有制御装置１００と汎用制御
装置３００との通信を停止させ、現用系と待機系との切
換え処理を行う。
【００５１】これにより、現用系であった固有制御装置
１００と汎用制御装置３００とからなる第１の制御系に
代わって固有制御装置２００と汎用制御装置４００とか
らなる第２の制御系が現用系になり、以後は、固有制御
装置２００から送出された処理要求信号が汎用制御装置
４００に送られ、汎用制御装置４００の処理要求キュー
に順次蓄積されることになる。
１００と汎用制御装置３００とからなる第１の制御系に
代わって固有制御装置２００と汎用制御装置４００とか
らなる第２の制御系が現用系になり、以後は、固有制御
装置２００から送出された処理要求信号が汎用制御装置
４００に送られ、汎用制御装置４００の処理要求キュー
に順次蓄積されることになる。
【００５２】そして、この新たに現用系となった汎用制
御装置４００では、まず、この制御系の切換えを行った
時点で旧現用系である汎用制御装置３００で既に処理さ
れた処理要求信号の処理を全て行い、その後は新しい現
用系である汎用制御装置４００の処理要求キューにした
がって処理を続行することになる。
御装置４００では、まず、この制御系の切換えを行った
時点で旧現用系である汎用制御装置３００で既に処理さ
れた処理要求信号の処理を全て行い、その後は新しい現
用系である汎用制御装置４００の処理要求キューにした
がって処理を続行することになる。
【００５３】このようにして、この実施例の交換装置に
おいては処理の中断が全く生じることなく現用系から待
機系への切換えを行うことができ、全ての呼を救済でき
る制御系の切換えが可能になる。
おいては処理の中断が全く生じることなく現用系から待
機系への切換えを行うことができ、全ての呼を救済でき
る制御系の切換えが可能になる。
【００５４】
【発明の効果】以上説明したように、この発明では、現
用系と待機系との切換えに際して現用系の内部状態を示
すデータを凍結し、この凍結されたデータを待機系に転
送し、該データの転送の後に、現用系で処理された処理
要求信号をその処理に係わる情報を付して待機系に通知
し、この通知された処理要求信号に基づき待機系におい
て現用系で行われた処理と同一の処理を行なわせ、これ
に対応して該待機系の内部状態を示すデータを更新し、
上記通知された処理要求信号の待機系における未処理の
処理要求信号の数が所定の処理のしきい値以下になった
時点で、現用系の処理を待機系の処理に切り替えるよう
に構成したので、汎用のＣＰＵハードウエアや汎用のＯ
Ｓを使用して制御系の２重化を図ることができ、しかも
交換処理を全く中断することなく全ての呼を救済して運
用系の切り替えを実現できるという効果を奏する。
用系と待機系との切換えに際して現用系の内部状態を示
すデータを凍結し、この凍結されたデータを待機系に転
送し、該データの転送の後に、現用系で処理された処理
要求信号をその処理に係わる情報を付して待機系に通知
し、この通知された処理要求信号に基づき待機系におい
て現用系で行われた処理と同一の処理を行なわせ、これ
に対応して該待機系の内部状態を示すデータを更新し、
上記通知された処理要求信号の待機系における未処理の
処理要求信号の数が所定の処理のしきい値以下になった
時点で、現用系の処理を待機系の処理に切り替えるよう
に構成したので、汎用のＣＰＵハードウエアや汎用のＯ
Ｓを使用して制御系の２重化を図ることができ、しかも
交換処理を全く中断することなく全ての呼を救済して運
用系の切り替えを実現できるという効果を奏する。
【図１】この発明に係る交換装置の一実施例を示したグ
ロック図。
ロック図。
【図２】図１に示した実施例における現用系における処
理要求信号の流れを示した概念図。
理要求信号の流れを示した概念図。
【図３】図１に示した実施例において運用系の切換え要
求信号が発した時における処理を説明するための概念
図。
求信号が発した時における処理を説明するための概念
図。
【図４】図１に示した実施例において運用系の切換え要
求信号が発した後における処理を説明するための概念
図。
求信号が発した後における処理を説明するための概念
図。
【図５】従来の交換装置の一例を示すブロック図。
【図６】従来の交換装置の他の例を示すブロック図。
１４、２４ ディスク １５、２５ ドラム ３０ ２重化制御部（ＭＩＳＣ） ４１ 標準電話機 ４２−１、４２−２ ディジタル多機能電話機 ４３ 公衆網 ５１ 音声端末インターフェース（ＳＴＴＩ） ５２−１、５２−２ データ端末インターフェース
（ＤＳＴＩ） ５３ 局線トランクインターフェース（ＣＯＴＩ） ５４ 網インターフェース（ＩＰＲＩ） ６１ 通話路ハイウェイ ６２ 制御路ハイウェイ １００、２００ 固有制御装置 １０１、２０１ タイムスイッチ部（ＴＳＷ） １０２、２０２ ポートプロセッサインターフェイス
部（ＰＰ Ｉ／Ｆ） １０３、２０３ 交換機インターフェイス部（ＰＢＸ
Ｉ／Ｆ） １０４、２０４ 固有制御部 １０５、２０５ イーサネットインターフェイス部
（Ｅｔｈｅｒ ＮｅｔＩ／Ｆ） ３００、４００ 汎用制御装置 ３０１、４０１ ＰＢＸソフトウエア部 ３０２、４０２ オペレーションシステム部（ＯＳ） ３０３、４０３ イーサネットインターフェイス部
（Ｅｔｈｅｒ ＮｅｔＩ／Ｆ） ３０４、４０４ 汎用制御部 ３０５、４０５ インターフェイス部（ＩＦ）
（ＤＳＴＩ） ５３ 局線トランクインターフェース（ＣＯＴＩ） ５４ 網インターフェース（ＩＰＲＩ） ６１ 通話路ハイウェイ ６２ 制御路ハイウェイ １００、２００ 固有制御装置 １０１、２０１ タイムスイッチ部（ＴＳＷ） １０２、２０２ ポートプロセッサインターフェイス
部（ＰＰ Ｉ／Ｆ） １０３、２０３ 交換機インターフェイス部（ＰＢＸ
Ｉ／Ｆ） １０４、２０４ 固有制御部 １０５、２０５ イーサネットインターフェイス部
（Ｅｔｈｅｒ ＮｅｔＩ／Ｆ） ３００、４００ 汎用制御装置 ３０１、４０１ ＰＢＸソフトウエア部 ３０２、４０２ オペレーションシステム部（ＯＳ） ３０３、４０３ イーサネットインターフェイス部
（Ｅｔｈｅｒ ＮｅｔＩ／Ｆ） ３０４、４０４ 汎用制御部 ３０５、４０５ インターフェイス部（ＩＦ）
Claims (5)
- 【請求項１】 制御系が２重化されて現用系と待機系と
して動作し、端末や局線から入力された処理要求信号や
内部的に生成された処理要求信号に対してシングルスレ
ッド処理を行う交換装置において、 前記現用系の内部状態を示すデータを凍結する凍結手段
と、 前記凍結手段により凍結されたデータを前記待機系に転
送する転送手段と、 前記転送手段により前記データを前記待機系に転送した
後に、前記現用系で処理された処理要求信号をその処理
に係わる情報を付して前記待機系に通知する通知手段
と、 前記通知手段により通知された処理要求信号に基づき前
記待機系において前記現用系で行われた処理と同一の処
理を行なわせ、これに対応して該待機系の内部状態を示
すデータを更新する更新手段と、 前記通知手段により通知された処理要求信号の前記待機
系における未処理の処理要求信号の数が所定の処理のし
きい値以下になった時点で、前記現用系の処理を前記待
機系の処理に切り替える切替手段とを具備することを特
徴とする交換装置。 - 【請求項２】 前記凍結手段は、 前記現用系の処理中の処理要求信号に対するシングルス
レッド処理が終了し、次の処理要求信号に対する処理を
開始するまでに、該現用系のプロセッサの内部状態を記
憶するデータ領域のデータをコピーして凍結することを
特徴とする請求項１記載の交換装置。 - 【請求項３】 前記転送手段は、 前記凍結手段により凍結されたデータを前記待機系に転
送するとともに、該データを前記待機系のプロセッサの
内部状態を記憶するデータ領域にコピーすることを特徴
とする請求項１記載の交換装置。 - 【請求項４】 前記通知手段は、 前記現用系で処理された処理要求信号をその処理された
時間および処理の順番を付して前記待機系に通知するこ
とを特徴とする請求項１記載の交換装置。 - 【請求項５】 前記更新手段は、 前記待機系のプロセッサの内部状態を記憶するデータ領
域のデータを更新することを特徴とする請求項１記載の
交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8064198A JPH09261698A (ja) | 1996-03-21 | 1996-03-21 | 交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8064198A JPH09261698A (ja) | 1996-03-21 | 1996-03-21 | 交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261698A true JPH09261698A (ja) | 1997-10-03 |
Family
ID=13251141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8064198A Pending JPH09261698A (ja) | 1996-03-21 | 1996-03-21 | 交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09261698A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597657B1 (en) | 1999-01-08 | 2003-07-22 | Nec Corporation | Unit and method for duplex call control for SVC connection |
| JP2006157078A (ja) * | 2004-10-29 | 2006-06-15 | Oki Electric Ind Co Ltd | Ｉｐ−ｐｂｘシステムおよびその呼制御サーバ間のデータ更新方法 |
-
1996
- 1996-03-21 JP JP8064198A patent/JPH09261698A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597657B1 (en) | 1999-01-08 | 2003-07-22 | Nec Corporation | Unit and method for duplex call control for SVC connection |
| JP2006157078A (ja) * | 2004-10-29 | 2006-06-15 | Oki Electric Ind Co Ltd | Ｉｐ−ｐｂｘシステムおよびその呼制御サーバ間のデータ更新方法 |
| JP4492302B2 (ja) * | 2004-10-29 | 2010-06-30 | 沖電気工業株式会社 | Ｉｐ−ｐｂｘシステムおよびその呼制御サーバ間のデータ更新方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1023480A (ja) | 情報処理装置及び分散処理制御方法 | |
| US6169726B1 (en) | Method and apparatus for error free switching in a redundant duplex communication carrier system | |
| JP3052919B2 (ja) | 入出力制御装置 | |
| JPH09261698A (ja) | 交換装置 | |
| JP3098492B2 (ja) | 構内移動通信システムの無線端末運用データ書込み方法 | |
| JPH05244260A (ja) | 外部記憶装置切替えによる二重化運転方式 | |
| JP3154969B2 (ja) | 電話システム | |
| KR100328430B1 (ko) | 이동통신 교환기의 통합된 로그화일을 이용한 중복 데이터 일치 방법 | |
| JP4770358B2 (ja) | 加入者データベースネットワークのデータ一致化方法 | |
| JPH0828897B2 (ja) | 交換機のマルチプロセッサ中央制御装置 | |
| JPH05244225A (ja) | 無中断系切り替え方法 | |
| JP2798547B2 (ja) | 移動体通信交換局のバックアップ用ファイル作成方式 | |
| EP0789876A1 (en) | Load sharing system and a method for processing of data and a communication system with load sharing | |
| Weber | No. 1 EAX common control | |
| JP2933478B2 (ja) | 交換システムのリソース制御方式 | |
| JPH05336166A (ja) | 通信無中断形ファイル更新方法 | |
| JPS58182983A (ja) | マルチプロセサ交換機 | |
| JPH11243451A (ja) | 音声応答サービス継続方式 | |
| JPS6362445A (ja) | 交換機運用・保守情報の転送方式 | |
| JPH0468457A (ja) | ネットワーク管理システムのマネージャ装置 | |
| JPS6245744B2 (ja) | ||
| JPH0783400B2 (ja) | 蓄積プログラム制御交換機の局情報設定方式 | |
| JPH0433442A (ja) | パケット交換システム | |
| JPH03280651A (ja) | 通信制御装置 | |
| JPH06205107A (ja) | マルチプロセッサ交換システムの障害時補完処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041018 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050812 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20051005 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051222 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100113 |
|
| LAPS | Cancellation because of no payment of annual fees |