JPH0828897B2 - 交換機のマルチプロセッサ中央制御装置 - Google Patents

交換機のマルチプロセッサ中央制御装置

Info

Publication number
JPH0828897B2
JPH0828897B2 JP59199704A JP19970484A JPH0828897B2 JP H0828897 B2 JPH0828897 B2 JP H0828897B2 JP 59199704 A JP59199704 A JP 59199704A JP 19970484 A JP19970484 A JP 19970484A JP H0828897 B2 JPH0828897 B2 JP H0828897B2
Authority
JP
Japan
Prior art keywords
cmy
connection
processor
exchange
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59199704A
Other languages
English (en)
Other versions
JPS6091796A (ja
Inventor
ルードルフ・ビツインガー
ヴアルター・エングル
ジークフリート・フムル
クラウス・シユライアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS6091796A publication Critical patent/JPS6091796A/ja
Publication of JPH0828897B2 publication Critical patent/JPH0828897B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54516—Initialization, software or data downloading
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/5455—Multi-processor, parallelism, distributed systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1305—Software aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13109—Initializing, personal profile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13376—Information service, downloading of information, 0800/0900 services

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Hardware Redundancy (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Agricultural Chemicals And Associated Chemicals (AREA)
  • Multi Processors (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は固有のローカルメモリを備えたプロセッサが
接続されており、順次異なるプロセッサが割当てられる
バス系と、このバス系を介して前記プロセッサが順次バ
ス系の割当てに応じてアクセスする、バス系に接続され
た主記憶装置とが設けられている、交換機の、例えば電
話交換機のマルチプロセッサ中央制御装置に関する。
従来の技術 上記のような形式の中央制御装置は、比較的多数のプ
ロセッサないし計算機（これらは固有のローカルメモリ
を備えているものもあれば備えないものもある）から、
これらプロセッサないし計算機全体に共通のバス系を介
して構成されている。このような中央制御装置は数年前
から論議にのぼっており、種々異なる方法で開発され、
ともかく部分的には少なくとも試験的に実現されてい
る。この装置は殊に極めて大規模な電話交換機に使用で
きる。大規模な電話交換機では、個々の、１つの接続に
つき必要な処理ステップは確かに短く、多くは僅かなク
ロック長しか持続しないが、頻繁に多数の交換技術上の
機能が、多くの同じ時間になされる持続のために同時な
いしほぼ同時に実行される。前記交換技術上の機能には
例えば加入者が送受器を持上げて電話番号を選択するこ
との監視、空き線選択、通話路貫し接続、信号音、課金
（登算）、アナウンス、種々のサービス等がある。従っ
てこのような中央制御装置は高い処理能力ならびに極め
て高い利用度を有しなければならない、つまり年間の総
故障時間がせいぜい数分または数秒でなければならな
い。高い処理能力および高い利用度と同じくハードウエ
アコストの節約が公知のこの形式のマルチプロセッサ中
央制御装置の課題である。
種々のプロセッサを、バス系に接続された主記憶装置
にアービタ（arbiter）を用いて選択的にアクセスでき
るようにする、種々の形態のバス系は公知である。その
中でも極めて良好で他方面に適し、極めて信頼性があ
り、利用度の高い、２重バスを備えたバス系が、例えば
ドイツ連邦共和国特許出願公開第3328405号公報に記載
されている。
発明が解決しようとする問題点 本発明の課題は、同時に異なる命令を受け取り、相応
に同時に異なる処理を行う、プロセッサを有する殊に各
プロセッサが互いに別の目下の処理を休止期間に入らな
い限り行う、冒頭に述べた形式のマルチプロセッサ中央
制御装置を、次のように改善することにある、即ち：一
方でハードウエアコストを僅かにし、他方で主記憶装置
へのプロセッサのアクセスによる主記憶装置の占有の総
持続時間を可及的に短縮し、個々のプロセッサの故障に
より、おおむね全く接続に障害が生じないかまたは単に
１つの、ちょうど処理されていた接続が障害を受けるの
みにする、つまり１つのプロセッサが複数の接続に作用
するような、例えばちょうど主記憶装置中の汎用データ
が変化するような万一の非常事態を考慮しても障害が極
めて僅かになるようにすることにある。
問題点を解決するための手段 この課題の解決のため本発明によれば交換機加入者の
特殊な接続に関する所定の交換技術上の機能（空き線選
択、通し選択、課金、可聴音制御、電話番号の受信およ
び符号変換、接続解除等）の実行のために、当該交換機
において通信接続路（例えば電話接続路）の形成ないし
解除の過程に係わる各プログラムセクションが実行させ
るように構成されており、上記各プログラムセクション
のうちあるものは比較的に一層頻繁に必要とされ、障害
生起の際は極めて緊急に必要とされるものであり、 また、上記各プログラムセクションのうち他のものは
比較的稀な頻度で必要とされるものであり、ここにおい
て上記の所定の交換技術上の機能の実行のため、以て、
上記の各プログラムセクションの実行のため、少なくと
も各々ほぼ同じ大きさのタスク処理群ないし集合タスク
処理ステップを制御すべきすべてのプロセッサのローカ
ルメモリが、常に相応に相互に同じ内容のプログラムセ
クションとして比較的に一層頻繁におよび／または障害
時に極めて緊急に上記プロセッサにより必要とされるプ
ログラムセクションを記憶し該プログラムセクションは
上記プロセッサをその動作シーケンスの実行展開のため
作動可能にする上でその実行が必須のものであり、また
上記ローカルメモリはそのつど相互に接続さるべき２つ
の任意の交換機加入者の夫々１つの特定の（固有の）接
続路のみのため各々当該のプロセッサにより実行展開さ
れる目下進行中の交換処理過程ステップ、（空き線選択
等）に要する相互に同一でないデータをも記憶するもの
であり、上記の相互に同一でない交換処理過程ステップ
用データは夫々当該１つのプロセッサにより上記の各１
つの特定の接続路のみに対して当該の相互に接続される
べき加入者について、及び当該加入者のそのつどの交換
技術上の動作過程（加入者によるオフフック動作、ダイ
ヤリング動作、加入者の空き／ふさがり状態）について
のデータ内容を含むものであり、他方主記憶装置は上記
の比較的稀な頻度で必要とされるプログラムセクション
の実行を行わせるためのものの他に、所定のデータを含
むものであり、該所定データは当該の唯１つの接続に関
連するデータのみならず、目下進行中の接続状態つまり
接続形成、解除、または通し接続中の状態におかれてい
るすべての接続路（例えば通話路）と関連するすべての
データをも含んでいるものであり、上記の所定データは
上記の２つの任意の交換機加入者間の当該の１つの特定
ほ接続路に対する交換技術過程の処理のため夫々プロセ
ッサ個別のローカルメモリに含まれているのと同じ役
割、機能についてのデータ内容（例えば空き線選択、通
し接続、登算検出、接続解除）を有するものである。
実施例 次に本発明の実施例を図面を用いて詳細に説明する。
ここで、先ず本発明の要点に就いて概略的に説明す
る。
通話路の接続形成及び接続解除の過程中交換機の中央
制御ユニットにより所定の機能動作が展開されねばなら
ない。即ち例えば、空き線選択、貫し接続、登算検出等
々。
このためには１つの交換プログラムの複数プログラム
セクションが経過進行し、上記複数プログラムセクショ
ンのうちあるものは比較的大きな頻度で必要とされ、ま
たあるものは障害生起の場合、特に緊急性を以て必要と
され、これに反して、別のものは比較的に小さい頻度で
必要とされる。
本発明によれば前者の大きな頻度で必要とされるない
し極めて大きな緊急性を以て必要とされるプログラムセ
クションはすべてのプロセッサCPのローカルメモリLMY
中に記憶され、これに反して比較的小さな頻度で必要と
されるプログラムセクションはローカルメモリCMY中に
記憶される。
上述の比較的大きな頻度で必要とされるプログラムセ
クションは次のような前提のもとでは即ち、同じ大きさ
のタスク処理ステップ集合ないしタスク処理ステップ群
すべてのプロセッサが制御するべきものである（制御し
なければならない）との前提のもとではすべてのそれら
のプロセッサCPにより必要とされるので、当該プログラ
ムセクションに関して上記プロセッサCPのローカルメモ
リLMYのメモリ内容は同じである。
交換機能動作過程の展開のためにはそのつど１つの特
別な（特定の）接続（路）ないし１つの通話路に係わる
データ、即ち相互に接続さるべき加入者について、及び
加入者のそのつどの交換技術上の動作過程状態（加入者
がオフフックしたこと、ダイヤリング動作、加入者の空
き／ふさがり状態）についてのデータが処理されねばな
らない。
そのような、そのつど１つの特定の接続路ないし通話
路に係わるデータは上述の比較的大きな頻度で又は緊急
性を以て必要とされるプログラムセクションのほかに、
そのつど次のようなプロセッサCPのローカルメモリLMY
中に記憶されている、即ち、当該の現在進行中の接続に
係わりのある接続路ないし通話路を処理すべきプロセッ
サCPのローカルメモリLMY中に記憶されている。
他方主記憶装置CMYは前述のような比較的に小さな頻
度で必要とされるプログラムセクションのほかに、当該
の唯１つの接続路ないし通話路に関連するデータのみな
らず、目下の生起している接続状態つまり、形成、解
除、または通し接続中の状態におかれている接続路ない
し通話路と関連するすべてのデータをも含んでいる。
図は中央制御装置を示し、この中央制御装置は例えば
12のプロセッサCO0,CP1……CPx−1,CPx…CP11ならびに
複数のプロセッサICOがバス系B:CMYを介して主記憶装置
CMYと共働する。安全性の点から、バス系は２重に構成
されており（例えばB:CMY0およびB:CMY1）場合によりプ
ロセッサCP,IOCも２重に構成されている。
有利にはほぼ互いに同じ構造のプロセッサCPは、少な
くとも十分に接続要求が生じたときは、同時に各々交換
技術上および／または安全保護技術上または作動技術上
の機能を行う。各プロセッサCPは本来のやはり２重のプ
ロセッサユニットPUの他に各々プロセッサごとのローカ
ルメモリLMYを有し、このローカルメモリのメモリ内容
は殊に、上記のような２つの任意の交換機加入者間の特
有の１つの接続のための上記のデータ内容、役割を含
む、交換技術上の機能の処理のための例えば空き線選
択、通し接続（当該空き線選択に基づきスイッチフレー
ムを介して検出される接続経路の作用接続）登算検出、
加入者番号識別（評価）、加入者番号リコーディング
（符号変換）等の機能の処理のためのデータ内容を含
む。即ち、上記ローカルメモリLMYは相互に接続さるべ
き２つの任意の交換機加入者の夫々１つの固有の接続路
のため各々の当該のプロセッサにより実行展開される目
下進行中の交換処理過程ステップ、例えば空き線選択に
要する相互に同一でないデータをも記憶するものであ
り、上記の相互に同一でない交換処理過程ステップ用デ
ータは夫々当該の１つのプロセッサにより上記の各１つ
の特定の接続路に対して、当該の相互に接続さるべき加
入者について、及び当該加入者のそのつどの交換技術上
の動作過程（加入者によるオフフック動作、ダイヤリン
グ動作、加入者の空き／ふさがり状態）についてのデー
タ内容を含む。このためにこのデータを前もって主記憶
装置CMYから呼出すことができる。さらにローカルメモ
リLMYはプロセッサにより最も頻繁且つ緊急に必要とさ
れるプログラム部分を記憶している。プロセッサの多く
が同じないし実質的に同じ範囲（規模、大きさ）のタス
ク処理群ないし集合タスク処理ステップを処理しなけれ
ばならないので、例えばすべての生ずる可能性のある交
換技術上のタスクを独自に処理できなければならないの
で、これらプロセッサのローカルメモリLMYは（少なく
とも部分的に）同じプログラム部分を記憶している。有
利には、この場合ローカルメモリは各々、障害時に当該
プロセッサを始動および誤り検出するのに必要なプログ
ラム部分も記憶しており、故にそのような障害時には時
間のかかる主記憶装置CMYへのアクセスは必要ない。
プロセッサIOCは、ローカルメモリB:IOCを備えた８つ
の特別な出力側を備えており、このローカルバスを介し
てプロセッサIOCがIO装置IOPと電話交換機の周辺装置MB
G、例えば通話路群制御装置、スイッチフレーム、トー
ンゼネレータ等と通信する。
図示の実施例では、バス系B:CMYに接続された主記憶
装置CMYが４つの異なるメモリバンクMB0……MB3から成
り、さらにこれらバンクは各々安全性の点から２重に構
成されている。メモリバンクは上記のような主記憶装置
CMYに記憶されている所定データ及びプログラムセクシ
ョン（非緊急性の）を含む、即ち、上記の比較的稀な頻
度で必要とされるプログラムセクションである当該の接
続路には直接関連のないプログラムセクション、例え
ば、ルーチンチェックに実行を行わせるためのものの他
に、所定のデータを含むものであり、該所定データは当
該の唯１つの接続路ないし通話路に関連するデータのみ
ならず、各目下進行中の接続状態つまり接続形成、解
除、または通し接続中の状態におかれているすべての接
続路ないし通話路と関連するすべてのデータをも含んで
いるものであり、上記の所定データは上記の２つの任意
の交換機加入者間当該の１つの特定の接続路に対する交
換技術過程の処理のため夫々プロセッサ個別のローカル
メモリLMYに含まれているのと同じデータ内容役割、例
えば空き線選択、通し接続、登算検出、接続解除等を有
するものである。原理上すべてのプロセッサCP,IOCはバ
ス系B:CMYを介して主記憶装置CMYのすべてのデータない
し主記憶装置のバンクMBのすべてのデータにアクセスで
きる。ただしこれは例えばアドレス指定によりアクセス
権が与えられたときに限られる。
図にはさらに電話交換機の周辺装置MBGが示されてお
り、これらの周辺装置MBGは、例えば空き線選択、通話
路に対する通し接続（空き線選択に基づきスイッチフレ
ームを介して捜査検出される接続経路の作用接続過程の
謂である）、シグナリング等の機能の範囲で、間接的ま
たは直接的に交換機回路網の線路に作用する。これらの
周辺装置MBGもここでは２重に構成されており、これを
線路の交叉により示した。周辺装置は図示の実施例にお
いては各々固有のIO装置IOP:MBを備えている。さらにロ
ーカルバスB:IOCには別の同様のIO装置IOPが接続されて
おり、このIO装置IOPは各々別の同様の周辺装置に接続
されているが、見易くするため別の周辺装置は示してい
ない。
これらのIO装置IOP:MB…IOPないしそのローカルバル
B:IOCはIOプロセッサIOC（図にはIOC0,IOC1を示す）を
介してバス系B:CMYと接続されている。図中の…は、さ
らに同様のIOプロセッサIOCが（特に大規模交換機の場
合は）設けられうることを示す。
周辺装置MBGは各々異なるプロセッサCPに、場合によ
り異なる割当で接続可能であり、および／または中央の
主記憶装置CMYないしはそのメモリバンクMBの一部にも
接続可能である。この接続により、周辺装置MBGからの
通報および／または質問ならびに周辺装置MBGへの通報
および／または質問を、通常動作期間および非常作動期
間に行うことができる。その際周辺装置MBGの交換技術
上の通報および／または質問は、この周辺装置に接続さ
れたIO/プロセッサIOCを介して、呼ごとに有利には自律
的（autonom）に割当てられる。これは各々該当のIO装
置IOPが周辺装置MBGから１つの呼を受けとったときに、
この呼を発した周辺装置MBGに、プロセッサBP,CPの１つ
を割当てること、ないし主記憶装置の一部のCMY/MBにバ
ス系B:CMYを介して周辺装置を割当てることにより行わ
れる。この特殊なプロセッサおよび／または主記憶装置
の１つの特殊な部分の例えば２つの周辺装置MBGへの割
当て（１つの接続が例えば２つのMGBを占有する）は、
さらに１つのデータフィールドに記憶される。その際こ
のフィールドも主記憶装置CMYのバンクMB中に設けるこ
とができる。このデータフィールドへの記憶により、殊
に呼を発した周辺装置MBGの各々該当のIO装置IOPとの共
働のもとで、該当接続に所属の周辺装置MBGの、この呼
に続く通報または質問を、各々以前に割当てられたのと
同じプロセッサCPないし主記憶装置部分MBに送信でき
る。これによりこのプロセッサないし主記憶装置部分に
おいて交換技術上の機能および／または記録を継続する
ことができる。このような呼ごとの自律的な割当てによ
り、すべてのプロセッサCPに交換技術上の機能による負
荷がほぼ均等に加わるようになり、少なくともこの割当
てによりその都度該当のプロセッサCPの目下の負荷に応
じて呼に続く通報および／または質問が、各々まだ充分
に処理能力が空いているプロセッサによって迅速に処理
され得るようになる。
このマルチプロセッサ計算機の個々の機構、例えばプ
ロセッサCP、バンクMBないし主記憶装置CMY,IOプロセッ
サIOC（これは例えば種々の数のローカルバスB:IOCを有
することができる；例えばIOプロセッサIOC0の出力側０
……７）の構造は、本発明によれば各々任意である。こ
れらは単に選択されたバス系B:CMYの一部に対し整合し
さえすればよく、あるいはバス系B:CMYの構造ないし動
作形式に整合させられる。
周辺装置MBGもやはり任意の機能を有する任意の構造
にすることができる。周辺装置は技術的に単一機能の装
置でもよく、また種々の異なる機能の比較的大きな複合
体をなす周辺装置の特殊な交換技術上の機能部分を果た
すものでもよい。要求される高い利用度にもかかわら
ず、これら周辺装置ないし機器は一般的に、これらの周
辺装置自体が図示のように交叉線を介して接続されてい
るときは、２重でない、即ち単一のIO装置IOP:MB…IOP
を介してIOプロセッサIOCに接続すればよい。これらのI
O装置IOPおよび／またはこれに所属のIOプロセッサIOC
は、付加的に、プロセッサBP,CP,IOCや主記憶装置CMY/M
Bへの制御不能なアクセス（これは誤りに起因する）を
阻止するための自己検査機能を有することもできる。
図示の実施例では、プロセッサCPには例えば各々SAB8
0286タイプのマクロプロセッサが用いられ、このタイプ
のプロセッサは各々ローカルメモリLMYとして16 Mbyte
のアドレス領域を備えている。プロセッサIOCには例え
ば、各々8086タイプの構造が用いられる。各プロセッサ
は誤り検出性能の改善のために有利には２重に構成され
ており、そのときこれらは並列作動し各々単位でし遮断
できない。
このようにプロセッサなしいプロセッサ対CPが遮断す
ると、そのときこのプロセッサにより処理されているす
べての接続が危険にさらされ、あるいは障害を受ける。
このプロセッサの、プロセッサごとのローカルメモリLM
Yは各々プロセッサの前述の機能を可能にする必須のプ
ロセッサ部分、即ち、当該プロセッサをその動作シーケ
ンスの実行展開のため作動可能にする上でその実行が必
須であるプロセッサ部分と、前述のような当該の現時点
の接続に係わる各プロセッサが行うべき当該両加入者相
互間の１つの特有の（特定）の接続路の実行展開のため
の交換処理データとを記憶している。危険ないし障害を
可及的に小さくするために、本発明によれば、目下の該
当の、各々の接続のために行うべき処理ステップを制御
する該当プロセッサCPのローカルメモリLMYは、おおむ
ねまたは常に、殊に２つの加入者間の１つの接続にとっ
て、目下の処理ステップのために必要な、例えば空き線
選択のために必要なデータのみ記憶する。しかしその際
主記憶装置CMYは上記の比較的稀な頻度で必要とされる
プログラムセクションである当該の接続には直接関連の
ないプログラムセクション、例えば、ルーチンチェック
の実行を行わせるためのものの他に、所定のデータを含
むものであり、該所定データは当該の唯１つの接続に関
連するデータのみならず、各々目下進行中の接続状態つ
まり接続形成、解除、または通し接続中の状態におかれ
ているすべての接続路ないし通話路と関連するすべての
データをも含んでいるものであり、上記の所定データは
上記の２つの任意の変換機加入者間の当該の１つの特定
の接続路に対する交換技術過程の処理のため夫々プロセ
ッサ個別のローカルメモリLMYに含まれているのと同デ
ータ内容、役割、例えば空き線選択、通し接続登算検
出、接続解除等を有するものである。つまりLMYは加入
者の特別な接続に関するすべての交換技術上の機能、例
えば空き線選択、通し接続、課金、可聴音制御、電話番
号の受信および符号変換、接続解除等々を実施するため
に、相互に接続さるべき２つの任意の交換機加入者の夫
々１つの固有の接続路のため各々の当該のプロセッサに
より実行展開される目下進行中の交換処理過程ステッ
プ、例えば空き線選択に要する相互に同一でないデータ
をも記憶するものであり、上記の相互に同一でない交換
処理過程ステップ用データは夫々当該の１つのプロセッ
サにより上記の各１つの特定の接続路に対して当該の相
互に接続さるべき加入者について、及び当該加入者にそ
のつどの交換技術上の動作過程（加入者によるオフフッ
ク動作、ダイヤリング動作、加入者の空き／ふさがり状
態）についてのデータ内容を含むものである。万一この
プロセッサが実際に故障しても、このプロセッサで処理
中のこの１つの接続が妨害させるにとどまり、他の接続
がすべて障害を受けることはない。処理を、固有のロー
カルメモリLMYを有する異なるプロセッサに配分するこ
とにより、故障したプロサッセCPは、これに代わるもの
が作られるまで、またはこのプロセッサが回復するまで
不動作状態にされる。
ローカルメモリLMYに記憶されたデータを付加的に主
記憶装置CMYにも記憶すると、原理上はこのデータを上
記のような故障の際に主記憶装置CMYから再び別のプロ
セッサCPのローカルメモリに書込むことができ、これに
より、いずれにせよしばしば、当該の処理中の接続を、
故障にもかかわらず、後でまた処理できるようになる。
【図面の簡単な説明】
図は本発明の中央制御装置の実施例のブロック回路図で
ある。 B:CMY:バス系、LMY:ローカルメモリ、CP0,CP1,CPx−1,C
Px…CP11,IOC0,IOC1:プロセッサ、CMY:主記憶装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジークフリート・フムル ドイツ連邦共和国ペンツベルク・アン・デ ア・フライハイト 130 (72)発明者 クラウス・シユライアー ドイツ連邦共和国ペンツベルク・ノネンヴ アルトシユトラーセ ８アー

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】固有のローカルメモリ（LMY）を備えたプ
    ロセッサ（CP,IOC）が接続されており、順次異なるプロ
    セッサ（CP1,CPx,IOC0等）が割当てられるバス系（B:CM
    Y）と、このバス系（B:CMY）を介して前記プロセッサ
    （CP,IOC）が順次バス系（B:CMY）の割当てに応じてア
    クセスする、バス系（B:CMY）に接続された主記憶装置
    （CMY）とが設けられている、交換機のマルチプロセッ
    サ中央制御装置において、 交換機加入者の特殊な接続に関する所定の交換技術上の
    機能（空き線選択、通し接続、課金、可聴音制御、電話
    番号の受信および符号変換、接続解除等）の実行のため
    に、当該交換機において通信接続路（例えば電話接続
    路）の形成ないし解除の過程に係わる各プログラムセク
    ションが実行されるように構成されており、上記各プロ
    グラムセクションのうちあるものは比較的に一層頻繁に
    必要とされ、障害生起の際は極めて緊急に必要とされる
    ものであり、 また、上記各プログラムセクションのうち他のものは比
    較的稀な頻度で必要とされるものであり、 ここにおいて上記の所定の交換技術上の機能の実行のた
    め、以て、上記の各プログラムセクションの実行のため
    少なくとも各々ほぼ同じ大きさのタスク処理群ないし集
    合タスク処理ステップを制御すべきすべてのプロセッサ
    （CP）のローカルメモリ（LMY）が、常に相応に相互に
    同じ内容のプログラムセクションとして比較的に一層頻
    繁におよび障害時に極めて緊急に上記プロセッサ（CP,I
    OC）により必要とされるプログラムセクションを記憶し
    該プログラムセクションは上記プロセッサをその動作シ
    ーケンスの実行展開のため作動可能にする上でその実行
    が必須のものであり、また上記ローカルメモリ（LMY）
    はそのつど相互に接続さるべき２つの任意の交換機加入
    者の夫々１つの特定の（固有の）接続路のみのため各々
    の当該のプロセッサにより実行展開される目下進行中の
    交換処理過程ステップ（空き線選択等）に要する相互に
    同一でないデータをも記憶するものであり、上記の相互
    に同一でない交換処理過程ステップ用データは夫々当該
    １つのプロセッサにより上記の各１つの特定の接続路の
    みに対して当該の相互に接続されるべき加入者につい
    て、及び当該加入者のそのつどの交換技術上の動作過程
    （加入者によるオフフック動作、ダイヤリング動作、加
    入者の空き／ふさがり状態）についてのデータ内容を含
    むものであり、 他方主記憶装置（CMY）は上記の比較的稀な頻度で必要
    とされるプログラムセクションの実行を行わせるための
    ものの他に、所定のデータを含むものであり、該所定デ
    ータは当該の唯１つの接続例えば通話路に関連するデー
    タのみならず、目下進行中の接続状態つまり接続形成、
    解除、または通し接続中の状態におかれているすべての
    接続路例えば通話路と関連するすべてのデータをも含ん
    でいるものであり、上記の所定データは上記の２つの任
    意の交換機加入者間の当該の１つの特定の接続路に対す
    る交換技術過程の処理のため夫々プロセッサ個別のロー
    カルメモリ（LMY）に含まれているのと同じ役割、機能
    についてのデータ内容（例えば空き線選択、通し接続、
    登算検出、接続解除）を有するものであることを特徴と
    する交換機のマルチプロセッサ中央制御装置。
JP59199704A 1983-09-26 1984-09-26 交換機のマルチプロセッサ中央制御装置 Expired - Lifetime JPH0828897B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833334766 DE3334766A1 (de) 1983-09-26 1983-09-26 Multiprozessor-zentralsteuereinheit eines vermittlungssystems insbesondere fernsprech-vermittlungssystems
DE3334766.2 1983-09-26

Publications (2)

Publication Number Publication Date
JPS6091796A JPS6091796A (ja) 1985-05-23
JPH0828897B2 true JPH0828897B2 (ja) 1996-03-21

Family

ID=6210075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59199704A Expired - Lifetime JPH0828897B2 (ja) 1983-09-26 1984-09-26 交換機のマルチプロセッサ中央制御装置

Country Status (6)

Country Link
EP (1) EP0141984B1 (ja)
JP (1) JPH0828897B2 (ja)
AT (1) ATE59753T1 (ja)
DE (2) DE3334766A1 (ja)
FI (1) FI87508C (ja)
ZA (1) ZA847565B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3334766A1 (de) * 1983-09-26 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Multiprozessor-zentralsteuereinheit eines vermittlungssystems insbesondere fernsprech-vermittlungssystems
HU190304B (en) * 1984-05-24 1986-08-28 Tavkoezlesi Kutato Intezet,Hu Method for implementing speech detection of satellite communication systems of individual speech channel with fix or random marking-out of the carrier
DE3629399A1 (de) * 1986-08-29 1988-03-03 Siemens Ag Verfahren zum betrieb des zentralen speichers einer multiprozessor-zentralsteuereinheit eines vermittlungssystems
DE10131920A1 (de) * 2001-07-02 2003-01-23 Tenovis Gmbh & Co Kg Kommunikationsanlage mit verteilter Steuerung und Verfahren zum Betrieb einer solchen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115866A (en) * 1972-02-25 1978-09-19 International Standard Electric Corporation Data processing network for communications switching system
FR2259507B1 (ja) * 1974-01-24 1980-01-18 Cit Alcatel
CH584488A5 (ja) * 1975-05-05 1977-01-31 Ibm
US4212057A (en) * 1976-04-22 1980-07-08 General Electric Company Shared memory multi-microprocessor computer system
US4363094A (en) * 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor
CA1101971A (en) * 1978-02-28 1981-05-26 Michael C.J. Cowpland Trunk control system
DE3334766A1 (de) * 1983-09-26 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Multiprozessor-zentralsteuereinheit eines vermittlungssystems insbesondere fernsprech-vermittlungssystems

Also Published As

Publication number Publication date
ATE59753T1 (de) 1991-01-15
ZA847565B (en) 1985-05-29
FI87508C (fi) 1993-01-11
DE3334766A1 (de) 1985-04-11
FI843756L (fi) 1985-03-27
EP0141984B1 (de) 1991-01-02
DE3483817D1 (de) 1991-02-07
EP0141984A3 (en) 1988-02-10
FI843756A0 (fi) 1984-09-25
EP0141984A2 (de) 1985-05-22
JPS6091796A (ja) 1985-05-23
FI87508B (fi) 1992-09-30

Similar Documents

Publication Publication Date Title
US4256926A (en) Microprocessor control complex for a telecommunication switching system
US4442502A (en) Digital information switching system
US3805038A (en) Data handling system maintenance arrangement for processing system fault conditions
US4912698A (en) Multi-processor central control unit of a telephone exchange system and its operation
JPH07104793B2 (ja) 分散処理システムにおける故障復旧方法と装置
DK157587B (da) Fremgangsmaade og kredsloeb til overfoering af datasignaler mellem datasignalsendere og datasignalmodtagere, som er tilsluttet et dataformidlingsanlaegs dataformidlingsindretninger
GB2317071A (en) Fault-tolerant ISDN PBX
KR100434348B1 (ko) 지능망 시스템의 특수자원 다중화 장치 및 그 제어방법
JPH0454438B2 (ja)
JPH0828897B2 (ja) 交換機のマルチプロセッサ中央制御装置
FI88219C (fi) Foerfarande foer drift av en multiprocessor-styrraeknare, saerskilt foer centralstyrenheten vid ett telefonfoermedlingssystem
US3783255A (en) Data handling system maintenance arrangement for processing system trouble conditions
JPH0666986B2 (ja) 交換機の中央制御装置
JPS596696A (ja) 分散制御電話交換のためのモジユ−ル型自己経路選定ｐｃｍ切替回路網
JPH06334754A (ja) 代表番号サービス方式
JP3532762B2 (ja) 情報交換装置およびその制御方法
JPS58182983A (ja) マルチプロセサ交換機
JP2993393B2 (ja) 障害加入者回路切換装置
JP3375039B2 (ja) 自動交換方法および自動交換機構成方法
JP3026532B2 (ja) パケット交換システム
JPH04241552A (ja) チャネル切替方式
JPS59205862A (ja) 再開処理方式
JPH10190775A (ja) 通信チャネルの救済方式
JPS58181387A (ja) フアイル入替方式
JPS63177691A (ja) 優先接続制御方式