JPH06301799A - データ供給制御装置 - Google Patents

データ供給制御装置

Info

Publication number
JPH06301799A
JPH06301799A JP8305193A JP8305193A JPH06301799A JP H06301799 A JPH06301799 A JP H06301799A JP 8305193 A JP8305193 A JP 8305193A JP 8305193 A JP8305193 A JP 8305193A JP H06301799 A JPH06301799 A JP H06301799A
Authority
JP
Japan
Prior art keywords
data
packet
input
unit
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8305193A
Other languages
English (en)
Inventor
Manabu Yumoto
学 湯元
Manabu Onozaki
学 小野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8305193A priority Critical patent/JPH06301799A/ja
Publication of JPH06301799A publication Critical patent/JPH06301799A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 データ駆動型情報処理装置の情報の非同期処
理性を維持しながら過剰なデータ供給による処理速度の
低下を防止するデータ供給制御装置を提供する。 【構成】 入力制御部4は、データ駆動型情報処理装置
を構成するデータ駆動エンジン部1に入力部2から供給
されるパケットの入力制御を、データ駆動エンジン部1
より処理結果パケット伝送路に出力されるデータパケッ
ト数に基づいて行なうので、データ駆動エンジン部1に
供給されるパケット数がエンジン部1のパケット処理能
力を超過し、パケットがエンジン部1中で滞ってしま
い、エンジン部1が演算処理不能状態になることが防止
される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はデータ供給制御装置に
関し、特に、パイプライン構造を持つ情報処理装置、た
とえばデータ駆動型情報処理装置などにおいてパイプラ
イン中に存在するデータ量を最適化するためのデータ供
給制御装置に関する。
【0002】
【従来の技術】従来より、非ノイマン型プロセッサの1
つとしてデータ駆動型プロセッサ(以下、データ駆動エ
ンジン部と呼ぶ)が採用される。データ駆動エンジン部
では、「流れ型処理」と呼ばれる新しいパイプライン処
理機構を採用して処理の高速化を実現している。
【0003】図5は、従来のデータ駆動エンジン部を含
むシステム構成図である。図5においてシステムはデー
タ駆動エンジン部1、エンジン部1に処理すべきデータ
を供給するための入力部2およびエンジン部1において
処理されたデータが与えられる出力部3を含む。
【0004】図6は、図5のデータ駆動エンジン部で処
理されるデータパケットのフィールド構成図である。図
6においてデータパケットPDは2オペランドフラグ1
06、未発火フラグ107、ノード番号データ、世代番
号データ、演算命令、第1および第2オペランドデータ
を格納する。なお、各データおよびフラグの詳細につい
ては後述する。
【0005】図5の入力部2はエンジン部1で処理され
るべきデータを格納したデータパケットPDをエンジン
部1に供給し、エンジン部1は入力部2から与えられる
データパケットを処理し、その処理結果データを格納し
たデータパケットPDを出力部3に出力する。データ駆
動エンジン部1は、与えられるデータパケットPDを入
力した順に出力する合流部10、予めデータフロープロ
グラムを記憶するプログラム記憶部11、メモリ600
を含む対データ検出部12、演算部13、分岐部14お
よびデータバッファ15を含む。
【0006】合流部10は、与えられるデータパケット
PDを入力し、順にプログラム記憶部11に出力する。
プログラム記憶部11は、複数の行先情報および命令情
報からなるデータフロープログラムを記憶し、与えられ
るデータパケットPDのノード番号データに基づくアド
レス指定により読出された次位の行先情報および命令情
報を、該入力データパケットPDにノード番号データお
よび演算命令としてそれぞれ格納した後、該入力データ
パケットを対データ検出部12へ出力する。
【0007】対データ検出部12のメモリ600の構成
は図7に示される。メモリ600は、入力データパケッ
トPDのノード番号データに基づくアドレスを用いてア
クセス可能な物理的空間を有する。各アドレスに対応す
る領域は待合せデータが入っている状態および領域が空
状態のいずれか一方に設定される。各アドレスに対応す
る領域が待合せデータが入っている状態に設定されると
き、該領域には待合せフラグ105(“1”)、待合せ
世代番号データ、待合せ演算命令および待合せオペラン
ドデータがストアされる。各アドレスに対応する領域の
待合せ領域が空状態であるとき、この領域には待合せフ
ラグ105(“0”)および空(意味を持たない)のデ
ータがストアされる。
【0008】対データ検出部12は、入力データパケッ
トPDの2オペランドフラグ106がセットされている
とき、2入力命令(2項演算など)を実行するために、
処理されるべき2つのオペランドデータの待合せを行な
う。言換えれば、行先情報の一致する異なる2つのデー
タパケットPDの検出を行なう。対データ検出部12
は、フラグ106がセットされたデータパケットPDを
入力すると、入力パケットPDのノード番号データに基
づくアドレス指定によりメモリ600から待合せフラグ
105を読出す。このとき、フラグ105がセットされ
ていれば対になるデータがメモリ600において待合せ
状態にあることから、該入力データパケットPDはそこ
にストアされたデータと対になって演算部13に出力さ
れる。そして、該アドレス指定領域にストアされた待合
せフラグ105がリセットされる。逆に、該アドレス指
定領域の待合せフラグ105がリセットされていれば、
対となるデータはまだ入力されていないことから、該ア
ドレス指定領域に該入力データパケットPDのデータが
書込まれ、対応のフラグ105がセットされ、対となる
データパケットPDの入力を待機する。対データ検出部
12は、入力データパケットPDの2オペランドフラグ
106がリセットされているとき、1入力命令(単項演
算など)を実行するために、該入力パケットを処理せず
そのまま演算部13に出力する。
【0009】演算部13は、対データ検出部12から与
えられるデータパケットPDを入力し、該入力パケット
PDの演算命令に基づいて該入力パケットPDのオペラ
ンドデータを演算処理し、この演算結果を該入力パケッ
トPDの第1オペランドデータとして格納し、該入力パ
ケットを分岐部14に出力する。
【0010】分岐部14は、演算部13から与えられる
データパケットを入力し、該入力データパケットPDの
行先情報に基づいて、該入力データパケットを該情報処
理装置の外部(出力部3)およびデータバッファ15の
いずれか一方に選択的に出力する。データバッファ15
は、与えられるデータパケットPDを入力し、順次合流
部10に出力する。
【0011】以上のように、データパケットPDがプロ
グラム記憶部11→対データ検出部12→演算部13→
プログラム記憶部11…と巡回し続けることにより、プ
ログラム記憶部11にストアされたデータフロープログ
ラムに基づく演算処理が進行する。
【0012】さて、同一のデータフロープログラムに対
して複数個のデータパケット群を上述したように処理す
る場合の動作について説明する。
【0013】複数の異なるデータパケット群をデータ駆
動エンジン部1において処理する場合、異なるデータ群
中のデータ同士が混ざり合って誤動作しないように、各
データ群に識別子を付ける。以下、この識別子を世代番
号と呼ぶ。データ駆動エンジン部1は、世代番号データ
が付された各データパケット群を入力し、これら各デー
タパケット群を世代番号データに基づいて識別すること
により、複数の異なるデータパケット群を同時に処理し
ながらも正しく結果を出力することができる。
【0014】世代番号データが格納されたデータパケッ
トPDは、データ処理中には、同じ世代番号データを持
つデータパケットPDとの間で演算が行なわれて、同じ
世代番号データを持つ結果データが生成される必要があ
る。したがって、対データ検出部12は、世代番号デー
タおよびノード番号データが共に一致したデータパケッ
トPDの待合せを行なう。そのために、メモリ600に
ついては、使用されるすべての世代番号データとノード
番号データとの組合せのすべてについて、その物理的メ
モリ空間が準備されることが望ましい。しかしながら、
扱う世代数およびノード数が多くなると、メモリ600
が上述したような待合せ領域をすべて備えることは、メ
モリ有効利用の面から見ても現実的ではなく、また経済
的でもない。そこで、ここでは、互いに異なる世代番号
データを持つデータパケット群同士が、メモリ600の
同じアドレス空間を共有するようにする。言換えれば、
ノード番号データにハッシュ演算を施して得られるアド
レス値(以下、ハッシュアドレスと呼ぶ)によりメモリ
600をアドレス指定して、互いに異なる世代番号デー
タを有するデータパケット群同志であってもメモリ60
0の同じ待合せ領域を共用する。
【0015】上述したように異なる複数のデータパケッ
ト群が1つのデータフロープログラムを用いて処理され
るとき、対データ検出部12は、入力データパケットP
Dのハッシュアドレスに基づくアドレス指定によりメモ
リ600からデータ読出を行なうが、特に、このとき入
力データパケットPD中の世代番号データとハッシュア
ドレス指定領域に対応の待合せ世代番号データとが比較
され、この比較結果に基づいて対データ検出が行なわれ
る。詳細には、ハッシュアドレス指定領域の待合せフラ
グ105がリセット状態ならば、無条件に該アドレス指
定領域に該入力データパケットPDのデータが書込まれ
る。逆に、等しくないときは、世代番号データ同士の大
小比較によりその優先順位が決定される。入力データパ
ケットPDの方が優先度が高い(たとえば、該入力デー
タパケットPDの世代番号データが小さい)ならば、該
入力データパケットPDのデータが該アドレス指定領域
に格納されて、そこに格納されていた優先度が低い(た
とえば、待合せ世代番号データが大きい)データは、デ
ータパケットPDに格納され、さらに該データパケット
の未発火フラグ107がセットされて、該データパケッ
トPDは対データ検出部12から出力される。未発火フ
ラグ107がセットされたデータパケットPDは、演算
部13、プログラム記憶部11で処理されず、対データ
検出部12のメモリ600における該当の待合せ領域が
空状態となるまで、データ駆動エンジン部1の内部を巡
回し続ける。
【0016】
【発明が解決しようとする課題】上述したように、異な
る複数のデータパケットPDがメモリ600の同一アド
レス指定領域を有する場合、データ駆動エンジン部1内
を何ら処理されず巡回し続けるデータパケットPDが発
生する。このようなデータパケットPDが多くなると、
エンジン部1の伝送路に無効なデータパケット量が増加
し処理速度が低下する。さらに悪くなると、処理すべき
データパケットが内部のパイプラインに蓄えられる能力
を越えてしまい処理が停滞するという問題があった。
【0017】図8は、従来のデータ駆動エンジン部1に
関してクロック同期式入力制御装置を用いたシステムの
構成図である。上述した処理速度の低下または処理の停
滞という問題を解消する目的で、入力部2からデータ駆
動エンジン部1に供給されるパケット数を制御するため
に、図8に示されるようなシステム構成が採用される。
このシステムでは、入力部2とエンジン部1との間に外
部から定期的にクロック信号CKが与えられる入力制御
部6が設けられる。入力制御部6は、入力部2から出力
されるデータパケットPDを入力し、クロック信号CK
が与えられたことに応じて入力パケットPDをエンジン
部1に供給するように動作する。したがって、エンジン
部1の単位時間当りの処理能力を越えないデータパケッ
トの供給量となるようにクロック信号CKの周期を決定
しておけば、上述した問題は解消されると考えられる。
【0018】また、特開平3−100783号公報に開
示の技術は、データ駆動エンジン部1中のキューバッフ
ァ中で、データパケットPDがオーバフローしているか
否かを判別し、オーバフローしていれば(処理能力を越
えていれば)、キューバッファ中のデータパケットPD
をデータ駆動エンジン部1の外部メモリに書込み(退避
させ)、オーバフローしていなければ(処理能力に余裕
があれば)、外部メモリに退避されていたデータパケッ
トPDをキューバッファに格納して、上述した処理の停
滞を防止しようとするものである。
【0019】上述した図8および特開平3−10078
3号公報に示される技術は、データ駆動エンジン部1の
特徴である情報の非同期処理性を必ずしも十分に発揮し
ているとは言い難いので、これらの技術は問題の根本的
な解消策とはなり得ない。なお、情報の非同期処理性と
は、データ駆動エンジン部1が処理データの供給を要求
した場合に、この要求に応じて外部からエンジン部1に
データを供給するというものである。
【0020】それゆえにこの発明の目的は、データ駆動
型情報処理装置の情報の非同期処理性を維持しながら、
過剰なデータ供給による処理速度の低下を防止するデー
タ供給制御装置を提供することである。
【0021】
【課題を解決するための手段】請求項1または2に記載
のデータ供給制御装置は、処理結果データを格納したデ
ータパケットを逐次出力するデータ駆動型情報処理装置
と、この情報処理装置に処理されるべきデータを格納し
たデータパケットを供給する供給部との間に設けられ
て、供給部から情報処理装置へのデータパケット供給を
制御する装置であって、カウント手段と、検知手段と、
制御手段とを備えて構成される。
【0022】カウント手段は、データ供給制御装置を介
して供給部から情報処理装置へ供給されるデータパケッ
トの量と、情報処理装置から逐次出力されるデータパケ
ットの量とに基づいて、情報処理装置中のデータパケッ
ト量をカウントする。検知手段は、カウント手段により
カウントされたデータパケット量が、情報処理装置の処
理能力を越えているか否か検知する。
【0023】制御手段は、検知手段の処理能力を越えて
いるとの検知出力に応答して、供給部から情報処理装置
へのデータパケット供給を停止させる。
【0024】請求項2に記載のデータ供給制御装置は、
上述の制御手段がさらに第1制御手段を備えて構成され
る。この第1制御手段は、上述した検知手段の処理能力
を越えているとの検知出力に応答して、供給部から情報
処理装置へのデータパケット供給を、検知手段から処理
能力を越えていないとの検知出力のあるまで一旦停止さ
せる。
【0025】
【作用】請求項1または2に記載のデータ供給制御装置
によれば、カウント手段により情報処理装置へ供給され
るデータパケット量と情報処理装置から逐次出力される
データパケット量とに基づいて、情報処理装置中のデー
タパケット量がカウントされると、検知手段がカウント
されたデータパケット量が、情報処理装置の処理能力を
越えているか否か検知し、処理能力を越えているとの検
知出力に応答して制御手段が供給部から情報処理装置へ
のデータパケット供給を停止させる。
【0026】したがって、供給部からデータ駆動型情報
処理装置へのデータパケットの供給制御が、データ駆動
型情報処理装置より出力されるデータパケット量に基づ
いて行なわれるので、データ駆動型情報処理装置の情報
の非同期処理性を維持しながら情報処理装置へのデータ
パケット供給制御が可能となる。また、情報処理装置中
のデータパケット量が情報処理装置の処理能力を越えて
いる場合には、情報処理装置へのデータパケット供給が
停止させられるので、データ駆動型情報処理装置の処理
速度が過剰なデータ供給により低下するのが防止され
る。
【0027】
【実施例】以下、この発明の実施例について説明する。
【0028】図1は、この発明の一実施例によるデータ
駆動エンジン部へのデータ供給に関するシステムの構成
図である。図2は、この発明のその他の実施例によるデ
ータ駆動エンジン部へのデータ供給に関するシステムの
構成図である。
【0029】図3は、この発明の一実施例によるデータ
パケットのフィールド構成図である。図4は、この発明
の一実施例によるプログラム記憶部の記憶内容を示す図
である。
【0030】図3のデータパケットPと図6のデータパ
ケットPDとを比較し異なる点は、データパケットP
が、対応の世代番号データが示す世代番号に関する処理
が終了したことを示す世代処理終了フラグ108を新た
に格納している点にある。その他の構成はデータパケッ
トPDのそれと同様であり説明は省略する。
【0031】世代処理終了フラグ108は1ビットのフ
ラグであり、“1”であるとき、対応の世代番号データ
が示す世代番号に関する処理がデータ駆動エンジン部1
において終了したことを示し、逆に“0”であるとき、
対応の世代番号データが示す世代番号に関する処理がデ
ータ駆動エンジン部1において未終了であることを示
す。
【0032】図4に2されるようにプログラム記憶部1
1には、複数個の世代処理終了フラグ、ノード番号デー
タおよび演算命令からなるデータフロープログラムが予
め記憶される。プログラム記憶部11は、入力データパ
ケットPの内容に基づくアドレス指定によりデータフロ
ープログラムから世代処理終了フラグ、ノード番号デー
タおよび演算命令を読出す。読出されたこれら情報は該
入力パケットPの世代処理終了フラグ108、ノード番
号データおよび演算命令としてそれぞれ格納されて、該
入力パケットPは対データ検出部12へ出力される。デ
ータ駆動エンジン部1では、以下、前述した図5におけ
る処理と同様にしてデータフロープログラムに従う処理
が進行する。
【0033】図1のシステムはデータ駆動エンジン部
1、入力部2、出力部3および入力制御部4を含む。デ
ータ駆動エンジン部1、入力部2および出力部3は、図
5に示されたものと同様なので、これらに関する説明は
省略する。
【0034】入力制御部4は、キューバッファ(図示せ
ず)を有し、先入れ先出し方法に基づいてバッファのデ
ータを処理するFIFO処理部(以下、FIFOと略
す)41、コントローラ42およびアップダウンカウン
タ43を含む。
【0035】FIFO41は入力部2から処理対象パケ
ット伝送路を介して送られてくるデータパケットPを入
力してキューバッファに一時蓄え、コントローラ42か
らデータ駆動エンジン部1へのデータパケットPDの供
給を指示するパケット供給指示信号55を受けると、こ
れに応じてキューバッファに蓄えていたデータパケット
Pを読出し処理対象パケット伝送路を介してデータ駆動
エンジン部(合流部10)に供給する。また、FIFO
41はデータ駆動エンジン部1へのパケット供給に伴っ
て、アップダウンカウンタ43にデータ駆動エンジン部
1へパケットが供給されたことを示すパケット供給信号
51を出力する。また、FIFO41はキューバッファ
にデータパケットPが蓄えられていると待ちパケット有
り/無し信号54を“有り”レベルに設定し、蓄えられ
ていなければ信号54を“無し”レベルに設定して、コ
ントローラ42に出力する。
【0036】データ駆動エンジン部1の分岐部14はデ
ータパケットPを処理結果パケット伝送路を介して出力
部3およびアップダウンカウンタ43に与える。アップ
ダウンカウンタ43は、パケット供給信号51の入力に
応じてカウントアップし世代処理終了フラグ108が
“1”であるパケットPの入力に応じてカウントダウン
する。これによりアップダウンカウンタ43のカウント
値はデータ駆動エンジン部1で処理中の異なる世代番号
データを有するデータパケット群の数を表わすことにな
る。アップダウンカウンタ43はそのカウント値をカウ
ント値信号53にしてコントローラ42に出力する。
【0037】コントローラ42には、予め外部スイッチ
操作により入力世代数データ52が設定される。入力世
代数データ52は、データ駆動エンジン部1で処理を停
滞させずに最適に実行するための世代数の最大値であ
る。この値は、実験やシミュレーションなどにより求め
られる値である。コントローラ42は、予め設定される
入力世代数データ52とアップダウンカウンタ43から
与えられるカウント値信号53に基づくカウント値(デ
ータ駆動エンジン部1で処理中の世代数データ)とを比
較し、データ駆動エンジン部1で処理中の世代数がデー
タ駆動エンジン部1で処理を最適に実行するための世代
数の最大値を越えておらず、かつFIFO41から待ち
パケット有り/無し信号54が“有り”で与えられてい
れば、応じてコントローラ42はFIFO41にパケッ
ト供給指示信号55を与える。
【0038】次にこのシステムの動作について説明す
る。入力部2はデータ駆動エンジン部1へ各世代につい
て1つずつデータパケットPを供給し、データ駆動エン
ジン部1は与えられるデータパケットPを予め格納した
データフローグラフに従って処理し、各世代について処
理が終了すると、その結果に相当するデータパケットP
を処理結果パケット伝送路に送出すると想定する。
【0039】このシステムの動作が開始されると、入力
部2からデータパケットPDがFIFO41に与えられ
る。FIFO41は、与えられるパケットPDを入力し
これを一時キューバッファに蓄えて、待ちパケット有り
/無し信号54を“有り”に設定してコントローラ42
に与える。最初のうちは、アップダウンカウンタ43の
カウント値信号53が示すデータ駆動エンジン部1にお
ける世代数は入力世代数データ52で示されるデータ駆
動エンジン部で処理させる世代数の限界値を越えること
はないので、コントローラ42からFIFO41にパケ
ット供給指示信号55が与えられて、入力部2から供給
されるデータパケットPDは入力制御部4を介して連続
して複数個データ駆動エンジン部1に入力される。この
とき、アップダウンカウンタ43にはFIFO41から
パケット供給信号51がパケット供給毎に与えられるの
で、アップダウンカウンタ43はデータ駆動エンジン部
1に入力するパケット数、すなわち入力世代数をカウン
トすることになる。
【0040】データ駆動エンジン部1では、入力した各
世代について複数のデータパケットPが巡回しながら処
理が進行する。処理中に、ある世代のデータ処理が終了
すると、その世代に該当の処理結果データに相当するフ
ラグ108が“1”であるデータパケットPが処理結果
パケット伝送路に送出される。アップダウンカウンタ4
3は、該パケットPの入力に応じてカウントダウンし、
そのカウント値をカウント値信号53にしてコントロー
ラ42に与える。コントローラ42は信号53にして与
えられるデータ駆動エンジン部1で処理中の世代数がデ
ータ駆動エンジン部1で処理させる世代数の限界値を越
えていないことを判別し、かつFIFO41から待ちパ
ケット有り/無し信号54が“有り”で与えられている
ことに応じて、パケット供給指示信号55をFIFO4
1に与える。逆に、エンジン部1で処理中の世代数がエ
ンジン部1で処理させる世代数の限界値を越えていると
判定すれば、コントローラ42は信号54の内容に関わ
らず、パケット供給指示信号55を出力しない。したが
って、入力制御部4により、データ駆動エンジン部1で
処理中の世代数をこのシステムにより規定される値(デ
ータ駆動エンジン部1で処理させる世代数の限界値)未
満に制限して、データ駆動エンジン部1へ入力する世代
数が過剰になって、データ駆動エンジン部1が演算処理
不能状態に陥ることを防止できる。
【0041】図1のシステムでは、データ駆動エンジン
部1で処理させる世代数の限界値を外部スイッチ操作に
よる入力世代数データ52を用いて設定したが、図2の
ように入力世代数データ設定用のデータパケットを用い
て設定することも可能である。
【0042】図2のシステムと図1のそれとを比較し異
なる点は、分岐部5を含む入力世代数データ52の設定
機構にある。図2のその他の構成は図1のそれらと同様
であり説明は省略する。
【0043】図2のシステムにおいて入力部2はデータ
駆動エンジン部1で処理されるべきデータパケットとコ
ントローラ42への入力世代数データ52の設定用デー
タパケットとを出力する。入力部2と入力制御部4との
間に設けられた分岐部5は、入力部2から出力されるデ
ータパケットを入力し、入力世代数データ52設定用の
データパケットのみを入力世代数データ設定用パケット
伝送路を介してコントローラ42へ出力し、その他のデ
ータパケットをFIFO41に出力する。コントローラ
42は入力世代数データ設定用パケット伝送路を介して
与えられる入力世代数データ52設定用のデータパケッ
トを入力し、該入力パケットの内容に基づいて入力世代
数データ52を内部メモリに設定する。
【0044】
【発明の効果】請求項1または2に記載のデータ供給制
御装置によれば、データ駆動型情報処理装置へのデータ
パケットの供給制御が、該情報処理装置から出力される
処理結果データを格納したデータパケット量に基づいて
行なわれるので、データ駆動型情報処理装置の情報の非
同期処理性を維持しながらデータ供給制御が可能とな
る。
【0045】また、データ駆動型情報処理装置中のデー
タパケットの量が該情報処理装置の処理能力を越えた場
合、制御手段が該情報処理装置へのパケット供給を停止
するので、該情報処理装置において過剰なデータ供給に
よる処理速度の低下、ひいては該情報処理装置が演算処
理不能状態になることが防止される。
【図面の簡単な説明】
【図1】この発明の一実施例によるデータ駆動エンジン
部へのデータ供給に関するシステムの構成図である。
【図2】この発明のその他の実施例によるデータ駆動エ
ンジン部へのデータ供給に関するシステムの構成図であ
る。
【図3】この発明の一実施例によるデータパケットのフ
ィールド構成図である。
【図4】この発明の一実施例によるプログラム記憶部の
記憶内容を示す図である。
【図5】従来のデータ駆動エンジン部へのデータ供給に
関するシステムの構成図である。
【図6】図5のデータ駆動エンジン部で処理されるデー
タパケットのフィールド構成図である。
【図7】図5の対データ検出部のメモリにおける記憶内
容を示す図である。
【図8】従来のデータ駆動エンジン部に関してクロック
同期式入力制御装置を用いたデータ供給システムの構成
図である。
【符号の説明】
1 データ駆動エンジン部 2 入力部 3 出力部 4 入力制御部 41 FIFO処理部 42 コントローラ 43 アップダウンカウンタ 51 パケット供給信号 52 入力世代数データ 53 カウント値信号 54 待ちパケット有り/無し信号 55 パケット供給指示信号 108 世代処理終了フラグ なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 処理結果データを格納したデータパケッ
    トを逐次出力するデータ駆動型情報処理装置と、前記情
    報処理装置に処理されるべきデータを格納したデータパ
    ケットを供給する供給部との間に設けられて、前記供給
    部から前記情報処理装置へのデータパケット供給を制御
    するデータ供給制御装置であって、 前記データ供給制御装置を介して前記供給部から前記情
    報処理装置へ供給される前記データパケットの量と、前
    記情報処理装置から逐次出力される前記データパケット
    の量とに基づいて、前記情報処理装置中のデータパケッ
    ト量をカウントするカウント手段と、 前記カウント手段によりカウントされた前記データパケ
    ット量が、前記情報処理装置の処理能力を越えているか
    否か検知する検知手段と、 前記検知手段の前記処理能力を越えているとの検知出力
    に応答して、前記供給部から前記情報処理装置へのデー
    タパケット供給を停止させる制御手段とを備えた、デー
    タ供給制御装置。
  2. 【請求項2】 前記制御手段は、前記検知手段の前記処
    理能力を越えているとの検知出力に応答して、前記供給
    部から前記情報処理装置へのデータパケット供給を、前
    記検知手段から前記処理能力を越えていないとの検知出
    力があるまで一旦停止させる第1制御手段をさらに備え
    た、請求項1に記載のデータ供給制御装置。
JP8305193A 1993-04-09 1993-04-09 データ供給制御装置 Pending JPH06301799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8305193A JPH06301799A (ja) 1993-04-09 1993-04-09 データ供給制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8305193A JPH06301799A (ja) 1993-04-09 1993-04-09 データ供給制御装置

Publications (1)

Publication Number Publication Date
JPH06301799A true JPH06301799A (ja) 1994-10-28

Family

ID=13791399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8305193A Pending JPH06301799A (ja) 1993-04-09 1993-04-09 データ供給制御装置

Country Status (1)

Country Link
JP (1) JPH06301799A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280539B2 (en) 2001-08-30 2007-10-09 Sharp Kabushiki Kaisha Data driven type information processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280539B2 (en) 2001-08-30 2007-10-09 Sharp Kabushiki Kaisha Data driven type information processing apparatus

Similar Documents

Publication Publication Date Title
EP0475282B1 (en) Synchronous method and apparatus for processors
US7305499B2 (en) DMA controller for controlling and measuring the bus occupation time value for a plurality of DMA transfers
JPH01237864A (ja) Dma転送制御装置
JPH04290150A (ja) Fifoバッファの制御装置及び制御方法並びにデータ転送を制御する装置
JP2004199698A (ja) 複数の割込発生源から生じる割込要求の優先順位決定用割込制御装置ならびに割込制御方法
US6571301B1 (en) Multi processor system and FIFO circuit
JPH06301799A (ja) データ供給制御装置
US6134642A (en) Direct memory access (DMA) data transfer requiring no processor DMA support
JP3982077B2 (ja) マルチプロセッサシステム
EP1115065B1 (en) Effective channel priority processing for transfer controller with hub and ports
JP2003196151A (ja) データメモリ制御装置
JPH0962610A (ja) Dmaコントローラ
JP2002312302A (ja) 周辺装置
JP2001014266A (ja) Dma転送回路およびdma転送方法
JPH08249269A (ja) Dma転送制御方法及びdma転送制御装置
JPH044630B2 (ja)
JP2000315187A (ja) メモリ制御装置とメモリ制御方法とその記録媒体
JPH0333951A (ja) マイクロコンピュータシステム
JPH01295347A (ja) マイクロコンピュータ装置
JPH11110338A (ja) Dma制御システム
JPH0969071A (ja) データ出力装置
JPS63196903A (ja) プログラマブルコントロ−ラ
JPH03182945A (ja) 主記憶内データ転送方式
JPH01284950A (ja) 入出力チャネル方式
KR19990026503A (ko) 다중 프로세서의 트랜잭션 제어방법 및 장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010227