JP3247330B2 - 複数プロセッサシステム - Google Patents

複数プロセッサシステム

Info

Publication number
JP3247330B2
JP3247330B2 JP35710597A JP35710597A JP3247330B2 JP 3247330 B2 JP3247330 B2 JP 3247330B2 JP 35710597 A JP35710597 A JP 35710597A JP 35710597 A JP35710597 A JP 35710597A JP 3247330 B2 JP3247330 B2 JP 3247330B2
Authority
JP
Japan
Prior art keywords
data
slave
transfer
master
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35710597A
Other languages
English (en)
Other versions
JPH11184831A (ja
Inventor
俊郎 山下
敏章 下田
哲也 高橋
和茂 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP35710597A priority Critical patent/JP3247330B2/ja
Priority to US09/210,646 priority patent/US6377979B1/en
Publication of JPH11184831A publication Critical patent/JPH11184831A/ja
Application granted granted Critical
Publication of JP3247330B2 publication Critical patent/JP3247330B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1001—Protocols in which an application is distributed across nodes in the network for accessing one among a plurality of replicated servers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，マスタ側システム
とスレーブ側システムとの間で共有メモリを介したデー
タ転送を必要とする複数プロセッサシステムに関するも
のである。
【０００２】
【従来の技術】入出力ポートを２つ持ついわゆるデュア
ルポートメモリ（共有メモリ）を使用して，２つのＣＰ
Ｕシステムの間でデータ転送を行う複数プロセッサシス
テムが，例えば特開平８−１６１２８３号公報に提案さ
れている。この複数プロセッサシステムＺ０は，図５に
示すような回路構成のもと，スレーブ側ＣＰＵ２２をリ
セットしている間に，マスタ側ＣＰＵ２１がデュアルポ
ートメモリ２３にスレーブ側ＣＰＵ２２のブートアップ
プログラムを書き込み，上記リセット状態の解除によっ
てスレーブ側ＣＰＵ２２が上記デュアルポートメモリ２
３内の上記ブートアッププログラムを実行して立ち上が
るように動作することにより，スレーブ側システムから
ＲＯＭを無くすことを可能としたものである。また，ス
レーブ側ＣＰＵ２２は，上記転送されたブートアッププ
ログラムを実行して，上記マスタ側ＣＰＵ２１によって
上記デュアルポートメモリ２３に書き込まれたデータを
読み出してＲＡＭ２７内に格納する処理を繰り返すこと
により，上記デュアルポートメモリ２３の容量よりも大
きなデータの転送を可能としている。
【０００３】
【発明が解決しようとする課題】ところで，上述のよう
な複数プロセッサシステムを例えば圧縮符号化されたデ
ィジタル音楽データの再生装置に用いる場合，スレーブ
側システムのメモリ内には復号化プログラムが格納され
る。そして，スレーブ側システムでは，上記復号化プロ
グラムを実行することにより，マスタ側システムから逐
次転送される音楽データを復号化しつつ再生する処理が
行われる。ここで，例えばＴｗｉｎＶＱのような音楽圧
縮アルゴリズムにおける復号化プログラムは，メインプ
ログラムとそれに付随するテーブルデータなどから構成
されており，またそれらは連続したメモリ領域に格納さ
れない場合が多い。そして，上記テーブルデータは，例
えば曲によって部分的に変化する場合がある。従って，
各曲の再生前に，上記テーブルデータの曲毎の変化部分
のみを部分的に変更することが最も効率的である。しか
しながら，上記従来のシステムでは，マスタ側システム
からスレーブ側システムへのプログラム転送の際，転送
するプログラムをデュアルポートメモリ２３の容量以下
に分割し，単純に上から順次転送する方法がとられてい
るため，プログラムの部分変更の場合でも結局全てを変
更する必要があり，時間を要する上に電力の浪費にもつ
ながるという問題点があった。また，上記従来のシステ
ムでは，マスタ側システムからスレーブ側システムへの
データ転送に際しては，マスタ側システムは予め定めら
れた転送アドレス，データ長に基づいてデータを転送す
るため，スレーブ側システムに仕様変更があった場合に
はマスタ側システムについても仕様変更しなければなら
ず，対応が容易ではなかった。本発明は上記事情に鑑み
てなされたものであり，その目的とするところは，マス
タ側システムからスレーブ側システムにデータ転送を行
う際に，スレーブ側システム内のデータ（プログラム）
の部分的な変更のみを行うことが可能であり，更にスレ
ーブ側システムの仕様変更にも柔軟に対応できる複数プ
ロセッサシステムを提供することである。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に本発明は，１つのＣＰＵを有するマスタ側システム
と，１つのＣＰＵと該ＣＰＵによって読み書き可能なメ
モリとを有する１又は２以上のスレーブ側システムと，
上記マスタ側システムと上記各スレーブ側システムのそ
れぞれのＣＰＵを接続する共有メモリとを具備し，上記
マスタ側システムから上記スレーブ側システムのメモリ
上への上記共有メモリを介したデータ転送が上記共有メ
モリの容量以下の転送ブロック毎に行われる複数プロセ
ッサシステムにおいて，上記転送ブロックが，上記マス
タ側システム上の転送データを１又は複数に分割した分
割データと，該分割データの上記スレーブ側システムの
メモリへの書き込み開始番地を示す情報と，上記分割デ
ータのデータ長を示す情報とで構成されてなることを特
徴とする複数プロセッサシステムとして構成され，上記
転送データが，上記スレーブ側システムで動作する所定
のプログラムによる処理対象データである場合には，上
記転送ブロックを構成する上記スレーブ側システムのメ
モリへの書き込み開始番地及び上記分割データのデータ
長が，上記処理対象データの転送の際に上記スレーブ側
システムから上記マスタ側システムに対して指示される
ものである。これにより，処理対象データの転送に際し
てのマスタ側システムの処理としてはスレーブ側システ
ムから指示された通りに転送ブロックを編成し，送信す
るだけでよいため，例えばスレーブ側システムに仕様変
更があったような場合でもそれに伴うマスタ側システム
の仕様変更の必要がなく，スレーブ側システムの仕様変
更に柔軟に対応できる。
【０００５】また，上記所定のプログラムは例えば復号
化プログラムであり，上記処理対象データは例えば圧縮
符号化されたディジタルデータ，例えば音声データなど
である。また，上記スレーブ側システムと上記共有メモ
リとを一体化して１チップＬＳＩとして構成することも
可能である。
【０００６】
【作用】本発明に係る複数プロセッサシステムによれ
ば，マスタ側システムからスレーブ側システムのメモリ
へのデータ転送の際に，共有メモリの容量以下の各転送
ブロック毎に書き込み開始番地とデータ長の情報が付加
される。従って，例えばスレーブ側のメモリ内のプログ
ラムの一部分のみが変化するような場合に，その変化部
分のみのデータを所定の番地に転送して上記変更部分の
みを容易に変更することができるため，プログラム全体
を転送しなおす場合に比べて転送処理時間が短縮され，
消費電力も抑制できる。また，スレーブ側システムで処
理する処理対象データの転送に際しては，スレーブ側シ
ステムからマスタ側システムに対して，転送される上記
処理対象データの開始番地とデータ長とが指定されるた
め，マスタ側システムの処理としてはスレーブ側システ
ムから指示された通りに転送ブロックを編成し，送信す
るだけでよい。従って，スレーブ側システムに仕様変更
があったような場合でも，それに伴うマスタ側システム
の仕様変更は必要ないため，仕様変更に柔軟に対応でき
る。
【０００７】更に，各転送ブロック毎に書き込み開始番
地とデータ長の情報が付加されることにより，例えば複
数の転送ブロック単位，即ちひとかたまりの転送データ
の単位で書き込み開始番地とデータ長とを指定する場合
に比べて，マスタ側システム，スレーブ側システム共に
制御プログラムを簡素化することができる。また，転送
時のエラーに強くなり，たとえ転送エラーが発生したと
しても共有メモリ内の転送ブロック単位での修復が可能
である。更に，スレーブ側システムが共有メモリから自
分のメモリにデータをコピーする際に，その時毎に見え
ている各転送ブロック内で開始番地とデータ長の付加情
報と分割データとをそれぞれチェックすれば確実なデー
タ転送確認が行えるため，確認動作（ベリファイ機能）
が容易化，確実化される。また，マスタ側システムから
スレーブ側システムのメモリ領域を自由に変更可能であ
るため，スレーブ側システムをきめ細かく制御して動作
の高速化を図ることも可能である。
【０００８】
【発明の実施の形態】以下，添付図面を参照して本発明
の実施の形態及び実施例につき説明し，本発明の理解に
供する。尚，以下の実施の形態及び実施例は，本発明を
具体化した一例であって，本発明の技術的範囲を限定す
る性格のものではない。ここに，図１は本発明の実施の
形態に係る複数プロセッサシステムＺ１におけるマスタ
側システムからスレーブ側システムへのデータ転送形
態，及びその際の各転送ブロックの構成を示す説明図，
図２は本発明の実施の形態に係る複数プロセッサシステ
ムＺ１の概略構成を示すブロック図，図３は復号化プロ
グラム，若しくはその変更データの転送処理手順を示す
フローチャート，図４は音楽データの転送処理手順を示
すフローチャートである。本実施の形態では，本発明を
ディジタル化された音楽データ（ディジタルデータの一
例）の再生装置に適用した例を示す。複数プロセッサシ
ステムＺ１は，図２に示すように，ＣＰＵ１，ＲＯＭ
２，ＲＡＭ３，割り込みコントローラ４，及びＩ／Ｏコ
ントローラ５を具備するマスタ側システムＭと，同様に
ＣＰＵ１１，ＲＯＭ１２，ＲＡＭ１３，割り込みコント
ローラ１４，及びＩ／Ｏコントローラ１５を具備するス
レーブ側システムＳと，上記マスタ側システムＭとスレ
ーブ側システムＳのそれぞれのＣＰＵ１，１１を接続す
るデュアルポートメモリ（以下，ＤＰＲＡＭという）２
０とで構成されている。上記マスタ側システムＭとスレ
ーブ側システムＳとは，それぞれの割り込みコントロー
ラ４，１４，及びＩ／Ｏコントローラ５，１５を図２の
ように接続することにより同期が取られる。スレーブ側
システムＳのＲＡＭ１３には，マスタ側システムＭから
上記ＤＰＲＡＭ２０を介して転送された復号化プログラ
ムが記憶される。この復号化プログラムは，メインプロ
グラムとそれに付随するテーブルデータとで構成されて
いる。尚，上記テーブルデータは復号対象とする音楽デ
ータの曲毎に部分的に異なる値が用いられる。更に，上
記ＲＡＭ１３の一部の領域には，マスタ側システムＭか
ら上記ＤＰＲＡＭ２０を介して順次転送される圧縮符号
化された音楽データが順次記憶される。上記ＲＡＭ１３
に順次記憶される上記音楽データは，上記復号化プログ
ラムに基づいてＣＰＵ１１で復号化され，再生される。
尚，上記音楽データの曲の切替え時には，次の曲に対応
する上記テーブルデータの変更データのみが，上記マス
タ側システムＭから上記ＤＰＲＡＭ２０を介してスレー
ブ側システムＳのＲＡＭ１３に転送され，上記テーブル
データの一部のみが更新される。
【０００９】また，上記マスタ側システムＭから上記Ｄ
ＰＲＡＭ２０を介してスレーブ側システムＳに転送され
る転送データは，その内容がプログラム（メインプログ
ラム及びテーブルデータ），テーブルデータの変更デー
タ，音楽データの何れであっても，図１に示すようなデ
ータ構成を持つ転送ブロック毎に転送される。即ち，各
転送ブロックは，上記転送データを分割した分割データ
Ｄ０，Ｄ１，Ｄ２，…と，それらの分割データの上記ス
レーブ側システムＳのＲＡＭ１３上での開始番地Ａ０，
Ａ１，Ａ２，…と上記分割データのデータ長(length)と
を表す２つの情報データとで構成され，更に各転送ブロ
ックはＤＰＲＡＭ２０の容量以下のデータ長に形成され
ている。従って，上記各転送ブロックにおけるデータ長
(length)は，ＤＰＲＡＭ２０の容量から上記２つの情報
データのデータ長を引いたものが最大値となる。尚，最
後の転送ブロックは，データ長(length)として０が指定
され（終了マーク），これによりスレーブ側システムＳ
に対して転送データの終了を認識させる。このように，
各転送ブロックに開始番地とデータ長の情報が付加され
ていることにより，上述した復号化プログラムの一部の
みの変更が容易に実現でき，曲毎に異なるパラメータを
極めて短時間で効率よく変更することが可能となる。
【００１０】続いて，複数プロセッサシステムＺ１にお
けるデータ転送手順を，復号化プログラム（メインプロ
グラムとそのテーブルデータ），若しくはその変更デー
タの転送と，音楽データの転送とに分けて，図３および
図４に示すフローチャートを用いて具体的に説明する。 ［復号化プログラム，若しくはその変更データの転送］
復号化プログラムをマスタ側システムＭのＲＡＭ３から
上記ＤＰＲＡＭ２０を介してスレーブ側システムＳのＲ
ＡＭ１３に転送する手順を図３を用いて説明する。ま
ず，マスタ側システムＭでは，転送対象の復号化プログ
ラムを，図１に示すような分割データＤ０，Ｄ１，Ｄ
２，…に分割し，各分割データにそれぞれ上記スレーブ
側システムＳのＲＡＭ１３上での開始番地Ａ０，Ａ１，
Ａ２，…と，上記分割データのデータ長(length)とを付
加した転送ブロックを予めＲＡＭ３上に作成する。そし
て，スレーブ側システムＳをリセットして安定した状態
にした後（ステップＳ２１），マスタ側のＣＰＵ１は上
記転送ブロックの１つをＤＰＲＡＭ２０に書き込む（ス
テップＳ１１）。ＤＰＲＡＭ２０への書き込みが終了す
ると，マスタ側ＣＰＵ１はスレーブ側ＣＰＵ１１に対し
て割り込みなどの手段で書き込み完了の信号を送信する
（ステップＳ１２）。そして，続いて転送する転送ブロ
ックが存在する時は，スレーブ側ＣＰＵ１１からのデー
タ転送要求待ちとなる（ステップＳ１４）。
【００１１】スレーブ側ＣＰＵ１１はマスタ側ＣＰＵ１
から上記書き込み完了の信号を受けると（ステップＳ２
２），マスタ側ＣＰＵ１によって書き込まれた上記ＤＰ
ＲＡＭ２０上のデータの内，まず最初の開始番地Ａ０と
データ長(length)とを読み込み，続いて，上記ＤＰＲＡ
Ｍ２０上のデータＤ０を上記データ長(length)分だけ読
み込んで上記開始番地Ａ０にコピーする（ステップＳ２
３）。ここで，上記データ長(length)が０であれば（ス
テップＳ２４），これを終了マークと認識し，上記開始
番地へジャンプして（ステップＳ２６），転送した復号
化プログラムの実行を開始する（ステップＳ２７）。上
記データ長(length)が０でなければ，スレーブ側ＣＰＵ
１１はマスタ側ＣＰＵ１に対して割り込みなどの手段
で，続くデータの転送要求の信号を送信し（ステップＳ
２５），書き込み完了待ちとなる（ステップＳ２２）。
マスタ側ＣＰＵ１は上記データ転送要求の信号を受ける
と（ステップＳ１４），続く転送ブロックの１つをＤＰ
ＲＡＭ２０に書き込み（ステップＳ１１），スレーブ側
ＣＰＵ１１に対して割り込みなどの手段で書き込み完了
の信号を送信する（ステップＳ１２）。スレーブ側ＣＰ
Ｕ１１はマスタ側ＣＰＵ１から上記書き込み完了の信号
を受けると（ステップＳ２２），マスタ側ＣＰＵ１によ
って書き込まれた上記ＤＰＲＡＭ２０上のデータを開始
番地Ａ１にコピーする（ステップＳ２３）。マスタ側シ
ステムＭ，スレーブ側システムＳ共，最後の転送ブロッ
クの転送が終了するまでそれぞれ上記ステップＳ１１〜
Ｓ１４，ステップＳ２２〜Ｓ２５の処理を繰り返し行
う。
【００１２】以上の例では，復号化プログラム全体の転
送を行う場合の例を示したが，上記復号化プログラムに
含まれるテーブルデータの一部のみを変更する際の変更
データについても，全く同様の方法で転送が行われる。
尚，上述したように，各転送ブロック毎に開始番地とデ
ータ長とが指定されているため，転送ブロック内の分割
データＤ０，Ｄ１，Ｄ２，…はＲＡＭ１３内の分散した
領域に転送することが可能である。従って，例えば音楽
データの曲毎に上記テーブルデータの一部が異なる場合
に，次曲のデータの転送に先立って上記テーブルデータ
の一部のみを更新することができるため，テーブルデー
タの一部の変更のためにプログラム全体を更新する場合
に比べて転送処理が短縮され，消費電力も抑制できる。
【００１３】［音楽データの転送］続いて，スレーブ側
システムＳにおいて再生される音楽プログラムを，マス
タ側システムＭのＲＡＭ３から上記ＤＰＲＡＭ２０を介
してスレーブ側システムＳのＲＡＭ１３に転送する手順
を図４を用いて説明する。まず，音楽データの転送に先
立って，スレーブ側システムＳのＣＰＵ１１は，初期化
処理（ステップＳ４１）の後，マスタ側システムＭのＣ
ＰＵ１に対して，転送される音楽データの開始番地とデ
ータ長とを指示すると共に（ステップＳ４２），データ
転送要求を行う。マスタ側ＣＰＵ１では，スレーブ側Ｃ
ＰＵ１１からのデータ転送要求を受けると（ステップＳ
３１），上記指示された開始番地とデータ長とに基づい
て，転送対象の音楽データを図１に示すような分割デー
タＤ０，Ｄ１，Ｄ２，…に分割し，開始番地Ａ０，Ａ
１，Ａ２，…とデータ長(length)とを付加した転送ブロ
ックをＲＡＭ３上に作成し，上記転送ブロックの１つを
ＤＰＲＡＭ２０に書き込む（ステップＳ３２）。ＤＰＲ
ＡＭ２０への書き込みが終了すると，マスタ側ＣＰＵ１
はスレーブ側ＣＰＵ１１に対して割り込みなどの手段で
書き込み完了の信号を送信した後（ステップＳ３３），
スレーブ側ＣＰＵ１１からのデータ転送要求待ちとなる
（ステップＳ３４）。スレーブ側ＣＰＵ１１はマスタ側
ＣＰＵ１から上記書き込み完了の信号を受けると（ステ
ップＳ４４），マスタ側ＣＰＵ１によって書き込まれた
上記ＤＰＲＡＭ２０上のデータの内，まず最初の開始番
地Ａ０とデータ長(length)とを読み込み，続いて，上記
ＤＰＲＡＭ２０上のデータＤ０を上記データ長(length)
分だけ読み込んで上記開始番地Ａ０にコピーする（ステ
ップＳ４５）。その後，スレーブ側ＣＰＵ１１はマスタ
側ＣＰＵ１に対して割り込みなどの手段で続くデータの
転送要求の信号を送信すると共に（ステップＳ４６），
上記ステップＳ４５でＲＡＭ１３上に読み込んだ音楽デ
ータの処理（復号化，再生処理）を行う（ステップＳ４
７）。
【００１４】マスタ側ＣＰＵ１は上記データ転送要求の
信号を受けると（ステップＳ３４），続く転送ブロック
の１つをＤＰＲＡＭ２０に書き込み（ステップＳ３
５），スレーブ側ＣＰＵ１１に対して割り込みなどの手
段で書き込み完了の信号を送信する（ステップＳ３
６）。スレーブ側ＣＰＵ１１はマスタ側ＣＰＵ１から上
記書き込み完了の信号を受けると（ステップＳ４８），
マスタ側ＣＰＵ１によって書き込まれた上記ＤＰＲＡＭ
２０上のデータを開始番地Ａ１にコピーする（ステップ
Ｓ４５）。マスタ側システムＭ，スレーブ側システムＳ
共，最後の転送ブロックの転送が終了し，転送された音
楽データの処理が終了するまでそれぞれ上記ステップＳ
３４〜Ｓ３６，ステップＳ４５〜Ｓ４８の処理を繰り返
し行う。以上のように，音楽データの転送に際しては，
スレーブ側システムＳからマスタ側システムＭに対して
転送される音楽データの開始番地とデータ長とが指定さ
れるため，マスタ側システムＭの処理としてはスレーブ
側システムＳから指示された通りに転送ブロックを編成
し，送信するだけでよい。従って，スレーブ側システム
Ｓに仕様変更があったような場合でも，それに伴うマス
タ側システムＭの仕様変更は必要ないため，仕様変更に
柔軟に対応できる。
【００１５】以上説明したように，本実施の形態に係る
複数プロセッサシステムＺ１では，プログラムやデータ
をマスタ側システムＭからスレーブ側システムＳに送信
する際に，ＤＰＲＡＭ２０の容量以下の各転送ブロック
毎に書き込み開始番地とデータ長の情報が付加されるた
め，例えばスレーブ側のＲＡＭ１３内のプログラムの一
部分のみが変化するような場合に，その変化部分のみの
データを所定の番地に転送して上記変更部分のみを容易
に変更することができるため，プログラム全体を転送し
なおす場合に比べて転送処理時間が短縮され，消費電力
も抑制できる。また，音楽データなどの転送に際して
は，スレーブ側システムＳからマスタ側システムＭに対
して，転送される音楽データの開始番地とデータ長とが
指定されるため，マスタ側システムＭの処理としてはス
レーブ側システムＳから指示された通りに転送ブロック
を編成し，送信するだけでよい。従って，スレーブ側シ
ステムＳに仕様変更があったような場合でも，それに伴
うマスタ側システムＭの仕様変更は必要ないため，仕様
変更に柔軟に対応できる。更に，各転送ブロック毎に書
き込み開始番地とデータ長の情報が付加されることによ
り，次のような効果も期待できる。即ち，例えば複数の
転送ブロック単位，即ちひとかたまりの転送データの単
位で書き込み開始番地とデータ長とを指定する場合に比
べて，マスタ側システム，スレーブ側システム共に制御
プログラムを簡素化することができる。また，転送時の
エラーに強くなり，たとえ転送エラーが発生したとして
もＤＰＲＡＭ内の転送ブロック単位での修復が可能であ
る。更に，スレーブ側システムＳがＤＰＲＡＭ２０から
ＲＡＭ１３にデータをコピーする際に，その時毎に見え
ている各転送ブロック内で開始番地とデータ長の付加情
報と分割データとをそれぞれチェックすれば確実なデー
タ転送確認が行えるため，確認動作（ベリファイ機能）
が容易化，確実化される。また，マスタ側システムから
スレーブ側システムのメモリ領域を自由に変更可能であ
るため，スレーブ側システムをきめ細かく制御して動作
の高速化を図ることも可能である。
【００１６】
【実施例】上記実施の形態に係る複数プロセッサシステ
ムＺ１において，上記スレーブ側システムＳと上記ＤＰ
ＲＡＭ２０とを一体化して１チップＬＳＩとして構成す
ることも可能である。また，上記実施の形態では，本発
明を音楽データ（音声データ）の再生装置に用いる場合
を示したが，取り扱うディジタル情報は音声データに限
らず，静止画，動画，活字情報など様々なものを対象と
する事が可能である。
【００１７】
【発明の効果】以上説明したように，本発明は，１つの
ＣＰＵを有するマスタ側システムと，１つのＣＰＵと該
ＣＰＵによって読み書き可能なメモリとを有する１又は
２以上のスレーブ側システムと，上記マスタ側システム
と上記各スレーブ側システムのそれぞれのＣＰＵを接続
する共有メモリとを具備し，上記マスタ側システムから
上記スレーブ側システムのメモリ上への上記共有メモリ
を介したデータ転送が上記共有メモリの容量以下の転送
ブロック毎に行われる複数プロセッサシステムにおい
て，上記転送ブロックが，上記マスタ側システム上の転
送データを１又は複数に分割した分割データと，該分割
データの上記スレーブ側システムのメモリへの書き込み
開始番地と，上記分割データのデータ長とを示す情報と
で構成されてなることを特徴とする複数プロセッサシス
テムとして構成されているため，例えばスレーブ側のメ
モリ内のプログラムの一部分のみが変化するような場合
に，その変化部分のみのデータを所定の番地に転送して
上記変更部分のみを容易に変更することができるため，
プログラム全体を転送しなおす場合に比べて転送処理時
間が短縮され，消費電力も抑制できる。また，上記処理
対象データの転送の際に，上記スレーブ側システムから
上記マスタ側システムに対して，上記各転送ブロックの
上記書き込み開始番地とデータ長とを指示するようにす
れば，処理対象データの転送に際してのマスタ側システ
ムの処理としてはスレーブ側システムから指示された通
りに転送ブロックを編成し，送信するだけでよいため，
例えばスレーブ側システムに仕様変更があったような場
合でもそれに伴うマスタ側システムの仕様変更の必要が
なく，スレーブ側システムの仕様変更に柔軟に対応でき
る。
【００１８】更に，各転送ブロック毎に書き込み開始番
地とデータ長の情報が付加されることにより，例えば複
数の転送ブロック単位，即ちひとかたまりの転送データ
の単位で書き込み開始番地とデータ長とを指定する場合
に比べて，マスタ側システム，スレーブ側システム共に
制御プログラムを簡素化することができる。また，転送
時のエラーに強くなり，たとえ転送エラーが発生したと
しても共有メモリ内の転送ブロック単位での修復が可能
である。更に，スレーブ側システムが共有メモリから自
分のメモリにデータをコピーする際に，その時毎に見え
ている各転送ブロック内で開始番地とデータ長の付加情
報と分割データとをそれぞれチェックすれば確実なデー
タ転送確認が行えるため，確認動作（ベリファイ機能）
が容易化，確実化される。また，マスタ側システムから
スレーブ側システムのメモリ領域を自由に変更可能であ
るため，スレーブ側システムをきめ細かく制御して動作
の高速化を図ることも可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る複数プロセッサシ
ステムＺ１におけるマスタ側システムからスレーブ側シ
ステムへのデータ転送形態，及びその際の各転送ブロッ
クの構成を示す説明図。
【図２】 本発明の実施の形態に係る複数プロセッサシ
ステムＺ１の概略構成を示すブロック図。
【図３】 復号化プログラム，若しくはその変更データ
の転送処理手順を示すフローチャート。
【図４】 音楽データの転送処理手順を示すフローチャ
ート。
【図５】 従来例に係る複数プロセッサシステムＺ０の
概略構成を示すブロック図。
【符号の説明】
１３…ＲＡＭ（スレーブ側メモリ） ２０…デュアルポートメモリ（共有メモリ） Ｍ…マスタ側システム Ｓ…スレーブ側システム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 哲也 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所 神戸総合技術研 究所内 (72)発明者 原田 和茂 東京都千代田区丸の内１丁目８番２号 株式会社神戸製鋼所 東京本社内 (56)参考文献 特開 平１−229357（ＪＰ，Ａ) 特開 平６−348503（ＪＰ，Ａ) 特開 平６−266681（ＪＰ，Ａ) 特開 平３−262064（ＪＰ，Ａ) 特開 平２−232762（ＪＰ，Ａ) 特開 昭63−240661（ＪＰ，Ａ) 特開 昭51−6625（ＪＰ，Ａ) 国際公開96／16366（ＷＯ，Ａ１) Ｉ／Ｏ編集部編，「Ｉ／Ｏ別冊ＦＭ− ８活用研究」，第２版，株式会社工学 社，昭和57年８月５日，ｐ．60−64, 250−251，267 守谷健弘，金子孝夫，”重み付きベク トル量子化手法を用いた楽音・音声圧縮 方式−ＴｗｉｎＶＱ”，Ｉｎｔｅｒｆａ ｃｅ，ＣＱ出版株式会社，1997年７月１ 日，第23巻，第７号，ｐ．143−153 守谷健弘，金子孝夫，”インターネッ トでの利用進む音楽圧縮技術ＴｗｉｎＶ Ｑ”，日経エレクトロニクス，日経ＢＰ 社，1997年４月21日，第687号，ｐ．181 −204 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/16 - 15/177 G06F 13/38

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 １つのＣＰＵを有するマスタ側システム
    と，１つのＣＰＵと該ＣＰＵによって読み書き可能なメ
    モリとを有する１又は２以上のスレーブ側システムと，
    上記マスタ側システムと上記各スレーブ側システムのそ
    れぞれのＣＰＵを接続する共有メモリとを具備し，上記
    マスタ側システムから上記スレーブ側システムのメモリ
    上への上記共有メモリを介したデータ転送が上記共有メ
    モリの容量以下の転送ブロック毎に行われる複数プロセ
    ッサシステムにおいて， 上 記転送ブロックは，上記マスタ側システム上の転送デ
    ータを１又は複数に分割した分割データと，該分割デー
    タの上記スレーブ側システムのメモリへの書き込み開始
    番地を示す情報と，上記分割データのデータ長を示す情
    報とで構成されるものであり，上記スレーブ側システムは， 上記転送データが上記スレ
    ーブ側システムで動作する所定のプログラムによる処理
    対象データである場合には，上記転送ブロックを構成す
    る上記スレーブ側システムのメモリへの書き込み開始番
    地及び上記分割データのデータ長を上記マスタ側システ
    ムに対して指示するものであることを特徴とする複数プ
    ロセッサシステム。
  2. 【請求項２】 上記所定のプログラムが復号化プログラ
    ムであり，上記処理対象データが圧縮符号化されたディ
    ジタルデータである請求項１に記載の複数プロセッサシ
    ステム。
  3. 【請求項３】 上記処理対象データが音声データである
    請求項１又は２のいずれかに記載の複数プロセッサシス
    テム。
  4. 【請求項４】 上記スレーブ側システムと上記共有メモ
    リとが一体化されて１チップＬＳＩとして構成される請
    求項１〜３のいずれかに記載の複数プロセッサシステ
    ム。
JP35710597A 1997-12-25 1997-12-25 複数プロセッサシステム Expired - Fee Related JP3247330B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35710597A JP3247330B2 (ja) 1997-12-25 1997-12-25 複数プロセッサシステム
US09/210,646 US6377979B1 (en) 1997-12-25 1998-12-14 Multiple-processor system and method for transferring data and/or a program stored in one processor to another processor in order to process the data or to execute the program therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35710597A JP3247330B2 (ja) 1997-12-25 1997-12-25 複数プロセッサシステム

Publications (2)

Publication Number Publication Date
JPH11184831A JPH11184831A (ja) 1999-07-09
JP3247330B2 true JP3247330B2 (ja) 2002-01-15

Family

ID=18452412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35710597A Expired - Fee Related JP3247330B2 (ja) 1997-12-25 1997-12-25 複数プロセッサシステム

Country Status (2)

Country Link
US (1) US6377979B1 (ja)
JP (1) JP3247330B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2365545B (en) * 1999-12-23 2004-06-02 Ibm Data processing system with master and slave processors
US20030126413A1 (en) * 2000-01-06 2003-07-03 Tony S. El-Kik Processor system including internal address generator for implementing single and burst data transfers
US7388949B2 (en) * 2000-12-28 2008-06-17 At&T Delaware Intellectual Property, Inc. System and method for audio caller identification service
US6826662B2 (en) * 2001-03-22 2004-11-30 Sony Computer Entertainment Inc. System and method for data synchronization for a computer architecture for broadband networks
US6961475B2 (en) * 2001-03-30 2005-11-01 Ricoh Co., Ltd. Context model access to memory based on run and skip counts and context model skipping
US7085358B2 (en) 2001-06-25 2006-08-01 Bellsouth Intellectual Property Corporation Visual caller identification
US7403768B2 (en) * 2001-08-14 2008-07-22 At&T Delaware Intellectual Property, Inc. Method for using AIN to deliver caller ID to text/alpha-numeric pagers as well as other wireless devices, for calls delivered to wireless network
US7315614B2 (en) 2001-08-14 2008-01-01 At&T Delaware Intellectual Property, Inc. Remote notification of communications
US7269249B2 (en) * 2001-09-28 2007-09-11 At&T Bls Intellectual Property, Inc. Systems and methods for providing user profile information in conjunction with an enhanced caller information system
US7315618B1 (en) 2001-12-27 2008-01-01 At&T Bls Intellectual Property, Inc. Voice caller ID
JP4453238B2 (ja) * 2002-03-28 2010-04-21 日本電気株式会社 ２重化プロセッサシステム
DE10221206B4 (de) * 2002-05-13 2008-04-03 Systemonic Ag Burst Zugriffsverfahren auf Co-Prozessoren
US7623645B1 (en) 2002-07-23 2009-11-24 At&T Intellectual Property, I, L.P. System and method for gathering information related to a geographical location of a caller in a public switched telephone network
US7139374B1 (en) 2002-07-23 2006-11-21 Bellsouth Intellectual Property Corp. System and method for gathering information related to a geographical location of a callee in a public switched telephone network
US7010734B2 (en) * 2002-10-21 2006-03-07 Sun Microsystems, Inc. Method for microprocessor test insertion reduction
CH704101B1 (de) * 2002-11-06 2012-05-31 Barix Ag Verfahren und Vorrichtung zur synchronisierten Wiedergabe von Datenströmen.
US7463727B2 (en) * 2003-04-18 2008-12-09 At&T International Property, I, L.P. Caller ID messaging device
US7443964B2 (en) 2003-04-18 2008-10-28 At&T Intellectual Property, I,L.P. Caller ID messaging
US7978833B2 (en) * 2003-04-18 2011-07-12 At&T Intellectual Property I, L.P. Private caller ID messaging
US7623849B2 (en) * 2003-11-13 2009-11-24 At&T Intellectual Property, I, L.P. Method, system, and storage medium for providing comprehensive originator identification services
US7672444B2 (en) 2003-12-24 2010-03-02 At&T Intellectual Property, I, L.P. Client survey systems and methods using caller identification information
US8195136B2 (en) 2004-07-15 2012-06-05 At&T Intellectual Property I, L.P. Methods of providing caller identification information and related registries and radiotelephone networks
US9146865B2 (en) * 2005-01-26 2015-09-29 Lantiq Beteiligungs-GmbH & Co.KG Operating a dual-ported internal memory
JP5458574B2 (ja) * 2006-06-27 2014-04-02 日本電気株式会社 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末
US8160226B2 (en) 2007-08-22 2012-04-17 At&T Intellectual Property I, L.P. Key word programmable caller ID
US8243909B2 (en) 2007-08-22 2012-08-14 At&T Intellectual Property I, L.P. Programmable caller ID
KR101430687B1 (ko) * 2007-09-28 2014-08-18 삼성전자주식회사 다이렉트 억세스 부팅동작을 갖는 멀티 프로세서 시스템 및그에 따른 다이렉트 억세스 부팅방법
US8145749B2 (en) * 2008-08-11 2012-03-27 International Business Machines Corporation Data processing in a hybrid computing environment
US8141102B2 (en) * 2008-09-04 2012-03-20 International Business Machines Corporation Data processing in a hybrid computing environment
US7984267B2 (en) * 2008-09-04 2011-07-19 International Business Machines Corporation Message passing module in hybrid computing system starting and sending operation information to service program for accelerator to execute application program
US8230442B2 (en) 2008-09-05 2012-07-24 International Business Machines Corporation Executing an accelerator application program in a hybrid computing environment
US8527734B2 (en) * 2009-01-23 2013-09-03 International Business Machines Corporation Administering registered virtual addresses in a hybrid computing environment including maintaining a watch list of currently registered virtual addresses by an operating system
US9286232B2 (en) * 2009-01-26 2016-03-15 International Business Machines Corporation Administering registered virtual addresses in a hybrid computing environment including maintaining a cache of ranges of currently registered virtual addresses
US8843880B2 (en) * 2009-01-27 2014-09-23 International Business Machines Corporation Software development for a hybrid computing environment
US8255909B2 (en) * 2009-01-28 2012-08-28 International Business Machines Corporation Synchronizing access to resources in a hybrid computing environment
US8001206B2 (en) * 2009-01-29 2011-08-16 International Business Machines Corporation Broadcasting data in a hybrid computing environment
US20100191923A1 (en) * 2009-01-29 2010-07-29 International Business Machines Corporation Data Processing In A Computing Environment
US9170864B2 (en) * 2009-01-29 2015-10-27 International Business Machines Corporation Data processing in a hybrid computing environment
US8010718B2 (en) * 2009-02-03 2011-08-30 International Business Machines Corporation Direct memory access in a hybrid computing environment
US8037217B2 (en) * 2009-04-23 2011-10-11 International Business Machines Corporation Direct memory access in a hybrid computing environment
US8180972B2 (en) 2009-08-07 2012-05-15 International Business Machines Corporation Reducing remote reads of memory in a hybrid computing environment by maintaining remote memory values locally
US9417905B2 (en) * 2010-02-03 2016-08-16 International Business Machines Corporation Terminating an accelerator application program in a hybrid computing environment
US8578132B2 (en) * 2010-03-29 2013-11-05 International Business Machines Corporation Direct injection of data to be transferred in a hybrid computing environment
US9015443B2 (en) 2010-04-30 2015-04-21 International Business Machines Corporation Reducing remote reads of memory in a hybrid computing environment
JP2016024563A (ja) * 2014-07-17 2016-02-08 富士通株式会社 ストレージ制御装置、ストレージシステムおよびストレージ制御プログラム
CN109240940A (zh) * 2018-09-03 2019-01-18 军创（厦门）自动化科技有限公司 一种大容量NAND Flash数据存储方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109329A (en) * 1987-02-06 1992-04-28 At&T Bell Laboratories Multiprocessing method and arrangement
EP0384635B1 (en) * 1989-02-24 1997-08-13 AT&T Corp. Adaptive job scheduling for multiprocessing systems
US5412803A (en) * 1992-02-20 1995-05-02 International Business Machines Corporation Communications system having plurality of originator and corresponding recipient buffers with each buffer having three different logical areas for transmitting messages in single transfer
JP3256812B2 (ja) * 1992-08-03 2002-02-18 株式会社日立製作所 通信制御装置およびプロセッサ装置
JPH07219913A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd マルチプロセッサシステムの制御方法及び装置
US5987506A (en) * 1996-11-22 1999-11-16 Mangosoft Corporation Remote access and geographically distributed computers in a globally addressable storage environment
US6018782A (en) * 1997-07-14 2000-01-25 Advanced Micro Devices, Inc. Flexible buffering scheme for inter-module on-chip communications
EP0872978A1 (en) * 1997-04-18 1998-10-21 Alcatel Communication system, master station and slave station
JPH10307751A (ja) * 1997-05-09 1998-11-17 Hitachi Ltd 並列計算機におけるポインタ制御によるデータ転送装置
JPH11229357A (ja) 1998-02-17 1999-08-24 Hokoku Kogyo Co Ltd シ−ト状堰

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Ｉ／Ｏ編集部編，「Ｉ／Ｏ別冊ＦＭ−８活用研究」，第２版，株式会社工学社，昭和５７年８月５日，ｐ．６０−６４，２５０−２５１，２６７
守谷健弘，金子孝夫，"インターネットでの利用進む音楽圧縮技術ＴｗｉｎＶＱ"，日経エレクトロニクス，日経ＢＰ社，１９９７年４月２１日，第６８７号，ｐ．１８１−２０４
守谷健弘，金子孝夫，"重み付きベクトル量子化手法を用いた楽音・音声圧縮方式−ＴｗｉｎＶＱ"，Ｉｎｔｅｒｆａｃｅ，ＣＱ出版株式会社，１９９７年７月１日，第２３巻，第７号，ｐ．１４３−１５３

Also Published As

Publication number Publication date
JPH11184831A (ja) 1999-07-09
US6377979B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
JP3247330B2 (ja) 複数プロセッサシステム
US7627697B2 (en) Device using multiple DMA controllers for transferring data between a storage device and multiple processing units
JPH07500437A (ja) データ処理システム
AU5248300A (en) Data transfer apparatus, data transfer system, and data transfer method with double buffering
US7315905B2 (en) Software controlled hard reset of mastering IPS
JPS6356747A (ja) デ−タ処理装置
JP3696515B2 (ja) カーネル機能実現構造及びそれを備えたエンタテインメント装置、カーネルによる周辺ディバイスの制御方法
JP2004538544A (ja) デジタル信号プロセッサ割込みアクセラレータ
JP2684793B2 (ja) 情報処理装置
JP3273926B2 (ja) ディジタル信号処理装置
JP2007018195A (ja) 情報処理方法および情報処理装置
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP4742443B2 (ja) 記録再生装置、記録再生制御方法及び記録再生制御装置
JPH11327798A (ja) データ転送制御装置
JP4209108B2 (ja) 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ
JP2001326893A (ja) カメラシステム
JPH0353361A (ja) Ｉｏ制御方式
JP3251556B2 (ja) ハードディスクコントローラおよびハードディスク装置
JPH1196105A (ja) プロセッサ
JPH03271851A (ja) データ転送制御方法
JPS5849903B2 (ja) 計算機並列接続システム
JPH1078913A (ja) ライトキャッシュ装置およびライトキャッシュ回路
JPH0713918A (ja) データ転送方法及びデータ処理システム
JPS6036615B2 (ja) メモリ制御方式
JP2001266458A (ja) ストリームデータ再生装置及び方法並びに記録媒体

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees