TW594492B

TW594492B - System and method for data synchronization for a computer architecture for broadband networks

Info

Publication number: TW594492B
Application number: TW091105674A
Authority: TW
Inventors: Masakazu Suzuoki; Takeshi Yamazaki
Original assignee: Sony Computer Entertainment Inc
Priority date: 2001-03-22
Filing date: 2002-03-22
Publication date: 2004-06-21
Also published as: EP1370969A4; JP2003281107A; CN1496517A; JP2004078979A; EP1370969B1; EP1370969A1; US6826662B2; CN1279469C; WO2002077846A1; JP2002351850A; JP3483877B2; US20020138707A1; KR100866739B1; JP4489399B2; KR20030086319A; JP3411273B2

Description

594492 A7 B7 五、發明説明（i ) 發明背景本發明與一種電腦處理器架構及電腦網路有關，尤其與一種寬頻環境中的電腦處理器架構及電腦網路有關。本發明進一步與此類架構的程式設計模組有關。目前電腦網路（例如，辦公室網路中使用的區域網路 (LAN)及如網際網路之類的全域性網路）的電腦及計算裝置大部份係針對單機計算所設計。在電腦網路上共用資料和應用程式不是這些電腦及計算裝置的主要設計目標。這些電腦及計算裝置通常係使用各製造商（例如，Motorola、 Intel、Texas Instruments、Sony及其他製造商）所製造的各種不同處理器所設計而成。每個這些處理器均具有自己特有的指令集和指令集架構（ISA)，即自己特有的組合語言指令集，以及用於執行這些指令的主要計算單元與記憶體單元結構。因此，程式設計人員必須瞭解每種處理器指令集以及1SA才能撰寫這些處理器的應用程式。現今電腦網路上異質結合的電腦及計算裝置使資料和應用程式的處理及共用更加複雜。另外，通常還需要同一應用程式的多重版本才能適應此種異質環境。連接至全域網路（尤其是網際網路）的電腦及計算裝置類型包羅萬象。除了個人電腦（PC)和伺服器以外，這些計算裝置包括行動電話、行動電腦、個人數位助理（PDA)、視訊轉換器、數位電視等等。在各種電腦和計算裝置之間共用資料和應用程式會浮現許多問題。為了克服這些問題，已採用一些技術。尤其，這些技術 -4 * 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 594492 A7 B7

五、發明説明（包括南度發展案通常需要實致實質上增加間= 通常會透過這種做法避免的每組傳輸資低限度，但是端電腦可能無用的應用程式版本，以配合集。的介面及複雜質上增強處理處理應用程式網際網路分開必須同時傳送料。雖然這種通常會導致使法取得傳輸資。這種做法也網路上處理器 , 這些解決方肯匕力才成實施。進而通常會導及1^過網路傳輸資料所需的時傳輸資料與對應的應用程式。應用程式與對應於該應用程式做法可使所需的頻寬量降至最用者 < 中無法進行傳輸。用戶料所焉的正確應用程式或最通品要爲母種應用程式的多重所採用的多重不同ISA與指令

裝訂 •綠

Java模組嘗試解決這個問題。這項模組採用一種符合嚴格安全性通訊協定的小型應用程式（「applet」）。applet係透過用戶端電腦（「用戶端」）執行的網路上的词服器電腦傳送。為了避免必須將同一 applet的不同版本傳送至採用不同1SA的用戶端，會在用戶端的Java虛擬機器上執行所有的Java applet。Java虛擬機器是模擬具有Java丨SA及java 指令集之電腦的軟體。但是，這個軟體係在用戶端的ISA 及用戶端的指令集上執行。Java虛擬機器版本被提供以適用於用戶端的每種不同[SA和指令集。因此，不需要每個 applet的多重不同版本。每台用戶端只下載適用於其特定 1SA和指令集的正確java虛擬機器就可執行所有的java applet。 -5- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 594492 A7 B7 五、發明説明（雖然提供一種解決必須撰寫適用於每種不同ISA和指令集之應用程式不同版本之問題的方案，但是以”處理模組需要用戶端電腦上具有額外的軟體層。這層額外軟體層顯著降低處理备的處理速度。對於即時、多媒體應用程式而。速度卩+低特別顯著。下載的java applet也可能含有病毒、處理功能不正常等等。這些病毒及功能不正常會毀壞用戶％貝料庫’並且造成其他損壞。雖然，Java模组中採取的安全性通訊協定嘗試藉由實施軟體「沙箱」（即，Java applet無法將資料寫入至該處的用戶端記憶體空間）來克服這個問題’但是這項軟體驅動式安全性模式通常無法確保其賞施的安全性，並且需要更多處理。即時、多媒體、網路應用程式愈來愈重要。這些網路應用程式需要極快速的處理速度。未來，此類的應用程式可能需要每秒上千兆位元資料。目前的網路架構（尤其是網際網路架構）及目前内嵌於（例如）java模組中的程式設計模組極難以到達如此的處理速度。因此’需要一種新電腦架構、新電腦網路架構及新程式設计模組。這種新架構及程式設計模組應克服在網路各成員之間共用資料和應用程式的問題，而不會增加額外的計算負擔。這種新電腦架構及程式設計模組也應克服在網路各成員之間共用資料和應用程式固有的安全性問題。發明概要 .在一項觀點中’本發明提供一種新電腦架構、計算裝置及電腦網路。在另一項觀點中，本發明提供一種適用於這 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝訂

594492

五、發明説明（4 A7 B7

些電腦、計算裝置及電腦網路的新程钿& i 1征式5又叶模組。根據本發明，電腦網路的所有成裝—算二:::有:: 遇用計算模組具有一致性結構’並且最好採用同一 isa。 ::’網路成員可能用戶端、词服器、個人電腦(pc)、行動⑽、遊戲機器、個人數位助理（PDA)、视訊轉換哭、設備、數位電視及使用電腦處理器的其他裝置。一致性模组結構使網路成員具有高效率、高速處理應用程式和皆料的能力’並且可藉由網路成員透過網路迅㈣輸應用程式和η料。這項結構也簡化各種大小網路成員的建置，以及這些成員處理的處理能力及應用程式準備。此外，根據本無明一項具體實施例，本發明提供一種電腦網路，該電腦網路包括連接至該網路的複數個處理器，該等處理器皆包括具有相同指令集架構的一複數個第一處理單元及一用於控制該等第一處理單元的第二處理單元，該等第一處理單元可被操作以處理透過該網路傳輸的軟體單元，該等軟體單元、包括相谷於遠指令集架構的程式、與該程式相關的貝料及一用於在透過該網路傳輸之所有該等軟體單元之中唯一識別該軟體單元的識別項。該識別項最好是用於在透過孩網路傳輸之所有該等軟體單元之中唯一識別該軟體單元的識別號碼。在另——項觀點中，本發明提供一種用於透過一網路傳輸資料和應用程式及用以處理網路成員間之資料和應用程式的新程式設計模組。該程式設計模组採用一透過該網路傳 -7- 本纸張尺度適用中國國家標竿(CNS) A4規格(210X297公釐)

裝訂

)料492 A7 r^^ —_ B7 五、發明説明（5 ) 幸則的軟體單元’以供任何網路成員處理。每個軟體單元均具有相同結構，並且可包含應用程式和資料。由於該模組化電腦架構提供高速處理及傳輸速度，所以可迅速處理該等單元。應用程式的程式碼最好係以相同的通用指令集與 ISA為基礎。每個軟體單元最好均包含一全域識別（全域m) 及資訊’用以描述該軟體單元處理所需要的計算資源量。由於所有的計算資源均具有相同的基本架構並且採用相同的[SA ’所以執行處理的特定資源可位於網路上的任何位置並且可動態指派。基本處理模組是一項處理器元件（PE)。PE最好包括一處理單元（PU)、一直接記憶體存取控制器（DMaC)及一複數個附屬處理單元（APU)。在較佳具體實施例中，pe包括八個APU。PU和APU與一共用動態隨機存取記憶體（Dram) 互動’該共用動態隨機存取記憶體最好具有縱橫制架構。 pU棑程及精心安排A PU執行的資料與應用.程式處理。a p(j 以平行且獨立方式來執行這項處理。dm AC控制PU與API；存取儲存於共用DRAM中的資料與應用程式。根據這項模組化結構，網路成員採用的p E數量係以該成員所需的處理能力為基礎。例如，伺服器可採用四個 PE、工作站可採用兩個PE，而PDA可採用一個PE。指派用以處理特定軟體單元之P E的A P U數量取決於該軟體單元内之程式和資料的複雜度及數量。在較佳具體實施例中’複數個PE與一共用DRAM有關。 DRAM取好被分隔成複數個$己憶區段（memory section)，並 -8- 本纸張尺度適用中國國家標準(CNS) A4祝格(210X297公釐) -----

五、發明説明（6 ) 且每個記憶區段均被分隔成複數個記憶組（memory bank)。在特定較佳具體實施例中，DRAM包括六十四個記憶組，每組記憶組均具有一百萬位元組的儲存容量。DRAM的每個記憶區段最好均被一記憶組控制器控制，並且PE的每個 DMAC最好均存取每個記憶組控制器。因此，在本具體實施例中，每個PE的DMAC均可存取該共用DRAM的任何部份° 在另一項觀點中，本發明提供一種適用於APU自該共用 DRAM讀取資料及寫入資料至該共用DRAM的同步化系統及方法。該系統避免共用該DRAM的多重APU與多重PE之間發生衝突。根據該系統及方法，dram的區域被指定用於儲存複數個滿-空白（full-empty)位元。這些滿-空白位元的每位位元均對應於指定的DRAM區域。該同步化系統被整合至DRAM硬體中，因此，避免於軟體中實施資料同步化方案的計算内部操作。本發明也在DRAM内實施沙箱，以提供防止某一 APLJ正在處理之程式的資料因另一 APU正在處理之程式的資料而毀損的安全性。每個沙箱均定義特定APU或一組APU無法讀取或寫入資料的共用DRAM區域。在另一項觀點中，本發明提供一種適用於PU發佈命令至APU以起始APU處理應用程式和資料的系統及方法。這些命令（稱為APU遠端程序呼叫（ARPC))使PU能夠精心安裝及協調APU的應用程式與資料平行處理，而不需要APU執行共處理器的角色。 -9- 本紙張尺度適用中國國家標準(CNS) A4現格(210X 297公釐) 594492 A7

在另-項觀點中，本發明提供一種用於建立用以處理即攻即播（strearmng)資料之專用管線結構的系统及方法。根據本發明該系統及方法，_组協調謂及與這續⑽關 ::組協調記憶體沙箱皆是由叫建置而成，以處理這些、斗支未各生貝料處理的週期期間，管線的專用A P U及記憶體沙箱仍然專屬於該管線。換言<，於這些週期期間，專用APU及其相關沙箱均處於保留狀態。

裝訂

線、在另一項觀點中，本發明提供一種用於處理工作的絕對计時态。1¾絕對計時器非相依於㈣處理應用裎式和資料時採用的時脈頻率。應用程式係依據該絕對計時器定義的工作時間週期為基礎所㈣而成。如果因㈤如）卿提升而增加APU採料時脈頻率，則該絕對計時器定義之給定 =作的時間週期維持不變。這項方案使較新版则能^實把、加/々理時間’而不需停止這些Αρυ處理針對較茧版 APU之較慢速處理時間所撰寫的較舊版應用程式。β 本發明還提供-種替代方案，以准許較新版八叫具快的處理速度來處理針對較舊版Αρυ之較慢速處供马的較g版愿用程式。在該替代方案中，於處理有閥葬由增強速度所建立之APU平行處理之協調問題期間，會：析正在處理這些舊版應用程式之Αρυ所採用的特定指= 微程式碼㈣⑽code)。「無運算」（「N〇〇p」）指令玍圾些APU之一邵份所執行的指令中，以維持裎式所預期的連喟完成APU處理。藉由將這些〜〇〇？插入至這些指令中，維持APU執行所有指令的正確時序。 -10·

594492 A7 B7 五、發明説明（8 ) 在另一項觀點中，本發明提供一種包含一已整合一光波導之積體電路的晶片封裝。圖式簡單說明圖1顯示根據本發明之電腦網路整個架構的圖式。圖2顯τγ根據本發明之處理益元件（P E)結構的圖式。圖3顯示根據本發明之寬頻引擎（BE)結構的圖式。圖4顯示根據本發明之附屬處理單元（APU)結構的圖式。圖5顯示根據本發明之處理器元件、視覺化器 (visualizer ; VS)及光學介面之結構的圖式。圖6顯示根據本發明之處理器元件組合之一的圖式。圖7顯示根據本發明之處理器元件另一項組合的圖式。圖8顯示根據本發明之處理器元件還有另一項组合的圖式。圖9顯示根據本發明之處理器元件還有另一項組合的圖式。圖1 〇顯示根據本發明之處理器元件還有另一項組合的圖式。圖1 1A顯示根據本發明之於晶片封裝内集成光學介面的圖式。圖1 1 B顯示使用圖1 1 A所示之光學介面之處理器一種組態的圖式。圖11 C顯示使用圖1 1A所示之光學介面之處理器另一種組態的圖式。圖I2A顯示根據本發明之記憶體系統結構的圖式。 -11- 本紙張尺度適用中國國家標準(CNS) A4^格(210X297公釐)

裝訂

線 594492 五、發明説明（圖12B顯示根據本發明之將广：第二寬頻引擎的圖式。 ”十k弟一寬頻引擎寫入至明之處理器元件之共圖1 3顯示根據本發用記憶體結構的圖式。 _顯示圖13所示之記憶組之一種善圖丨4B顯示圖13所〜構的圖式听不m组另一種紝圖15顯示根據本發構的圖式式月之直接。己I思體存取控制器結構的圖制器之替代結圖16顯示根據本發明之直接記憶構的圖式。 & 圖17A至170顯示根據本式。發明I資料同步化作業的圖圖18顯示根據本發明資料同步狀態的三態記憶體圖。圖丨9顯示根據本發明之硬體沙箱+ 圖式。〜4別碼控制表結構的圖20顯示根據本發明之用以儲鍵之配置的圖式。眩◊、柏之記憶體存取圖2 1顯示根據本發明之構的圖式。化方案之記悄憶體位置各種硬缸沙相 < 記憶體存取控制表結圖22顯示使用圖19所示之識別碼控 k、體存取把制表來存取記憶體制表及圖2 1所示之記 _ 相又步驟的流程圖。圖」頸不根據本發明之軟體單元結構的圖式。圖24顯示根據本發明之用以向 υ發佈遠端程序呼叫之 -12- 本纸張尺度適財Η S家料(CNS) Α棟格(210><297公爱） 594492 播資料之專用管五、發明説明（步驟的流程圖。圖25顯示根據本發 , + ®明又用以處理即收如線結構的圖式。圖26A至26β顯示根據本發明之圖收即播資料之專用營崎>、叮不之用以處理即予用g，、果所執行之步驟的圖27顯示根據本發 “王圖。線替代結構的圖式。處理即收即播資料之專用管 _示根據本發明之用以供八之平行處理之絕對計時器配置的圖式。 f式與貨料較佳具體實施例詳細說明圖1顯示根據本發明之電腦系統101的整ft㈣ :圖所示，系統m包括網路丨04,其中複算裝置均連接至該網路。網路丨04可能是⑽、如網= 路〜颌的全域性網路或任何其他電腦網路。 = 。例如，連接至網路1〇4的電腦及計算裝置（網路的「成員」）包括用戶端電腦1〇6、伺服器電腦1〇8、個人數位助理㈣句/1Q、數位電視（DTV)112及其他有線或無線電腦及计异裝±。網路104的成員採用的處理器皆是從相同的用計异模組所建構而成。這些處理器最好也皆具有相同的ISA ’並且根據相同的指令集來執行處理。内含於任何特走處理器的模組數量取決於該處理器所需的處理能力。例如，由於系統1〇1的伺服器1〇8執行的資料和應用程式處理多於用戶端1 06，所以伺服器1 〇8包含的計算模組多於用戶端1 06。另一方面，pDA 1丨0執行最少處理量。因此， -13- 本紙張尺度適用中國國家標準(CNS)八4規格(210X297公釐）裝訂線 594492

PDA 1 10包括最少計算模組、误·'且數ϊ。DTV 112執行的處理層 .及d於用戶响1〇6處理層級與伺月良器⑽處理層級之間。因 ""匕σ的冲界模組數量介於用戶端106的計算楔組數量與伺服器1〇8的計茸糍片 Τ开挺組數量之間。如下文所述，每個計算模組均包含一虛4 更里k制咨及複數個完全一樣的處理單元，用以執行平杆虛掷、夫、a 卞仃慝理歧過網路104傳輸的資料和應用程式。系統10 1白勺同質组能你推治虎 '、心促進通愿性、處理速度及處理效率。因為系統m的每個成員均使用一個或一個以上(或某分段)的同-計算模組，所以特定電腦或計算裝置不可能執行實際的資料和應用程式處理。另彳，可在網路成員之間分擔特定應用程式和資料的處理。冑由單獨地識別整個系統中包括系統101處理之資料和應用程式的軟體單元，可將處理結果傳輸至要求處理的電腦或計算裝置，而不論這項旄理發生於何處。因為執行這項處理的模組具有通用結構並且採用通用ISA，所以可避免為了達成處理器之間的相容性所需的軟體附加層的計算負荷。這種架構及程式設計模組促進執行（例如）即時、多媒體應用程式所需的處理速度。為了進一步利用系統1 〇 1所促進的處理速度及效率，會將這個系統處理的貧料和應用程式封裝成唯一識別、制式格式化的軟體單元102。每個軟體單元1〇2均包含或可包含應用程式和資料。每個軟體單元也包含一 1D，用以在整個網路丨04和系統1 0 1中全域識別軟體單元。結構或軟體單元 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） m 裝訂

k 594492 12 五、發明説明（的制式性及整個網路之軟體單元的唯—可在的任何電腦或計算裝置上處理應用程式和資料。2 = 户端丨06可用公式表示軟體單元ι〇2，但是因為用戶端丨〇6 的處理能力有限，所以會將這個軟體單元傳輸至伺服器 108’以利用伺服器處理軟體單元。因此，以網路處理; 源的可使用性為基礎，軟體單元可在整個網路1〇4遷移以利處理。系統101之處理器及款體單元的同質結構也避免現今異質網路的許多問題。例如，$免任何無效率的程式設計模組，這些無效率的程式設計模組需使用任何指令集（例如，Java虛擬機器之類的虛擬機器）進行搜尋，以准許在任何1SA上處理應用程式。因此，系統⑺丨所實施的寬頻處理比現今網路的寬頻處理具有更高效率且有效。網路104之所有成員的基本處理模組是處理器元件 (P^。圖2顯示一 PE的結構。如圖所示，PE 20丨包括一處理單元（PU) 203、-直接記憶體存取控制器⑴隊）2〇5及複數個附屬處理單元（APU)，即，APU 2〇7、APU ?〇9、 APU211、APU213、八叩215、APU217、ApU219和 Apu “1 區域ΡΕ匯流排223在APU、DMAC 205和PU 203之間傳輸資料和應用孝呈;式。例如，區域PE匯流排223可具有傳統架構或被實施成封包交換式網路。雖然實施成封包交換式”·罔路而要更多硬體，但是可增加可用的頻寬。可使用用於實施數位邏輯的各種方法來建構” 2〇丨。但是，PE 20!最好被建構成在碎基板上採用互補金屬氧化物 -15· i紙張尺度適用中國國家標準(CNS) AS7210X297公釐)_ 594492 A7 B7 五、發明説明（半導體（CMOS)的單一積體電路。基板的替代材料包括石中化鎵、砷化鎵銘及採用各種摻雜物之其他所謂的合成物。也可能使用超導電材料（例如，迅速單流井（· . d single-flux-quantum ; RSFQ)邏輯）來實施 PE 2〇1。透過南频支記憶體連接227，使PE 20 1與動態隨機存取記憶體（DRAM) 225密切相關。DRAM 225係當作PE 2〇1的主記憶體。雖然DRAM 225最好是動態隨機存取記憶體，但是也可使用其他裝置來實施DRAM 225，例如，靜維隨機存取記憶體（SHAM)、磁性隨機存取記憶體、光學元憶體或全像式記憶體。DMAC 205促進介於DRAM 925 與PE 201的APU和PU之間的資料傳送。如下文中的進一步說明，DMAC 205指定每個APU在DRAM 225中的專用區，在專用區中只有該A P U可寫入資料，並且只有該a p υ可從該處讀取資料。這個專用區被稱為「沙箱」。例如，P U 203可能是能夠獨立處理資料和應用程式的標準處理器。在操作過程中，PU 203排程及精心安排APU執行的資料與應用程式處理。APU最好是單指令多重資料 (S1MD)處理器。在PU 203控制下，APU以平行且獨立方式來執行這些資料和應用程式處理。DMAC 205控制PU 203 與APU存取儲存於共用DRAM 225中的資料與應用程式。雖然PE 201最好包含八個APU，但是可視所需的處理能力而定，.在PE中採用較多或較少數量的APU。再者，可將一些PE(如PE 20 1)聯結或封裝在一起，以提供增強的處理能力0 16- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 裝訂線 594492 A7 B7五、發明説明（14 ) 例如，如圖3所示，可在一個或一個以上晶片封裝内將四個PE聯結或封裝在一起，以構成適用於網路104之一成員的單一處理器。這項組態被稱為寬頻引擎（BE)。如圖3 所示，BE 301 包含四個 PE，即 PE 303、PE 305、PE 307和 PE 3 09。這些PE之間的通訊係透過BE匯流排3 1 1。廣頻寬記憶體連接3 13提供介於DRAM 315與這些PE之間的通訊。 BE 301之PE之間的通訊可透過DRAM 3 15與這項記憶體連接發生，以取代B E匯流排3 1 1。輸入/輸出（I/O)介面3 1 7及外部匯流排3 19提供介於寬頻引擎3 0 1與網路104之其他成員間的通訊。B E 3 0 1的每個PE 均是以平行且獨立方式來執行資料和應用程式處理，類似於PE之APU以平行且獨立方式來執行資料和應用程式處理。 Η 4顯不A P U的結構。APU 402包括區域記情體4〇6、暫存器4 1 0、四個浮點運算單元4丨2及四個整數運算單元 4 1 4。再者，但是可視所需的處理能力而定，可採用較多或較少數量的浮點運算單元5 12及整數運算單元4丨4在較佳具體貫施例中，區域1己憶體4 0 6包括1 2 8千彳六元組儲存而間，而暫存器410是容量為128 X 128位元。浮點運算單元 4 12的運作速度最好是每秒32億浮點運算（32(}[^〇[^)，而整數運算單元414的運作速度最好是每秒32債運算（32 GOPS)。區域記憶體402不是快取記憶體。區域記憶體4〇2最好被建構成SRAM。不需要支援APU的快取相干性（cache -17- 本紙張尺i適用中國國家標準(CNS) A4規格(210X 297公釐) ~ --

裝訂

線 594492 A7 B7 五、發明説明（15 ) coherency)。PU可能需要支援PU所起始之直接記憶體存取的快取相干性。但是，針對APU起始的直接記憶體存取或存取外部裝置，則不需要快取相干性支援。 APU 402進一步包括匯流排404，用以在APU間來回傳輸應用程式和資料。在較佳具體實施例中，這個匯流排的寬度為1，024位位元。APU 402進一步包括内部匯流排408、 420和418。在較佳具體實施例中，匯流排408的寬度為256 位位元’並且提供介於區域記憶體406與暫存器4 1 0之間的通訊。匯流排420和4 1 8提供分別介於暫存器4 1 0與浮點運算單元412之間的通訊，及介於暫存器41〇與整數運算單元 4 14之間的通訊。在較佳具體實施例中，匯流排418和420 暫存器4丨〇主浮點運算單元或整數運算單元的寬度為 384位位元，，匯流排418和42〇之從浮點運算單元或整數運异單元至暫存器4 1 0的寬度為1 2 8位位元。這些匯流排之從暫存器4 10至浮點運算單元或整數運算單元的寬度寬於從浮點運算單元或整數運算單元至暫存器4 1 〇的寬度，以適應於處理期間來自於暫存器4 1 0的較大資料流量。每項計算均需要三個字組的最大值。但是，每項計算的結果通常只是一個字組。圖5至10進一步顯示網路104之成員的處理器模組化結構。例如，如圖5所示，處理器可包括一個單一 pE 502。如上文.所述，這個PE通常包括pu、DMAC及八個APU。每個APU皆包括區域儲存區（LS)。另一方面，處理器可包括視覺化器（VS) 505結構。如圖5所示，vs 505包含PU 5 12、 _____-18· 本紙張尺度適用中國國家標準(CNS) A4規格(2l〇x 297公爱）

裝訂

線 594492 A7 B7 五、發明説明（16 ) 〇卜1八〇5 14及四個八？1；，即八？1；5 16、八？115 18、八？1； 520和 APU 522。在此情況下，晶片封裝内通常被PE的其他四個 APLM占用的空間會被像素引擎508、影像快取記憶體510及陰極射線管控制器（CRTC) 504。視PE 502或VS 505所需的通訊速度而定，晶片封裝内也可包含光學介面506。使用這項標準化、模組化結構，可輕易且高效率建構許多其他的處理器變更版。例如，圖6所示的處理器包括兩個晶片封裝，即，晶片封裝602包含一 BE，而晶片封裝604 包括四個VS。輸入/輸出（I/O) 606提供介於晶片封裝602的 BE與網路104之間的介面。匯流排608提供介於晶片封裝 602與晶片封裝604之間的通訊。輸入輸出處理器（IOP) 610 控制流入及流出1/〇606的資料流。I/O 606可被製造成專用積體電路（AS 1C)。來自於VS的輸出是視訊信號612。圖7顯示具有兩個光學介面704和706之BE 702的晶片封裝，用以提供與網路丨04其他成員（或區域連接的其他晶片封裝）之間的超高速通訊。例如，BE 702可當作網路104上的伺服器。圖8所示的晶片封裝包括兩個PE 802和804及兩個VS 806 和8 08。I/O 8 10提供介於晶片封裝與網路104之間的介面。來自於晶片封裝的輸出是視訊信號。例如，這項組態可當作圖形工作站。圖9顯示尚有另一種組態。這個組態的處理能力是圖8所示之組態處理能力的二分之一，其配備一個PE 902而不是配備兩個PE，並且配備一個VS 904而不是配備兩個VS。 -19- 本紙張尺度適用中國國家標準(CNS) A4*格(210 X 297公釐）

裝訂

594492 17 五、發明説明（ I/O 906的頻寬是圖8所示之1/〇頻寬的二分之—。但' 士樣的處理器也可當作圖形工作站。 -疋，义圖10顯示最後組態。處理器僅係由一單_ ⑺们 I/O 1〇〇4所組成。例如，這項組態可當作PDA。圖1 1A頭7F將光學介面整合至網路！〇4處理器之晶片封壯的圖式。這些光學介面將光學信號轉換成電子信“將：子信號轉換成光學信號，並且可由各種材料(例如，包：神化鎵、坤化鎵銘、鍺及其他元件或合成物）所建構而成。如圖所示，光學介面1104和丨106被製造在8£ 11〇2的晶片封裝上。BE匯流排1108提供βΕ 11〇2之p£(即， 1110、PE H12、PE 11H、PE 1116)與這些光學介面之間的通訊。光學介面1104包括兩個連接埠（即，連接埠ni8 及連接垾1 1 20)，而光學介面1 | 也包括兩個連接埠（即，連接埠1 122及連接埠1 124)。連接埠1 1 is、1 12〇、1 122和 1124分別被連接至光學波導丨丨26、U28、U3(^pi132。光學彳㊁號係經由光學介面1 1 04和1 1 06的連接槔，透過這些光學波導在β£ 1 102間來回傳輸。在各種組態中，可使用此類的光學波導及每個Β Ε的四個光學連接埠將複數個BE連接在一起。例如，如圖丨[β所示’可透過此類的光學連接埠將兩個或兩個以上BE(例如，BE 1152、BE 1154和BE 1156)串聯連接在一起。在本實例中BE 1 1 52的光學介面1 I 66係透過其光學連接埠連接至BE 1 154的光學介面丨160。在類似的方法中，BE 1 154 之光學介面1 162上的光學連接埠被連接至BE i 156之光學 -20- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝訂線 594492 A7 B7 五、發明説明（18 ) 介面1 164的光學連接槔。圖1 1 C顯示一種矩陣組態。在這個組態中，每個BE的光學介面皆是連接至另兩個BE。如圖所示，BE 1 172之光學介面1188的光學連接埠之一被連接至BE 1176之光學介面 11 82的一光學連接埠。光學介面1188的另一光學連接埠被連接至BE 1 178之光學介面1 184的一光學連接埠。在類似的方法中，B E 1 1 74之光學介面1 1 90上的一個光學連接崞被連接至BE 1 178之光學介面1184的其他光學連接埠。光學介面1 190的另一光學連接埠被連接至be 1 180之光學介面1 1 8 6的一光學連接埠。可用類似的方法將這個矩陣配置擴充至其他B E。使用串聯組態或矩陣組態，網路1 04的處理器均可被建構成任何所期望的大小及能力。當然，可將額外連接埠加入至BE的光學介面，或加入至具有多於或少於一個βΕ之 PE數量的處理器，以構成其他組態。大小且包含更多或更少PE的處理器中採用類似的控制系統及結構。如圖所示，一縱橫制開關將包含B e 12 0 1之四個 pe的每個DMAC mo連接至八個記憶組控制丨2〇6。每個記憶組控制1206均控制DRAM 1204的八組記憶組12〇8(圖中只有顯示四個）。因此，DRAM 1204包括總共六十四組記情組。在較佳具體實施例中，DRAM 1204的容量為以兆^: 組，並且每組記憶組均具有1百萬位元纽的儲存容量。在本較佳具體實施例中’每組記憶組内的最小可定址單元是 -21-

594492 A7 B7 19 五、發明説明（ 1024位位元的記憶區塊。 BE 120 1返包括開關單元丨2 12。開關單元丨2 12促使緊密搞合主BE 1201之BE上的其他APU能夠存取DRAM 1204。因此，可將一第二BE緊密耦合至第一 BE，並且每個8£的每個APU均可定址一 APU通常可存取之記憶體位置數量的兩倍。透過如開關單元12 12之類的開關單元，可在第一 be 的DRAM與第二BE的DRAM之間進行直接讀取和,寫入資料。例如，如圖12B所示，為了實現此類的寫入，第一 be的 APU(例如，BE 1222的APU 1220)將一寫入命令發佈至第二 BE之DRAM之記憶體位置（例如，BE 1226的DRAM 1228，而不是如慣常情況，發佈至BE 1222的DRAM 1224)。BE 1222的DM AC 123 0透過縱橫制開關丨221將寫入命令傳送至記憶組控制1 234，而記憶組控制1 234將命令傳輸至連接至記憶組控制1234的外部連接埠1232。BE 1226的DMAC 1238 接收寫入命令，並且將該寫入命令傳送至BE 1226的開關單元1240。開關單元1240識別内含於該寫入命令中的 DRAM位址，並且將要儲存於該位址中的資料透BE 1226的記憶組控制1242傳送至DRAM 1228的記憶組1244。因此，開關單元1240促使DRAM 1224及DRAM 1228均可當作BE 1222之APU的單一記憶體空間。圖1 3顯示D R A Μ之六十四組記憶組的組態。這些記憶組被排列成八列（即，列 1302、1304、1306、1 308、13 10、 13 12、13 14 和 1316)及八行（即，行 1320、1 322、1324、 -22- ^紙張尺度適财S ®家科(⑽）A4祕(2i〇x 297公釐) m 裝 iT d 4 594492

間，第-APU可處理其區域像存區中的特定资料。此時’ 如果將資料從共用DRAM提供給第二Apu，因為第一Apu 進行中的處理會變更資料值，所以資料可能無效。因此， :時如 '第二處理器接收到來自於共用_的資料，則第一處理益會產生錯块結$。例％，資淨斗可能全域變數的特定值。如果第-處理器於其處理期間變更該值，則第二處理器會接收到過時的值。因此’需要一種用以同步化 APU讀取共用DRAM内記憶κ立置資料及寫人*料至丑用 DRAM:記憶體位置的方案。這項方案必須防止從另一 APU目則正在其區域儲存區中運作的記憶體位置讀取资料 (因此’這些資料不是現行資料），以及防止將資料寫入至正在儲存現行資料的記憶體位置。 …為了克服這些問題，針對DRAM的每個可定址記憶體位置’會在DHAM中配置額外的記憶體區段，用以错存與記憶體位置中所儲存之資料相關的狀態資訊。這些狀態资訊包括一滿/空（F/E)位元、向記憶體位置請求資料之Apu的識別（APU 1D)以及應至該處讀取正請求資料之则區域儲存區的位址（LS位址）。DRAM的可定址記憶體位置可能是任何大小。在較佳具體實施例中，這個大小為1〇24== 元。 F/E位元設定值為丨時指示儲存於相關記憶體位置中的資料是現行資料。另-方面，F/E位元設定值為〇時指示儲存於相關記憶體位置中的資料不是現行資料。當FA位元設定值為〇時，如果APU請求資料，則會防止Apu立取 -24- 本紙張尺度適财國®家標準(CNS)八4祕_>< 297公^----- 裝訂 m 線 594492 A7 B7 五、發明説明（22 ) 資料。在此情況下，當資料變成現行資料時，則會將用以識別請求貧料之APU的APU ID，以及用以識別要至該處讀取請求資料之APU區域儲存區内之記憶體位置的^位址輸入至額外記憶體區段。額外d丨思區#又也是配置給APU之區域儲存區内的每個記憶體位置。這個額外記憶體區段儲存一位位元，用以標示「忙碌中位元」。忙碌中位元係用來保留用於儲存要從 DRAM擷取之特定資料的相關LS記憶體位置。如果區域儲存區中之一特定記憶體位置的忙碌中位元被設定為1，則 A P U只能使用違ά己丨思體位置以寫入這些特定資料。另一方面，如果區域儲存區中之一特定記憶體位置的忙碌中位元被設足為0，則APU可使用該記憶體位置以寫入任何資料。

圖17Α至17〇所示的實例展示使用f/E位元、apu ID、LS 位址及忙碌中位元以同步化PE之共用drAM的讀取資料和寫入資料操作。如圖ΠΑ所示，一個或一個以上P£(例如，pE 172〇)與

DRAM 1702互動。PE 1720 包含 APU 1722和 APU 1740。APU 1722包括控制邏輯1724’而APU 1740包括控制邏輯Π42。 APU 1722也包括區域儲存區丨726。這個區域儲存區包括複數個可定址記憶體位置1728。APU 1740包括區域儲存區 1744，·並且這個區域儲存區也包括複數個可定址記憶體位置丨746。所有可定址記憶體位置的大小最好是1〇24位位元。 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公袭·)

裝訂气 594492 A7 B7 五、發明説明（23 ) 一額外記憶體區段與每個LS可定址記憶體位置相關。例如’記憶體區段1729和1734分別與區域記憶體位置1731和 1732相關’而記憶體區段1752與區域記憶體位置175〇相關。如上文所述的「忙碌中位元」係儲存於每個額外記憶體區段中。圖中使用數個X來標示區域記憶體位置1732，以指示該記憶體位置含有資料。 DRAM 1702包含複數個可定址記憶體位置1704，包括記憶體位置1706和1708。這些記憶體位置的大小最好是1024 位位元。一額外記憶體區段也與每個記憶體位置相關。例如’額外記憶體區段1760與記憶體位置1706相關，而額外記憶體區段1762與記憶體位置Π08相關。與儲存於每個記憶體位置中之資料相關的狀態資訊被儲存於與該記憶體位置相關的記憶體區段中。如上文所述，這些狀態資訊包括 F/E位元、APU ID及LS位址。例如，針對記憶體位置 1708，這個狀態資訊包括F/E位元i712、APUlDl714和LS 位址1 7 1 6。使用這些狀態資訊及忙碌中位元，就可達成圖pE& APU 間或PE群組間之共用DRAM的同步化讀取資料和寫入資料操作。圖17B顯示開始將資料從APU 1722的LS記憶體位置1732 同步寫入至DRAM 1702的記憶體位置1708。APU 1722的控制1 724起始這些資料的同步化寫入作業。由於記憶體位置 1 708是空白，所以將f/Ε位元1712設定為〇。結果，可將LS 位置1732中的資料寫入至記憶體位置1708。另一方面，如 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐)

裝訂

線 594492 A7 _____B7 五、發明説明（24 ) 果將這個位元設定丨以指示該記憶體位置17〇8已滿並且含有現行的有效值，則控制1722將接收到錯誤訊息，並且禁止將資料寫入至這個記憶體位置。圖17C顯示將資料成功同步寫入至記憶體位置17〇8的結果。寫入的資料被儲存於記憶體位置1708中，並且將f/e 位元1 7 1 2設定為1。這項設定值指示記憶體位置1 7〇8已滿，並且指示這個記憶體位置中的資料是現行且有效的資料。圖17D顯示開始將資料從DRAM 1702的記憶體位置1708 同步讀取至區域儲存區1744的LS記憶體位置Π50。為了起始這項謂取作業，L S記憶體位置1 7 5 0之記憶體區段〗7 5 2中的忙碌中位元被設定為丨，以為這些資料保留這個記憶體位置。將這個忙碌中位元設定值為丨時可防止Apu 1 740將其他資料儲存至這個記憶體位置中。如圖17E所示，接著，控制邏輯1742發佈DRAM 1702之記憶體位置1 708的同步讀取命令。由於與這個記憶體位置相關的F/E位元17 12被設定為1，所以儲存於記憶體位置 1 708中的資料被認為是現行且有效的資料。結果，f/e位元1 7 1 2被設定為〇，以準備將資料從記憶體位置丨7〇8傳送至LS記憶體位置1750。圖17F顯示這項設定值。這個位元設定值為0時指示，在讀取這些資料後，儲存於記憶體位置1 708中的資料會變成無效資料。如圖1 7G所示，接著，將記憶體位置| 708中的資料從記憶體位置1 708讀取至LS記憶體位置1 750。圖1 7H顯示最後 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 594492

狀態。記憶ft位置侧中之資料的複本被儲存至ls記憶體位置⑽中。F/E位元1712被設定為〇以指示儲存於記憶體位置Π08中的資料是無效資料。這是因為這些資料被Apu 1740改變而導致資料無效。記憶體區段1752中的忙碌中位元也被設定為〇。這個設定值指示，現在Αρυ 174〇可使用 LS記憶體位置1750以進行各項作業，即，這個Ls記憶體位置不再處於等待接收特定資料的保留狀態。因此，^在 APU 1740可存取LS記憶體位置丨75〇以進行各項作業。裝 m 圖171至170顯示當DRAM 17〇2之記憶體位置的f/e位元被設定為0以指示該記憶體位置中的資料不是現行或有效貧料時，將貧料從DRAM 1702的記憶體位置（例如，記憶體位置1708)同步讀取至APU區域儲存區的LS記憶體位置 (例如，區域儲存區1744的LS記憶體位置1752)。如圖j7I 所π ’為了起始這項傳送作業，LS記憶體位置丨75〇之記憶體區段1 752中的忙碌中位元被設定為！，以為傳送資料來保留這個LS記憶體位置。如圖丨7J所示，接著，控制邏輯 1742發佈DRAM 1702之記憶體位置丨708的同步讀取命令。由於與這個έ己憶體位置相關的f/£位元（f/e位元17 12)被設定為0，所以儲存於記憶體位置丨7〇8中的資料是無效的資料。結果，一封鎖信號被傳輸至控制邏輯1742，以阻止立即從這個記憶體位置讀取資料。如圖1 7 K所示，接著’將這個讀取命令的a p υ 1D 1 7 1 4和 LS位址17 16寫入至記憶體區段1 762。在此情況下，會將 APU 1740的APU ID和LS記憶體位置1750的LS記憶體位置 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 594492 A7 B7 設定值為0指示，現在APU 1740可存取LS記憶體位置1乃〇以進行各項作業。F/E位元設定值為〇時指示記憶體位置中 1708的資料不再是現行且有效的資料。五、發明説明（％ ) 寫入至記憶體區段1762。因此，當記憶體位置1 708中的資料變成現行資料時，會使用ApLJ 10和LS記憶體位置來決定要將現行資料傳輸至哪一個位置。當APU將資料寫入至記憶體位置1708時，這個記憶體位置中的資料變成有效及現行資料。圖i 7L顯示將資料從（例如）APU 1722的記憶體位置1732同步寫入至記憶體位置 1708 °因為這個記憶體位置的F/E位元1712被設定為0，所以准許同步寫入這些資料。如圖17M所示，在寫入這些資料後，記憶體位置丨7〇8中的育料變成現行且有效的資料。因此，立即從記憶體區段 1762讀取記憶體區段丨762中的apu ID 1714和LS位址1716，然後從這個記憶體區段刪除這項資訊。F/E位元丨7丨2被設足為〇以預期立即讀取記憶體位置1708中的資料。如圖 ΠΝ所示，讀取APU ID π丨々和LS位址m6之後，立即使用砭項賞訊以將記憶體位置丨7〇8中的有效資料讀取至Apu 丨*740的LS記憶體位置1 750。圖π〇顯示最後組態。圖中爲不從記憶體位置1708複製至記憶體位置丨75〇的有效資料、記憶體區段1752中的忙碌中位元被設定為〇,以及記憶截區段1762中的F/E位元1712被設定為〇。這個忙碌中位^合

裝訂位圖1 8依據對應於記憶體位置之記元、A P U 1D及L S位址的狀態，十思體區段中错存之F/E 概述如上文所逑的作 -29· 594492 A7 B7 五、發明説明（27 ) 業，以及DRAM之記憶體位置的各種狀態。記憶體具有三種狀態。這三種狀態為：空白狀態1880，其中F/E位元被設定為0，並且沒有提供APU ID或LS位址的資訊；全滿狀態1882，其中F/E位元被設定為1，並且沒有提供APU ID或 LS位址的資訊；封鎖狀態1884，其中F/E位元被設定為0，並且有提供APU ID和LS位址的資訊。如圖所示，在空白狀態1 880中，准許進行同步化寫入作業，並且導致轉換至全滿狀態1882。但是，當記憶體位置處於在空白狀態時，因為記憶體位置中的資料不是現行資料，所以同步化讀取作業會導致轉換至封鎖狀態1 884。在全滿狀態1 882中，准許進行同步化讀取作業，並且導致轉換至空白狀態1880。另一方面，禁止在全滿狀態1882 下進行同步化寫入作業，以防止覆寫有效資料。如果嘗試在全滿狀態下進行寫入作業，則不會發生狀態變更，並且會將錯誤訊息傳輸至APU的對應控制邏輯。在封鎖狀態1 884中，准許將資料同步化寫入至記憶體位置，並且導致轉換至空白狀態1 880。另一方面，禁止在封鎖狀態1 884下進行同步化讀取作業，以防止與導致這個狀態之先前同步化讀取作業衝突。如果嘗試在封鎖狀態1 884 下進行同步化讀取作業，則不會發生狀態變更，並且會將錯誤訊息傳輸至APU的對應控制邏輯。如上文所述之用於共用DRAM之同步化讀取資料和寫入資料作業的方案也可用來排除通常專用於處理器從外部裝置讀取資料及寫入資料至外部裝置的計算資源。PU可執 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）裝訂

k 594492 A7 B7 五、發明説明（28 ) 行輸入/輸出（I/O)功能。但是，使用這項同步化方案修改版時，執行適當程式的APU可執行這項功能。例如，運用這項方案，接收到一外部裝置起始之從I/O介面傳輸資料之中斷請求的PU可將這些請求處理委派給這個APU。然後，APU發出一同步化寫入命令至I/O介面。接著，介面向外部裝置發佈現在無法將資料寫入至DRAM的信號。接著，APU發出一同步化讀取命令至DRAM，以將DRAM的相關記憶體空間設定成封鎖狀態。APU也將要接收資料所需之APU區域儲存區之記憶體位置的忙碌中位元設定為 1。在封鎖狀態中，與DRAM之相關記憶體空間有關的額外記憶體區段包含APU的ID及APU區域儲存區之相關記憶體位置的位址。接著，外部裝置發出同步化寫入命令，以將資料直接寫入至DRAM的相關記憶體空間。由於這個記憶體空間處於封鎖狀態，所以會立即從這個記憶體空間讀取資料至於額外記憶體區段中識別之APD區域儲存區的記憶體。然後，將這些記憶體位置的忙碌中位元設定為0。當外部裝置完成寫入資料時，APU向PU發出傳輸完成的信號。因此，運用這個方案，可使用最小PU計算負載來處理從外部裝置傳送資料。但是，被委派這項功能的APU應能夠發出中斷請求至PU，並且外部裝置應具有直接存取 DRAM-的存取權。每個PE的DRAM皆包括複數個「沙箱」。沙箱定義特定 APU或一组APU無法讀取或寫入資料的共用DRAM區域。 -31- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

裝訂

% 29594492 A7 B7 五、發明説明（這些沙箱提供防止某一 APU正在處理的資料因另一 Apu正在處理的資料而毁損的安全性。這些沙箱也准許將軟體單元從網路104下載至特定沙箱，使軟體單元無法毀損整個 DRAM的貧料。在本發明中’沙箱係在DRAM和DM AC的硬體中實施。藉由以硬體而不是軟體來實施這些沙箱，可獲得速度及安全性方面的優點。 PE的PU控制指派給apu的沙箱。由於pu通常只運作受信任的程式（如’作業系統），所以這項方案無損於安全性。根據這項方案’ PU建置及維護一識別碼控制表。圖 19顯不這個識別碼控制表。如圖所示，識別碼控制表19〇2 中的每筆項目均包含Apu的識別（id) 1904、該APU的APU 識別碼1 906及識別碼遮罩丨9〇8。下文解說這個識別碼遮罩的用途。識別碼控制表1 9〇2最好是儲存於相當快速的記憶體中（如靜態隨機存取記憶體，並且與DMAC相關。識別碼控制表丨9〇2中的項目被pu控制。當一 APU要求寫入資料至DRAM的特定儲存區位置或從DRAM的特定儲存區位置讀取資料時’ DMAC對照與該儲存區位置相關的 ^憶體存取識別碼（mem〇1.y access key)，以評估識別碼控制表1902中指派給該APU的APU識別碼1906。如圖20所示’一專用記憶體區段2〇 1 〇被指派給dram 2002的每個可定址儲存區位置2〇〇6。儲存區位置的記憶體存取識別碼20丨2被儲存至這個專用記憶體區段中。如上文所述，進一步額外的專用記憶體區段2〇〇8(也與每個可定址儲存區位置2006相關）儲存用於寫入資料至儲存區位置 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(2_i〇X297公爱)

裝訂 _ 線 A7 B7 31 五、發明説明（以識別所請求存取的特定的沙箱。於步驟22〇4，麗八〔使用APU的ID 1904查詢識別碼控制表19〇2中的請求方Apu識別碼丨906。於步驟2206，DMAC使用命令中的沙箱⑴21〇4 查詢記憶體存取控制表2102中與該沙箱相關的記憶體存取識別碼2110。於步驟2208，DMAC比較指派給請求方Apu 的APU識別碼1906與該沙箱相關的存取識別碼21 1〇。於步驟22 10，決定這識別碼與存取識別碼是否匹配。如果識別碼與存取識別碼不匹配，則處理程序進行至步驟22 12，不會繼續執行DMA命令，並且會將錯誤訊息傳輸至請求方 APU、PU或兩者。另一方面’於步驟2210，如果識別碼與存取4力彳碼匹配，則處理程序進行到步驟2 2 14，其中 DMAC執行DMA命令。 A P U識別碼的識別碼遮罩及記憶體存取識別碼提供這個系統極大的彈性。識別碼的識別碼遮罩將遮罩位元轉換成萬用字元。例如，如果與APU識別碼1906相關之識別碼遮罩1908的最後兩位位元被設定為r遮罩」（例如，將識別碼遮罩1 908中的這些位元設定為！來標示遮罩），則Αρυ識別碼可能是1或0，並且仍然匹配記憶體存取識別碼。例如，ΑΡϋ識別碼可能是1〇1〇。這個APU識別碼通常只允許存取具有10 1 0存取識別碼的沙箱。但是，如果將這個APU 誠別碼的APU識別碼遮罩設定為〇〇〇 1，則可使用這個aρυ 識別碼來存取具有1 〇 1 〇或1 〇 1 1存取識別碼的沙箱。同樣地，具有10 10或101 1之APU識別碼的APU可存取具有設定為0 00 1之識別碼遮罩的存取識別碼1 〇 1 〇。由於可同時使用 •34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 32 594492 五、發明説明（训識別碼料及記㈣^碼料’“可建置洲存取沙箱的許多存取能力變化。本發明還提供-種適用於系統101之處理器的新程式設計杈，^這個程式設計模組採用軟體單元1〇2。可將這些軟體早兀傳輸至網路104上任何處理器以進行處理。這個新程式設計模组也利用系統丨。丨的唯—模組化架構及系統 1 〇 1的處理器。、APU從APU的II域儲存區直接處理軟體單元。Apu不直接操作DRAM中的任何資料或程 <。在_處$里這個資料和私式l W，會先將DRAM中的任何資料或程式讀取至 AP^的區域儲存區。因此，Ap[J的區域儲存區包括程式計數器、堆疊及執行這些程式所需的其他軟體元件。控制APU的方式為，發出直接記憶體存取（dma)命令^ DMAC。圖23顯示軟體單元1〇2的結構。如圖所示，軟體單元（例如，軟體單元2302)包含投送資訊區段23〇4及主體23〇6。内含於投送貧訊區段23 04中的資訊取決於網路丨〇4的通訊協定。投送資訊區段2304包含標題2308、目的地ID 2310、來源ID 23 12及回覆id 23 14。目的地1D包括一網路位址。例如’依據TCP/1 p通訊協定，網路位址是網際網路通訊協定 (IP)位址。目的地ID 23 10進一步包括應將軟體單元傳輸至琢處以·利處理之P£和APU的識別。來源ID 23 14包含網路位址並且識別軟體單元起源的pE及APU，如有必要，促使目的地P E及A P U能夠獲得關於該軟體單元的額外資訊。回覆 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐）

594492 A7

ID 23 14包含網路位址並且識別軟體單元所查詢的 ΑΡϋ，並且應直接傳送該軟體單元的處理結果。夂库人體早70王體2306包含非相依於網路通訊協定的资訊圖23的分解部份顯軟體單元主體23〇6的細節。單元 2遍的標題232G識別單元主體的開端。軟體單元介面= 包含軟體單元的利用所需的資訊。這個資訊包括全域唯二 ID 2324、必要APU 2326、沙箱大小232δ及前—軟體 1D 2330。 & ’ I 全域唯一 ID 2324唯一識別整個網路1〇4中的軟體單元 2302。產生全域唯一 ID 2324的基礎為來源m 23丨2(:如疋來源ID 2312内PE或APU的唯一識別）’以及產生或傳輸軟體單元2302的時間及日期。必要Apu 2326提供執行軟體^ 元所需的最小APU數量。沙箱大小2328提供與執行軟體單元所需之DRAM相關之必要APU中的受保護記憶體數=。前一軟體單元ID 2330提供需要連續執行之軟體單元群組 (例如’即收即播資料）中前一軟體單元的識別。貫施區段2332包括軟體單元的核心資訊。這項資訊包括 DMA命令清單2334、程式2336及資料2338。程式2336包含 APU所要執行的程式（稱為「apuiets」），例如APU程式236〇和2362，並且資料2338包含要與這些程式一起處理的資料。DMA命令清單2334包含啟動程式所需的一系列dma命令。這些DMA命令包括DMA命令2340，2350，2355和 2358。PU發出這些DM A命令至DM AC。 DMA命令2340包括VID 2342。V1D 2342是當發出DMA命 -36- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝訂

線 594492 A7 ----- Β7 五、發明説明（34 ) 令時映射至實體ID之APU的虛擬ID。DMA命令234〇還包括載入命令2344和位址2346。載入命令2344指示Apu將特定貝汛彳疋DRAM謂取至區域儲存區。位址2346提供DRAM中包含此資訊的虛擬位址。例如，該資訊可能是來自於程式區段2336的程式、來自於資料區段2338的資料或其他資料。最後，DMA命令2340包括區域儲存區位址2348。這個位址識別應將資訊載入至該處之區域儲存區中的位址。 DMA命令2350包括類似的資訊。也可能有其他的DMA命合· 〇 DMA命令清單2334還包括一系列啟動（kick)命令，例如，啟動（luck)命令2355和2358。啟動（1^1〇命令是由叫發出至APU的命令，用以起始軟體單元的處理。DMA啟動 (luck)命令2355包括虛擬APU m 2352、啟動（kick)命令2354 及程式計數器2356。虛擬APU ω 2352識別要啟動（kick^々 APU，啟動（kick)命令2：354提供相關的啟動（kick)命令，而程式計數益2356提供用於執行程式之程式計數器的位址。 DM A啟動（kick)命令2358提供同一 apu或其他Apu的類似資訊。爹如所述，Ρϋ將APU視為非相依性處理器，而不是視為共處理器。因此，為了控制APU的處理，？1；利用類似於遠端程序呼叫的命令。這些命令被任名為「Apu遠端程序呼叫」（ARPC)。PU實施ARPC的方式為，發出一系列dma 命令至DMAC。DMAC將APU程式及其相關堆疊框架（Stack Frame)載入至APU的區域儲存區。然後，piJ發出起始啟動 -37- 本纸張尺度適用中國國家標準(CNS) Α4規格(210X297公釐） 594492 A7 B7 五、發明説明（35 ) (kick)至APU以執行APU程式。圖24顯示用於執行一 apulet之ARPC的步驟。圖24的第一部份2402顯示在指定的APU起始處理apulet的過程中PU執行的步驟，而圖24的第二部份2404顯示在處理apulet的過程中指定之A P U執行的步驟。裝於步驟2410，PU評估apulet，然後指定用於處理該 apulet的APU。於步騾2412，PU配置DRAM中用來執行 apulet的空間，其方式是發出DMA命令至DMAC，以設定所需之沙箱的記憶體存取識別碼。於步驟24 14，PU啟動所指定APU的中斷請求，以發出apulet完成信號。於步驟 2418，PU發出DMA命令至DMAC，以將apulet從DRAM載入至APU的區域儲存區。於步驟2420，執行DMA命令，並且將apulet從DRAM讀取至APU的區域儲存區。於步驟2422， PU發出DMA命令至DMAC，以將與該apulet相關的堆疊框架從DRAM載入至APU的區域儲存區。於步驟2423，執行 DMA命令，並且將堆疊框架從DRAM讀取至APU的區域儲存區。於步驟2424，PU發出DMA命令至DMAC，以將一識別碼指派給APU，允許APU從於步驟24 1 2指定的硬體沙箱讀取資料或寫入資料至硬體沙箱。於步驟2426，DMAC使用指派給APU的識別碼來更新識別碼控制表（KTAB)。於步驟2428，PU發出DMA啟動（kick)命令至APU，以啟動程式的處理。視特定apulet而定，在執行特定A RPC過程中，PU 可發出其他的DMA命令。如上文所述，圖24的第二部份2404顯示在執行apulet的 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594492 A7 B7 五、發明説明（36 ) 過程中APU執行的步騾。於步驟2430，APU開始執行 apulet，以響應於步驟2428發出的啟動(kick)命令。於步驟 2432，按照apulet的指示，APU評估apulet的相關堆疊框架。於步驟2434，APU發出多重DMA命令至DMAC，以將按照堆疊框架需求所指定資料從DRAM載入至APU的區域儲存區。於步驟2436，執行這些DMA命令，並且將資料從 DRAM讀取至APU的區域儲存區。於步驟2438，APU執行 apulet並且產生結果。於步騾2440，APU發出DMA命令至 DMAC，以將結果存入DRAM。於步驟2442，執行DMA命令，並且將apulet的結果從APU的區域儲存區寫入至 DHAM。於步驟2444，APU發出中斷請求至PU，以發出 ARPC完成信號。 APU以非相依於PU指示的方式執行工作的能力促使PU 能夠指定一組APU及該組APU相關的記憶體資源執行擴充工作。例如，P U可指定一個或一個以上A P U及與該等一個或一個以上APU相關之一組記憶體沙箱，透在一延長週期期間接收透過網路104傳輸的資料，並且於該週期期間將所接收資料導向至一個或一個以上其他APU及其相關記憶體沙箱來進一步處理資料。這項能力特別有助於處理透過網路104傳輸的即收即播資料，例如，即收即播MPEG或即收即播ATRAC音訊或視訊資料。PU可指定一個或一個以上APU·及其相關的記憶體沙箱接收這些資料，並且指定一個或一個以上其他APU及其相關記憶體沙箱來解壓縮及進一步處理這些資料。換言之，PU可建置一組APU及其相關 -39- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝訂

594492

記憶體沙相 < 間的專用管線關係以處理此類的資料。但是’為了高效率執行此類的處理，於未發生包括資料流之apulet的處理期間，管線的專用Apu及記憶體沙箱仍然專屬於孩管線。換言之，於這些週期期間，專用APU及其相關沙箱應處於保留狀態。在完成apuiet處理之後立即保留APU及其相關記憶體沙箱被稱為「常駐終止」。常駐終止發生以響應來自於PLj的指令。圖2d、26 A及26β顯示專用管線結構的建置，其中專用管線結構包括一組APU及其相關記憶體沙箱，用於處理即收即播資料’例如，MPEG資料。如圖25所示，這個管線結構的組件包括PE 2502和DRAM 2518。PE 2502包含pu 2504、DMAC 2506及複數個 APU，即 APU 2508、APU 2510 和 APU 25 12。Ρϋ 2504、DMAC 2506與這些 APU之間透過 ΡΕ匯流排2：) 14進行通訊。廣頻寬匯流排25丨6將dmaC 2506 連接至DRAM 25 18。DRAM 25 18包含複數個沙箱，例如，沙箱2520，沙箱2522，沙箱2524和沙箱2526。圖26A顯示建il專用管線的步驟。於步驟％ 1 〇，pu 2504 指派APU 25 08以處理網路apUiet。網路apUiet包括用於處理網路104之網路通訊協定的程式。在此情況下，使用的通訊協定是傳輸控制通訊協定/網際網路通訊協定 (transmission control protocol/lnternet protocol； TCP/IP)。會透過網路1 04傳輸符合這項通訊協定的丁c p/i p資料封包。接收到資料封包後，APU 2508處理這些封包，並且將封包中的資料組裝成軟體單元102。於步驟2612，在完成 -40- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝訂

線 594492 A7 B7 五、發明説明（39 ) 的一般用途沙箱，由非包含於專用管線内的其他APU來處理其他資料。APU 2508也將這項傳輸通知PU 2504。另一方面，如果軟體單元包含MPEG資料，則於步驟 263 8，APU 2508檢查軟體單元的前一軟體單元ID 2330(圖 23)，以識別軟體單元所屬的MPEG資料流。於步驟2640， APU 2508選取用於處理該軟體單元之專用管線的APU。在此情況下，APU 2508選用APU 25 10來處理這些資料。這是依據前一軟體單元ID 2330及負載平衡因素來進行選擇。例如，如果前一軟體單元ID 2330指示軟體單元所屬之 MPEG資料流的前一軟體單元被傳送至APU 25 10以處理資料，則現行軟體單元通常也會被傳送至APU 25 10以處理資料。於步驟2642，APU 2508發出同步化寫入命令，以將 MPEG資料寫入至沙箱2520。由於已事先將這個沙箱設定為封鎖狀態，所以於步騾2644，自動將MPEG資料從沙箱 2520讀取至APU 2510的區域儲存區。於步驟2646，APU 25 10在其區域儲存區中處理MPEG資料以產生視訊資料。於步驟2648，APU 25 10將視訊資料寫入至沙箱2522。於步驟2650，APU 25 10發出同步化讀取命令至沙箱2520，以使這個沙箱準備好接收額外MPEG資料。於步驟2652，APU 25 10處理常駐終止。於APU等待處理MPEG資料流中的額外M PEG資料期間，這項處理會導致APU進入保留狀態。可在一組APU及其相關沙箱之間建置其他的專用結構以處理其他類型的資料。例如，如圖27所示，一組專用APU (例如，APU 2702，2708和2714)可被建置以執行三維物件 -42- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 594492

的幾何變換，以產生兩維顯示清單。其他Apu可進一步處理（重現）這些兩維顯示清單以產生像素資料。為了執行這項處理，沙箱專用於APU 27〇2,27〇8和2414,以儲存三維物件及處理這些物件所產生的顯示清單、例如，來源沙箱 2704 , 27叫 2716係 # 用於料 Apu 27Q2，则 27〇8 和 APU 27丨4分別處理的三維物件。在類似的方法中，目的地沙箱 2706，2712 和 2718係專用於儲存 Apu 27〇2，Apu 27〇8 牙APU 27 14刀别處理二維物件所產生的顯示清單。協調者APU 2720係專用於在其區域错存區中接收來自於目勺1々箱2706,2712和2718的顯示清單。八卩。272〇仲裁這一 .’q 7F /a單’並且將顯不清單傳送至其他Ap(J，，以重現像素資料。系統⑻的處理器也採用絕對計時器。絕對計時器將時脈信號提供給卿及吒的其他元件，並且非相依於且快於用以驅動這些元件的時脈信號。圖28顯示這個絕對計時器圖所示’絕對計時器建置APU執行之王作的時間算。這個時間預算提供完成工作的時目，這段時間長则處理玉作所需的時間。結果，針對每似作，在時預异内^有―忙碌中週期及待命週期。所有apulet被寫乂依據k個時間預算處理之’而不論mu實際的處理時或速度。例如’針對PE的特定apu，期2802期間可執行特定工作。於時間預算2804的忙碌中週由於忙綠中週期2802短於時 -43-

裝訂

線 :::2804 ’所以於時間預算期間會發生待命週期。消耗較低功率。 :他卿或PE的其他元件不會預期處理工作，直 ^間預算扇4到期。因此，使料對計時器建置的時間 =度了足會協調APU的處理結果，而不管则實際的處田未來，AP^處理速度會更快速。但是，絕對計時器建 =時間預异維持不變。例如，如圖28所示，未來卿將在較短週期期間内執行工作，因此，會具有較長的待命週、月。因此’忙碌中週期細短於忙碌中週期28〇2,並且待命週期281〇長於待命週期贿。但是，由於程式被寫人以依據絕對計時器建置的同_時間預算來處理，戶斤以協調训之間的處理結果。結果，較快的Αρυ可處二針對較慢APU所寫入的程式，而不會導致預期處理結方面的衝突。針對增強或不同操作速度所建立的Apu平面的問題，PU或一個或一個以上指定Αρυ分析正：：：執行的特定指令或微程式碼m用^ f之間^的絕對計時器。「無運算」（「n〇〇p」）指令可被插入芏扎令中並且由APU之—部份負責執行，持apulet所預期的適當連續完成APlm _ 心王。楮由將這此 =〇P插人至指令中，彳維持A晴行所有指令的正” 594492 A7 B7 五、發明説明（42 ) 雖然本文中已參考特定具體實施例來說明本發明，但是應明白，這些具體實施例僅僅是解說本發明的原理及應用。因此，應知道解說的具體實施例能夠進行許多變更並且可設計出其他排列，而不會脫離如隨附的申請專利範圍中定義的本發明範疇及精神。 -45· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims

594492

674號專利申請案薄利範圍替換本(93年3月) A B c D 六、申請專利範圍 1. 一種在一處理器上處理資料之方法，該處理器包括至少一處理單元、一與該處理單元相關之第一區域記憶體及一主記憶體，該主記憶體包括複數個記憶體位置，每個該記憶體位置皆包括一位於該主記憶體中之與該記憶體位置相關的額外記憶體區段，並且該額外記憶體區段專用於儲存關於儲存於該記憶體位置中之資料狀態聲明的狀態資訊，該等狀態聲明包括一第一狀態聲明及一第二狀態聲明，該方法包括：響應一來自於該處理單元的指令，以起始將第一資料從該第一區域記憶體寫入至該等記憶體位置之一；評估儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊；如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第一狀態聲明，則禁止寫入該第一資料。 2. 如申請專利範圍第1項之處理資料之方法，該方法進一步包括，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則准許寫入該第一資料。 3. 如申請專利範圍第2項之處理資料之方法，該方法進一步包括，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則將該第一資料寫入至該記憶體位置中，並且變更儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊以指示該第一本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝訂 594492 A8 B8 C8 D8 六、申請專利範圍狀態聲明。

裝 4. 如申請專利範圍第1項之處理資料之方法，其中該等狀態聲明包括一第三狀態聲明，該狀態資訊包括該第三狀態聲明在一與該處理器之一處理單元相關之區域記憶體中之儲存區位置的位址，並且該方法進一步包括，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第三狀態聲明，則將該第一資料寫入至該記憶體位置中，並且之後自動將第一資料從該記憶體位置讀取至儲存於與該記憶體位置相關之額外記憶體區段中之狀態資訊中識別之區域記憶體的儲存區位置。響 5. —種在一處理器上處理資料之方法，該處理器包括至少一處理單元、一與該處理單元相關之第一區域記憶體及一主記憶體，該主記憶體包括複數個記憶體位置，每個該記憶體位置皆包括一位於該主記憶體中之與該記憶體位置相關的額外記憶體區段，並且該額外記憶體區段專用於儲存關於儲存於該記憶體位置中之資料狀態聲明的狀態資訊，該等狀態聲明包括一第一狀態聲明及一第二狀態聲明，該方法包括：響應一來自於該處理單元的指令，以起始將第一資料從該記憶體位置讀取至該第一區域記憶體；評估儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊；如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第一狀態聲明，則准許讀取該第一資 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

申請專利範

料。 6.:申請專利範圍第5項之處理資料之方法，該方法進一 γ I括，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第一狀態聲明，則將該第一資 2從点记fe缸位置碩取至該第一區域記憶體，並且變更 :存万、14忑记fe體位置相關之額外記憶體區段中的狀態身訊以指示該第二狀態聲明。 7·如申請專利範圍第5項之處理資料之方法，該方法進一 =包括’如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則暫時禁止讀取該第一資料。 8.如申請專利範圍第5項之處理資料之方法，1中該第一 :域記憶體包括複數個區域儲存區位置，每個該區域儲存區位置皆包括—位於該第—區域記憶中與該區域儲存區位置相關的額外儲存區區段’並且係專用於儲存關於 :區域儲存區位置之保留狀態的保留資訊，該等保留狀 .。已括用以扣不该區域儲存區位置被保留作為資料儲存區的第-保留狀態’以及一用以指示該區域儲存區位置未絲留作為資料儲存區的第二保留狀態，並且該方法進-步包括’響應來自於該處理單元的該指令，以將儲存於與該等區域儲存區位置之-相關之料儲存區區 :中的保留資訊從該第二保留狀態變更成該第一保留狀態。 9.如申請專利範圍第8項之處理資料方法，其中該等狀態 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公慧) 594492 A B c D 六、申請專利範圍聲明包括一第三狀態聲明，該狀態資訊包括該第三狀態聲明在一與該處理器之一處理單元相關之區域記憶體中之儲存區位置的位址，並且該方法進一步包括，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則變更儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊以指示該第三狀態聲明，並且使用該狀態資訊提供該區域儲存區位置的位址。 10. 如申請專利範圍第9項之處理資料方法，該方法進一步包括，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第三狀態聲明，則將該第二資料寫入至該記憶體位置、變更儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊以指示該第二狀態聲明、將該第二資料從該記憶體位置自動讀取至該區域儲存區位置，並且變更儲存於與該區域儲存區位置相關之額外儲存區區段中的保留資訊以指示該第二保留狀態。 11. 如申請專利範圍第5項之處理資料方法，其中該等狀態聲明包括一第三狀態聲明，該狀態資訊包括該第三狀態聲明在一與該處理器之一處理單元相關之區域記憶體中之儲存區位置的位址，並且該方法進一步包括，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第三狀態聲明，則禁止讀取該第一資料。 12. —種處理資料之系統，包括：一處理器，其包.括至少一處理單元； -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594492 A8 B8 C8 D8 六、申請專利範圍一第一區域記憶體，其與該處理單元相關；一主記憶體，該主記憶體包括複數個記憶體位置，每個該記憶體位置皆包括一位於該主記憶體中之與該記憶體位置相關的額外記憶體區段，並且該額外記憶體區段專用於儲存關於儲存於該記憶體位置中之資料狀態聲明的狀態資訊，該等狀態聲明包括一第一狀態聲明及一第二狀態聲明；起始裝置，用於響應一來自於該處理單元的指令，以起始將第一資料從該第一區域記憶體寫入至該等記憶體位置之一；評估裝置，用以評估儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊；禁止裝置，用於如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第一狀態聲明，則禁止寫入該第一資料。 13. 如申請專利範圍第1 2項之處理資料之系統，該系統進一步包括准許裝置，用於如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則准許寫入該第一資料。 14. 如申請專利範圍第1 3項之處理資料之系統，該系統進一步包括寫入裝置，用於如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則將該第一資料寫入至該記憶體位置中，並且變更儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594492 A8 B8 C8 D8 六、申請專利範圍以指示該第一狀態聲明。 15. 如申請專利範圍第1 2項之處理資料之系統，其中該等狀態聲明包括一第三狀態聲明，該狀態資訊包括該第三狀態聲明在一與該處理器之一處理單元相關之區域記憶體中之儲存區位置的位址，並且該系統進一步包括讀出/ 寫入裝置，以在當儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第三狀態聲明時，則將該第一資料寫入至該記憶體位置中，並且之後自動將第一資料從該記憶體位置讀取至儲存於與該記憶體位置相關之額外記憶體區段中之狀態資訊中識別之區域記憶體的儲存區位置。 16. —種處理資料之系統，包括：一處理器，其包括至少一處理單元；一第一區域記憶體，其與該處理單元相關；一主記憶體’該主記憶體包括複數個記憶體位置’每個該記憶體位置皆包括一位於該主記憶體中之與該記憶體位置相關的額外記憶體區段，並且該額外記憶體區段專用於儲存關於儲存於該記憶體位置中之資料狀態聲明的狀態資訊，該等狀態聲明包括一第一狀態聲明及一第二狀態聲明；起始裝置，用於響應一來自於該處理單元的指令，以起始將第一資料從該記憶體位置讀取至該第一區域記憶體；評估裝置，用以評估儲存於與該記憶體位置相關之額 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 594492 A8 B8 C8

外記憶體區段中的狀態資訊；准许裝置’用於如果儲存於與該記憶體位置相關之頦外屺fe fa區段中的狀態資訊指示該第一狀態聲明，則准許讀取該第一資料。 17.如申#專利範圍第丨6項之處理資料之系統，該系統進— 步包括謂取裝置，用於如果儲存於與該記憶體位置相關 (頷外記憶體區段中的狀態資訊指示該第一狀態聲明，則將孩第一資料從該記憶體位置讀取至該第一區域記憶體，並且變更儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊以指示該第二狀態聲明。 !δ·如申請專利範圍第16項之處理資料之系統，該處理資料系統進一步包括暫時禁止裝置，用於如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則暫時禁止讀取該第一資料。 19·如申請專利範圍第！ 6項之處理資料之系統，其中該第一區域記憶體包括複數個區域儲存區位置，每個該區域儲存區位置皆包括一位於該第一區域記憶體中與該區域儲存區位置相關的額外儲存區區段，並且係專用於儲存關於該區域儲存區位置之保留狀態的保留資訊，該等保留狀態包括一用以指示該區域儲存區位置被保留作為資^ 儲存區的第-保留狀態，以及一用以指示該區域儲存區位置未被保留作為資料儲存區的第二保留狀態，並且該系統進一步包括變更裝置，用於響應來自於^處理單= 的該指令，以將儲存於與該等區域儲存區位置之一相關本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐)--------

裝訂疇 594492 申請專利範圍 A8 B8 C8 D8 之I、外儲存區區段中的保留資訊從該第二保留狀態變更成孩第一保留狀態。 2〇.如申睛專利範圍第1 9項之處理資料之系統，其中該等狀怨聲明包括—第三狀態聲明，該狀態資訊包括該第三狀怨聲明在一與該處理器之一處理單元相關之區域記憶體中之儲存區位置的位址，並且該系統進一步包括變更裝置’用於如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則變更儲存於與孩記憶體位置相關之額外記憶體區段中的狀態資訊以指不孩第三狀態聲明，並且使用該狀態資訊提供該區域儲存區位置的位址。 21.如申請專利範圍第2 〇項之處理資料之系步包括技制裝置，用於如果儲存於與該之額外記憶體區段中的狀態資訊指示該則將該第二資料寫入至該記憶體位置、記憶體位置相關之額外記憶體區段中的該第二狀態聲明、將該第二資料從該記取土遠S域儲存區位置，並且變更儲存區位置相關之額外儲存區區段中的保留二保留狀態。統，該系統進一記憶體位置相關第三狀態聲明，變更儲存於與該狀態資訊以指示憶體位置自動讀於與該區域儲存資訊以指示該第 22.如申請專利範圍第16項之處理資科之系統，其中該等狀 f聲明包括-第三狀態聲明，該狀態資訊包括該第三狀態聲明在一與該處理器之一處理單亓、平疋相關义區域記憶體中之儲存區位置的位址，並且該手絲卞、、死進一步包括禁止裝

裝彎 -8- 594492 A B c D 六、申請專利範圍置，用於如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第三狀態聲明，則禁止讀取該第一資料。 23. —種處理資料之系統，包括：一處理器，其包括至少一處理單元；一第一區域記憶體，其與該處理單元相關；一主記憶體，該主記憶體包括複數個記憶體位置，每個該記憶體位置皆包括一位於該主記憶體中之與該記憶體位置相關的額外記憶體區段，並且該額外記憶體區段專用於儲存關於儲存於該記憶體位置中之資料狀態聲明的狀態資訊，該等狀態聲明包括一第一狀態聲明及一第二狀態聲明；一記憶體控制器，其可被操作以響應一來自於該處理單元的指令，以起始將第一資料從該第一區域記憶體寫入至該等記憶體位置之一，以評估儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊，並且如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第一狀態聲明，則禁止寫入該第一資料。 24. 如申請專利範圍第2 3項之處理資料之系統，其中該記憶體控制器可被進一步操作，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則准許寫入該第一資料。 25. 如申請專利範圍第2 4項之處理資料之系統，其中該記憶體控制器可被進一步操作，如果儲存於與該記憶體位置 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 594492 A8 B8 C8 D8 六、申請專利範圍相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則將該第一資料寫入至該記憶體位置中，並且變更儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊以指示該第一狀態聲明。 26. 如申請專利範圍第2 3項之處理資料之系統，其中該等狀態聲明包括一第三狀態聲明，該狀態資訊包括該第三狀態聲明在一與該處理器之一處理單元相關之區域記憶體中之儲存區位置的位址，並且該記憶體控制器可被進一步操作，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第三狀態聲明，則將該第一資料寫入至該記憶體位置中，並且之後自動將第一資料從該記憶體位置讀取至儲存於與該記憶體位置相關之額外記憶體區段中之狀態資訊中識別之區域記憶體的儲存區位置。 27. —種處理資料之系統，包括：一處理器，其包括至少一處理單元；一第一區域記憶體，其與該處理單元相關；一主記憶體，該主記憶體包括複數個記憶體位置，每個該記憶體位置皆包括一位於該主記憶體中之與該記憶體位置相關的額外記憶體區段，並且該額外記憶體區段專用於儲存關於儲存於該記憶體位置中之資料狀態聲明的狀態資訊，該等狀態聲明包括一第一狀態聲明及一第二狀態聲明；一記憶體控制器，其可被操作以響應一來自於該處理 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594492 A B c D 々、申請專利範圍單元的指令，以起始將第一資料從該記憶體位置讀取至該第一區域記憶體，以評估儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊，並且如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第一狀態聲明，則准許讀取該第一資料。 28. 如申請專利範圍第2 7項之處理資料之系統，其中該記憶體控制器可被進一步操作，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第一狀態聲明，則將該第一資料從該記憶體位置讀取至該第一區域記憶體，並且變更儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊以指示詨第二狀態聲明。 29. 如申請專利範圍第2 7項之處理資料之系統，其中該記憶體控制器可被進一步操作，如果儲存於與該記憶體位置相關之額外記憶體區段中的狀態資訊指示該第二狀態聲明，則暫時禁止讀取該第一資料。 30. 如申請專利範圍第2 7項之處理資料之系統，其中該第一區域記憶體包括複數個區域儲存區位置，每個該區域儲存區位置皆包括一位於該第一區域記憶體中與該區域儲存區位置相關的額外儲存區區段，並且係專用於儲存關於該區域儲存區位置之保留狀態的保留資訊，該等保留狀態包括一用以指示該區域儲存區位置被保留作為資料儲存區的第一保留狀態，以及一用以指示該區域儲存區位置未被保留作為資料儲存區的第二保留狀態，並且該記憶體控制器可被進一步操作，以響應來自於該處理單 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

594492

元的該指令，以將儲存於與該等區域儲存區位置之一相關之額外儲存區區段中的保留資訊從該第二保留狀態變更成該第一保留狀態。 31. 裝如申請專利範圍第30項之處理資料之系統，其中該等狀 f聲明包括-第三狀態聲明，該狀態資訊包括該第三狀態聲明在-與該處理器之—處理單元相關之區域記憶體中《儲存區位置的位址，並且該記憶體控制器可被進一步操作’ #果儲存於與該記憶體位置相關之料記憶體區段中的狀態資訊指示該第二狀態聲明，則變更儲存於與孩記憶體位置相關之額外記憶體區段中的狀態資訊以指示該第三狀態聲明，並且使用該狀態資訊提供該區域儲存區位置的位址。訂蓍 32·如申請專利範圍第3丨項之處理資料之系統，其中該記憶體控制器可被進一步操作，如果儲存於與該記憶體位置相關之額外圯憶體區段中的狀態資訊指示該第三狀態聲明，則將該第二資料寫入至該記憶體位置、變更儲存於與薇記憶體位置相關之額外記.憶體區段中的狀態資訊以指示該第二狀態聲明、將該第二資料從該記憶體位置自動讀取至該區域儲存區位置，並且變更儲存於與該區域儲存區位置相關之額外儲存區區段中的保留資訊以指示該第二保留狀態。 33.如申請專利範圍第2 7項之處理資料之系統，其中該等狀態聲明包括一第三狀態聲明，該狀態資訊包括該第三狀態聲明在一與該處理器之一處理單元相關之區域記憶體 -12-

594492 六、申請專利範圍 A8 B8 C8 D8 中'。儲存區位置的位址，並且該記憶體控制器可被迨一 ^ ^作，如果儲存於與該記憶體位置相關之額外記憶體區焱中的狀態資訊指示該第三狀態聲明，取該第一資料。 34., 申清專利範圍第i項之處理資料的方法，其中該狀態 =j包含一第三狀態聲明，該狀態資訊包含用於該第三 =4聲明又一或多個於—處理單元的識別，一區域記憶組的識別，以及_區域記憶體中儲存位置的位址。 35., 申凊專利範圍第5項之處理資料的方法，其中該狀態 2包含—第三狀態聲明，該狀態資訊包含用於該第三二恐聲明《—或多個^ —處理單元的識別，—區域記憶體的識別’以及-區域記憶體中料位置的位址。 36. 如申請專利範圍第i 2項之處理資料的方法，其中該狀態 2包含—第三狀態聲明，該狀態資訊包含用於該第三悲聲明之—或多個於—處理單元的識別，一區域記憶體的識別’以及一區域記憶體中儲存位置的位址。 37. 如申請專利範圍第16項之處理資料的方法，其中該狀態含一第三狀態聲明，該狀態資訊包含用於該第三料明《一或多個於一處理單元的識別，一區域記憶體的識別，以及一區域記憶體中儲存位置的位址。 3δ· = ί利範圍第23項之處理資科的方法，其中該狀態聲明’該狀態資訊包含用於該第三狀心聲明1-或，個於一處理單元的識別，一區滅記憶體的識別，以及-區域記憶體中儲存位置的位址。 -13-

594492 A8 B8

39·如申請專利範圍第2 7項之處理資、 ^ 广貝枓的万法，其中該狀態聲明包含一第三狀態聲明，該狀能次、 Λ狀怨奢矾包含用於該第三狀態聲明之一或多個於一處理單开mi 』於A米 ^ , 早兀的識別，一區域記憶體的識別，以及一區域記憶體中儲 & 丁减存位置的位址。 40. —種在一處理器上處理資料之方 .^ 万去，孩處理器包含複數

裝個處理單元；複數個區域記憶體’每_個區域記憶體附屬於一個別的處理單元並且具有複數個儲存位置；由具有複數個記憶體位置之該處理單元所分享的—主記愤體；以及-儲存有關該記憶體位置的狀態聲明的聲明資訊之狀態記憶體，該狀態聲明包含—第一狀態’其該一 1己憶體位置的狀態資訊包含一儲存位置的位址，該方法包括：響應來自該等處理單元之一的指令，以起始將第一資料寫入至該等主記憶體的該等記憶體位置之一；評估儲存於該一記憶體位置的狀態記憶體中的狀態資訊；如該狀態資訊指出該一記憶體位置的該第一狀態，寫入咸弟一 > 料至该一 € fe體位置及隨後自動從該一· +己慎體位置讀取該第一資料至該儲存位置，其位址包含在該一記憶體位置之該狀態資訊中。 41.如申請專利範圍第4 0項之方法，其中在該第一狀態中，一記憶體位置的該狀態資訊包含其位址包含在該記憶體位置的該聲明資訊中之該儲存位置的該處理單元之該識另|J 〇 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 594492 A8 B8 C8 D8 六、申請專利範圍 42. 如申請專利·範圍第4 0項之方法，更包括：響應來自該一處理單元的一指令，起始來自該一記憶體位置至一附屬於該一處理單元的該區域記憶體之儲存位置的第二資料的讀取；及若該聲明資訊儲存於該一記憶體位置的該狀態記憶體指出該第一狀態，則限制從該一記憶體位置讀取該第二資料。 43. 如申請專利範圍第4 0項之方法，其中該狀態聲明更進一步包含該聲明資訊的一第二聲明，指出該資料被儲存在該記憶體位置，對應於該第二聲明被一處理單元處理，且更包含：響應來自該一處理單元的一指令，起始來自該一記憶體位置至一附屬於該一處理單元的該區域記憶體之儲存位置的第二資料的讀取；及若該聲明資訊儲存於該一記憶體位置的該狀態記憶體指出該第二狀態，則暫時性限制從該一記憶體位置之該第二資料的讀取，並且改變該一記憶體位置的狀態聲明至第一狀態。 44. 如申請專利範圍第4 0項之方法，其中該狀態記憶體為該主記憶體的一部份。 45. —種處理資料的系統，包括：複數個處理單元；複數個區域記憶體，每一個區域記憶體附屬於一個別之處理單元，並且具有複數個儲存位置； -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 594492 A B c D 六、申請專利範圍一被該處理單元分享之主記憶體，具有複數個記憶體位置；一有關該記憶體位置狀態聲明.，用來儲存聲明資訊之狀態記憶體，該狀態聲明包含一記憶體位置的一該狀態資訊之第一狀態，包含一儲存位置的位址；響應裝置，響應於從該等處理單元之一而來之指令，用以起始寫入第一資料至該主記憶體的該等記憶體位置之一；評估裝置，用來評估儲存於該一記憶體位置的該狀態記憶體中的該狀態資訊；寫入讀取裝置，若該狀態資訊指出該一記憶體位置的該第一聲明，則寫入該第一資料進入該一記憶體位置及隨後自動從該一記憶體位置讀取該第一資料至該儲存位置，其位址包含在該一記憶體位置的該聲明資訊中。. 46. 如申請專利範圍第4 5項之系統，·其中為了該第一聲明，一記憶體位置的該聲明資訊包含附屬於其位址包含在該記憶體位置的該聲明資訊中的該儲存位置之該處理單元的識別。 47. 如申請專利範圍第4 5項之系統，更包括：響應裝置，響應一來自該一處理單元的一指令，用來起始從該一記憶體位置讀取第二資料至一附屬於該一處理單元的該區域記憶體儲存位置；及限制裝置，若該儲存在該一記憶體位置的該狀態記憶體之聲明資訊指出.該第一狀態，則暫時限制該第二資料 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594492 A B c D 六、申請專利範圍從該一記憶體位置的讀取。 48. 如申請專利範圍第4 5項之系統，其中該狀態聲明更包括一第二聲明，其聲明資訊指出該資料被儲存至該記憶體位置，對應於該第二聲明被一處理單元處理，更包含：響應裝置，響應於來自該一處理單元的一指令，用以起始從該一記憶體位置讀取第二資料至附屬於該一處理單元的該區域記憶體一儲存位置；及限制裝置，若儲存在該一記憶體位置的該狀態記憶體之該聲明資訊指出該第二聲明，則暫時限制該第二資料的讀取，並且改變該一記憶體位置的狀態至該第一聲明。 49. 如申請專利範圍第4 5項之系統，其中該狀態記憶體為該主記憶體的一部份。 50. —種處理資料的系統，包括：複數個處理單元；複數個區域記憶體，每一個區域記憶體附屬於一個別之處理單元並且具有一複數個儲存位置；一主記憶體，被具有複數個記憶體位置的該處理單元所分享；一狀態記憶體，用來儲存有關該記憶體位置的狀態聲明之聲明資訊，該狀態資訊包含一第一聲明，其一記憶體位置的該聲明資訊包含一儲存位置的一位址；一可操作記憶體控制器，響應於從該等處理單元之一而來之一指令，用.以起始寫入第一資料至該主記憶體的 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594492 A B c D 六、申請專利範圍該記憶體位置之一，用以評估儲存在該一記憶體位置的該狀態記憶體之聲明資訊，若該一記憶體位置的該聲明資訊指出該第一聲明，則寫入該第一資料進入該一記憶體位置並且隨後自動從該一記憶體位置讀取該第一資料至該儲存位置，其位址包含在該一記憶體位置的聲明資訊中。 51·如申請專利範圍第5 〇項之系統，其中該第一聲明中，一記憶體位置的該聲明資訊包含該附屬於位址包含在該記憶體位置的該聲明資訊之該儲存位置的該處理單元之識 52·如申請專利範圍第5 〇項之系統，其中該記憶體控制器為進一步可操作的，以響應從該一處理單元來的一指令而起始第二資料從該一記憶體位置的讀取至一附屬於該一處理單元的該區域記憶體之儲存位置，且若儲存在該一記憶體位置之該狀態記憶體的該聲明資訊指出該第一聲明’則限制該弟二資料從該一記憶體位置的讀取D 53·如申請專利範圍第5 〇項之系統，其中該狀態資訊更包含一第二聲明，其該聲明資訊指出該資料被儲存在該記憶體位置，對應於該第二聲明被一處理單元處理，並且該記憶體控制器更進一步為可操作，以響應從該一處理單元來的一指令而起始第二資料從該一記憶體位置至一附屬於該一處理單元的該區域記憶體之儲存位置的讀取，且若儲存於該一記憶體位置的該狀態記憶體之聲明資訊指出該第二聲明，則暫時限制從該一記憶體位置讀取該 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(2ΐ〇χ ^_97公董^ ----- 594492 8 8 8 8 A BCD 六、申請專利範圍第二資料，並且改變該一記憶體位置中的狀態聲明為第一聲明。 54.如申請專利範圍第5 0項之系統，其中該狀態記憶體為主記憶體的一部份。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）