KR920013160A - 2차원 메쉬 구조로 연결된 프로세서간의 통신방법 - Google Patents
2차원 메쉬 구조로 연결된 프로세서간의 통신방법 Download PDFInfo
- Publication number
- KR920013160A KR920013160A KR1019900021848A KR900021848A KR920013160A KR 920013160 A KR920013160 A KR 920013160A KR 1019900021848 A KR1019900021848 A KR 1019900021848A KR 900021848 A KR900021848 A KR 900021848A KR 920013160 A KR920013160 A KR 920013160A
- Authority
- KR
- South Korea
- Prior art keywords
- communication method
- mesh structure
- processors connected
- port
- irs
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 입출력상태를 나타낸 개략도, 제3도는 본 발명에 의한 2차원 프로세서 어레이의 데이타 전송상태를 나타낸 개략도.
Claims (1)
- 하나의 프로세서(1)의 입력포트(IRS) 및 출력포트(ORS)는 다른 프로세서(2)의 출력포트(ORS) 및 입력포트(IRS)와 공유하도록 하면서 쓰기 포트(OR-WR) 및 읽기 포트(IR-RD)는 상호 공유하도록 한 2차원 메쉬구조로 연결된 프로세서간의 통신방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021848A KR920013160A (ko) | 1990-12-26 | 1990-12-26 | 2차원 메쉬 구조로 연결된 프로세서간의 통신방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021848A KR920013160A (ko) | 1990-12-26 | 1990-12-26 | 2차원 메쉬 구조로 연결된 프로세서간의 통신방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920013160A true KR920013160A (ko) | 1992-07-28 |
Family
ID=67538596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900021848A KR920013160A (ko) | 1990-12-26 | 1990-12-26 | 2차원 메쉬 구조로 연결된 프로세서간의 통신방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920013160A (ko) |
-
1990
- 1990-12-26 KR KR1019900021848A patent/KR920013160A/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0279854A4 (en) | PARALLEL PROCESSOR WITH BINARY TREE STRUCTURE. | |
| DE3751235D1 (de) | Vielfachknotenrechner mit rekonfigurierbarer Pipelinestruktur. | |
| SE8001183L (sv) | Databehandlingsanleggning | |
| NL7900357A (nl) | Data-bewerkingssysteem met een afzonderlijke input/out- putprocessor. | |
| SE9202182D0 (sv) | Mirrored memory multi processor system | |
| KR890017615A (ko) | 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템 | |
| KR860700300A (ko) | 입력 기억 회로 수단 및 그 분배 사용방법 | |
| SE8202234L (sv) | Minnesanordning | |
| KR890016572A (ko) | Spam의 센스앰프 등화회로 | |
| DE69330646D1 (de) | Datenfliessbandordnungssystem | |
| KR920013160A (ko) | 2차원 메쉬 구조로 연결된 프로세서간의 통신방법 | |
| ATE81731T1 (de) | Vektorschlange in computern mit vektorregister. | |
| KR910014837A (ko) | 화상 신호 처리 회로 | |
| KR890010728A (ko) | 데이터 전송회로 | |
| KR850006802A (ko) | 데이터 전송 장치 | |
| SE9801674L (sv) | Applikationsspecifik integrerad krets och sändtagarkrets | |
| DE68921332D1 (de) | Rechneranordnungen mit Ein-/Ausgabecachespeicher. | |
| KR940006298Y1 (ko) | 공통메모리 인터페이스장치 | |
| AT369568B (de) | Datenein- und -ausgabeanordnung | |
| KR870008452A (ko) | 한쌍의 데이타 처리장치간에 데이타를 전송시키기 위한 시스템 | |
| SU710042A1 (ru) | Комбинационный сумматор | |
| KR910010325A (ko) | 퍼스널 컴퓨터를 이용한 데이타 전송시스템 | |
| Whitehouse | Optical and acoustical signal processing | |
| KR910001562A (ko) | 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로 | |
| JPS5351916A (en) | Data signal transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |