KR100364925B1 - 콘트롤버스를 이용한 입출력 인터페이스 회로 - Google Patents

콘트롤버스를 이용한 입출력 인터페이스 회로 Download PDF

Info

Publication number
KR100364925B1
KR100364925B1 KR1020000039853A KR20000039853A KR100364925B1 KR 100364925 B1 KR100364925 B1 KR 100364925B1 KR 1020000039853 A KR1020000039853 A KR 1020000039853A KR 20000039853 A KR20000039853 A KR 20000039853A KR 100364925 B1 KR100364925 B1 KR 100364925B1
Authority
KR
South Korea
Prior art keywords
output
data
input
external
connector
Prior art date
Application number
KR1020000039853A
Other languages
English (en)
Other versions
KR20020006281A (ko
Inventor
강석영
고재명
Original Assignee
주식회사 케이이씨메카트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨메카트로닉스 filed Critical 주식회사 케이이씨메카트로닉스
Priority to KR1020000039853A priority Critical patent/KR100364925B1/ko
Publication of KR20020006281A publication Critical patent/KR20020006281A/ko
Application granted granted Critical
Publication of KR100364925B1 publication Critical patent/KR100364925B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 콘트롤버스를 이용하여 외부시스템의 각종 센서입력 및 표시부를 구동하기 위한 입출력 인터페이스회로에 관한 것이다.
본 발명의 콘트롤버스를 이용한 입출력 인터페이싱을 하기 위해 외부버스를 통해 센서로부터 입력되는 데이터나 동작상태를 표시하기 위한 데이터를 외부버스를 통해 출력되도록 연결하는 제1 콘넥터와, 외부버스를 통해 CPU와 연결되도록 하는 제2콘넥터와, 상기 제2콘넥터를 통해 상기 CPU로부터 제공되는 제어신호를 디코딩하여 버퍼를 인에이블하기위한 칩렉트신호 및 버퍼를 리세트하기 위한 리세트신호(RET)를 출력하는 디코더와, 상기 제1콘넥터를 통해 각종 센서로부터 데이터가 입력될 시 입력데이터에 영향을 주지않도록 전원을 분리하여 상기 입력데이터를 전달하는 제1 내지 제4 외부신호 입력부와, 상기 제1 내지 제4외부신호입력부로부터 출력된 외부입력 데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 하여 상기 제2콘넥터를 통해 상기 CPU로 출력하는 제2 내지 제5버퍼와, 상기 제2콘넥터를 통해 CPU로부터 출력데이터를 입력할 시 출력데이터에 영향을 주지않도록 전원을 분리하여 출력데이터를 제6 내지 제9 버퍼로 전달하는 제1 내지 제3 출력신호 입력부와, 상기 제1 내지 제4 출력신호 입력부로부터 출력된 외부출력 데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 출력하는 제6 내지 제9 버퍼와, 상기 제6 내지 제8 버퍼로부터 출력된 외부출력 데이터를 받아 제1콘넥터를 통해 출력하는 제1 내지 제3 드라이버를 구비함을 특징으로 한다.

Description

콘트롤버스를 이용한 입출력 인터페이스회로{INPUT/OUTPUT INTERFACE CIRCUIT USING CONTROL BUS}
본 발명은 입출력 인터페이스회로에 관한 것으로, 특히 콘트롤버스를 이용하여 외부시스템의 각종 센서입력 및 표시부를 구동하기 위한 입출력 인터페이스회로에 관한 것이다.
일반적으로 마이크로 콘트롤러는 내부에 입출력 기능을 수행하기 위한 입출력 인터페이스를 구비하고 있으며, 외부에 메모리등의 다른 장치와 연결되어 각종 센서의 입력이나 동작상태를 나타내는 표시장치를 구동하도록 하고 있다. 이러한 각종 센서의 입력이나 동작상태를 표시할 수 있도록 입출력기능을 수행하기 위한 어드레스버스가 분리되어 있지 않으므로 어드레스 디코더라인이 증가되어 동작이 지연되거나 에러가 발생할 우려가 있었다.
따라서 본 발명의 목적은 콘트롤버스를 이용하여 입력과 출력기능을 수행하기 위한 어드레스버스를 각각 분리하여 어드레스 디코더라인의 수를 줄여 동작의 지연을 방지하고, 에러발생을 줄일 수 있는 콘트롤버스를 이용한 입출력인터페이스회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 콘트롤버스를 이용한 입출력 인터페이스회로에 있어서, 외부버스를 통해 센서로부터 입력되는 데이터나 동작상태를 표시하기 위한 데이터를 외부버스를 통해 출력되도록 연결하는 제1 콘넥터와, 외부버스를 통해 CPU와 연결되도록 하는 제2콘넥터와, 상기 제2콘넥터를 통해 상기 CPU로부터 제공되는 제어신호를 디코딩하여 버퍼를 인에이블하기위한 칩렉트신호 및 버퍼를 리세트하기 위한 리세트신호(RET)를 출력하는 디코더와, 상기 제1콘넥터를 통해 각종 센서로부터 데이터가 입력될 시 입력데이터에 영향을 주지않도록 전원을 분리하여 상기 입력데이터를 전달하는 제1 내지 제4 외부신호 입력부와, 상기 제1 내지 제4외부신호입력부로부터 출력된 외부입력 데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 하여 상기 제2콘넥터를 통해 상기 CPU로 출력하는 제2 내지 제5버퍼와, 상기 제2콘넥터를 통해 CPU로부터 출력데이터를 입력할 시 출력데이터에 영향을 주지않도록 전원을 분리하여 출력데이터를 제6 내지 제9 버퍼로 전달하는 제1 내지 제3 출력신호 입력부와, 상기 제1 내지 제4 출력신호 입력부로부터 출력된 외부출력 데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 출력하는 제6 내지 제9 버퍼와, 상기 제6 내지 제8 버퍼로부터 출력된 외부출력 데이터를 받아 제1콘넥터를 통해 출력하여 하는 제1 내지 제3 드라이버를 구비함을 특징으로 한다.
도 1 a 및 도 1b는 본 발명의 실시예에 따른 콘트롤버스를 이용한 입출력인터페이스회로의 구성도
* 도면의 주요부분에 대한 부호의 설명 *
10: 디코더 12,14,16,18,20: 제1-제5 버퍼
22,24,26,28: 제1-제4 외부신호입력부 30,32,34,36: 제1-제4 저항
38,40,42,44: 제5-제8 저항 46,48,50: 제6-제8버퍼
52,54,56: 제9-제11 저항
58, 60, 62: 제1-제4 출력신호 입력부
64,66,68: 제12-제14 저항 70,72,74: 제1-제3 드라이버
76: 제9 버퍼 78: LED 드라이버
80: 제15 저항 82: LED
84: 제3콘넥터 86,88: 제1-제2 콘넥터
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그상세한 설명을 생략한다.
도 1a 및 1b는 본 발명의 실시예에 따른 콘트롤버스를 이용한 입출력인터페이스회로의 구성도이다.
제1콘넥터(86)는 센서(도시하지 않음)로부터 입력되는 데이터나 동작상태를 표시하기 위한 데이터를 출력하기 위해 외부버스를 연결한다. 제2콘넥터(88)는 외부버스를 통해 CPU(도시하지 않음)와 연결되도록 한다. 디코더(10)는 PLA(Programable Logic Arrary)로 이루어 지며, 상기 제2콘넥터(88)를 통해 CPU로부터 제공되는 제어신호를 디코딩하여 버퍼를 인에이블하기위한 칩렉트신호 및 버퍼를 리세트하기 위한 리세트신호(RET)를 출력한다. 제5 내지 제8 저항(38, 40, 42, 44)은 상기 제1 콘넥터(86)에서 외부입력데이터를 오픈컬렉터 로우신호로 받기위한 풀업저항이다. 제1 내지 제4 외부신호 입력부(22, 24, 26, 28)는 각각 8개의 포토커플러로 각각 이루어져 제1콘넥터(86)를 통해 각종 센서로부터 데이터를 입력할 시 입력데이터에 영향을 주지않도록 전원을 분리한다. 제2 내지 제5버퍼(14, 16, 18, 20)는 상기 제1 내지 제4 외부신호입력부(22, 24, 26, 28)로부터 출력된 외부입력데이터를 상기 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 하여 제2콘넥터(88)를 통해 CPU로 출력한다. 제1 버퍼(12)는 상기 제2내지 제5버퍼(14, 16, 18, 20)에서 외부입력 데이터가 오버플로우 될 시 상기 외부입력 데이터를 상기 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 제2콘넥터(88)를 통해 CPU로 출력한다. 제1 내지 제4 저항(30, 32, 34, 36)은 상기 제1 내지 제4 외부신호 입력부(22, 24, 26, 28)로부터 외부입력데이터를 오픈컬렉터 로우신호로 받기위한 풀업저항이다.
제9 내지 제11 저항(52, 54, 56)은 상기 제2 콘넥터(88)에서 도시하지 않은 CPU로부터 입력된 출력데이터를 오픈컬렉터 로우신호로 받기위한 풀다운저항이다. 제1 내지 제3 출력신호 입력부(58, 60, 62)는 각각 8개의 포토커플러로 이루어져 제2콘넥터(88)를 통해 CPU로부터 출력데이터를 입력할 시 출력데이터에 영향을 주지않도록 전원을 분리하여 출력데이터를 제6 내지 제8 버퍼(46, 48, 50)로 전달한다. 제6 내지 제8 버퍼(46, 48, 50)는 상기 제1 내지 제4 출력신호 입력부(58, 60, 62)로부터 출력된 외부출력 데이터를 상기 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 출력한다. 제12 내지 제14 저항(64, 66, 68)은 상기 제6 내지 제9 버퍼(46, 48, 50)로부터 출력된 외부출력 데이터를 오픈컬렉터 로우신호로 받기위한 풀다운저항이다. 제1 내지 제3 드라이버(70, 72, 74)는 상기 제6 내지 제8 버퍼(46, 48, 50)로부터 출력된 외부출력 데이터를 받아 제1콘넥터(86)를 통해 출력하여 한다. 제9버퍼(76)는 제6 내지 8버퍼(46, 48, 50)로부터 출력된 표시데이터를 상기 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링 출력한다. LED드라이버(78)는 상기 제9버퍼(76)로부터 출력된 표시데이터를 받아 8개의 LED(82)를 구동한다. 제3콘넥터(84)는 상기 LED드라이버(78)로부터 출력된 표시데이터를 외부로 출력하도록 접속한다.
상술한 도 1을 참조하여 본 발명의 바람직한 실시예의 동작을 상세히 설명한다.
도시하지 않은 CPU는 미리 프로그램되어 있는 펌웨어에 따라 동작하며, 디코더(10)를 제어하여 버퍼를 인에이블하기 위한 칩셀렉트신호를 출력하도록 한다. 이때 제2콘넥터(88)를 통해 CPU로부터 출력된 데이터는 각각 8개의 포토커플러로 이루어진 제1 내지 제3 출력신호 입력부(58, 60, 62)로 인가되어 출력데이터에 영향을 주지않도록 전원을 분리하여 출력데이터를 제6 내지 제9 버퍼(46, 48, 50)로 전달한다. 상기 제6 내지 제9 버퍼(46, 48, 50)는 상기 제1 내지 제4 출력신호 입력부(58, 60, 62)로부터 출력된 외부출력 데이터를 상기 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 제1 내지 제3 드라이버(70, 72, 74)로 출력한다. 상기 제1 내지 제3 드라이버(70, 72, 74)는 상기 제6 내지 제8 버퍼(46, 48, 50)로부터 출력된 외부출력 데이터를 받아 제1콘넥터(86)를 통해 외부버스로 출력한다. 이때 제12 내지 제14 저항(64, 66, 68)은 상기 제6 내지 제8 버퍼(46, 48, 50)로부터 출력된 외부출력 데이터를 오픈컬렉터 로우신호로 받기위한 풀다운저항이다.
또한 제6 내지 8버퍼(46, 48, 50)로부터 출력된 표시데이터는 제9버퍼(76)를 통해 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 LED드라이버(78)로 출력한다. 상기 LED드라이버(78)는 상기 제9버퍼(76)로부터 출력된 표시데이터를 받아 8개의 LED(82)를 구동한다. 그리고 제3콘넥터(84)는 상기 LED드라이버(78)로부터 출력된 표시데이터를 외부로 출력하도록 접속한다.
한편 제1콘넥터(86)를 통해 센서(도시하지 않음)로부터 입력되는 데이터는 각각 8개의 포토커플러로 이루어진 제1 내지 제4 외부신호 입력부(22, 24, 26, 28)를 통해 입력데이터에 영향을 주지않도록 전원을 분리되어 제2 내지 제5버퍼(14,16, 18, 20)로 전달된다. 이때 제5 내지 제8 저항(38, 40, 42, 44)은 상기 제1 콘넥터(86)에서 외부입력데이터를 오픈컬렉터 로우신호로 받기위한 풀업저항이다. 상기 제2 내지 제5버퍼(14, 16, 18, 20)는 상기 제1 내지 제4외부신호입력부(22, 24, 26, 28)로부터 각각 출력된 외부입력 데이터를 상기 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 제2콘넥터(88)를 통해 CPU로 출력한다. 이때 제1 버퍼(12)는 상기 제2 내지 제5버퍼(14, 16, 18, 20)에서 외부입력 데이터가 오버플로우 될 시 상기 외부입력 데이터를 상기 디코더(10)로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 제2콘넥터(88)를 통해 CPU로 출력한다. 그리고 제1 내지 제4 저항(30, 32, 34, 36)은 상기 제1 내지 제4 외부신호 입력부(22, 24, 26, 28)로부터 외부입력데이터를 오픈컬렉터 로우신호로 받기위한 풀업저항이다.
상술한 바와 같이 본 발명은, 콘트롤버스를 이용하여 입력과 출력기능을 수행하기 위한 어드레스버스를 각각 분리하여 어드레스 디코더라인의 수를 줄여 동작의 지연을 방지하고, 에러발생을 줄일 수 있는 효과가 있다.

Claims (6)

  1. 콘트롤버스를 이용한 입출력 인터페이스회로에 있어서,
    외부버스를 통해 센서로부터 입력되는 데이터나 동작상태를 표시하기 위한 데이터를 외부버스를 통해 출력되도록 연결하는 제1 콘넥터와,
    외부버스를 통해 CPU와 연결되도록 하는 제2콘넥터와,
    상기 제2콘넥터를 통해 상기 CPU로부터 제공되는 제어신호를 디코딩하여 버퍼를 인에이블하기위한 칩렉트신호 및 버퍼를 리세트하기 위한 리세트신호(RET)를 출력하는 디코더와,
    상기 제1콘넥터를 통해 각종 센서로부터 데이터가 입력될 시 입력데이터에 영향을 주지않도록 전원을 분리하여 상기 입력데이터를 전달하는 제1 내지 제4 외부신호 입력부와,
    상기 제1 내지 제4외부신호입력부로부터 출력된 외부입력 데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 하여 상기 제2콘넥터를 통해 상기 CPU로 출력하는 제2 내지 제5버퍼와,
    상기 제2콘넥터를 통해 CPU로부터 출력데이터를 입력할 시 출력데이터에 영향을 주지않도록 전원을 분리하여 출력데이터를 제6 내지 제9 버퍼로 전달하는 제1 내지 제3 출력신호 입력부와,
    상기 제1 내지 제4 출력신호 입력부로부터 출력된 외부출력 데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 출력하는 제6 내지 제9 버퍼와,
    상기 제6 내지 제8 버퍼로부터 출력된 외부출력 데이터를 받아 제1콘넥터를 통해 출력하여 하는 제1 내지 제3 드라이버를 구비함을 특징으로 하는 콘트롤버스를 이용한 입출력 인터페이스회로.
  2. 제1항에 있어서,
    상기 제2 내지 제5버퍼에서 외부입력상태의 데이터가 오버플로우 될 시 상기 외부입력 데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링하여 제2콘넥터를 통해 CPU로 출력하는 제1 버퍼를 더 구비함을 특징으로 하는 콘트롤버스를 이용한 입출력 인터페이스회로.
  3. 제2항에 있어서,
    상기 제6 내지 제8버퍼로부터 출력된 표시데이터를 상기 디코더로부터 출력된 칩셀렉트신호에 의해 버퍼링 출력하는 제9버퍼와,
    상기 제9버퍼로부터 출력된 표시데이터를 받아 8개의 LED(82)를 구동하는 LED드라이버를 더 구비함을 특징으로 하는 콘트롤버스를 이용한 입출력 인터페이스회로.
  4. 제3항에 있어서,
    상기 LED드라이버로부터 출력된 표시데이터를 외부로 출력하도록 접속하는 제3콘넥터를 더 구비함을 특징으로 하는 콘트롤버스를 이용한 입출력 인터페이스회로.
  5. 제1항에 있어서, 상기 제1 내지 제4 외부신호 입력부는,
    각각 8개의 포토커플러로 이루짐을 특징으로 하는 콘트롤버스를 이용한 입출력 인터페이스회로.
  6. 제5항에 있어서,
    상기 제1 내지 제3 출력신호 입력부는 각각 8개의 포토커플러로 이루짐을 특징으로 하는 콘트롤버스를 이용한 입출력 인터페이스회로.
KR1020000039853A 2000-07-12 2000-07-12 콘트롤버스를 이용한 입출력 인터페이스 회로 KR100364925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039853A KR100364925B1 (ko) 2000-07-12 2000-07-12 콘트롤버스를 이용한 입출력 인터페이스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039853A KR100364925B1 (ko) 2000-07-12 2000-07-12 콘트롤버스를 이용한 입출력 인터페이스 회로

Publications (2)

Publication Number Publication Date
KR20020006281A KR20020006281A (ko) 2002-01-19
KR100364925B1 true KR100364925B1 (ko) 2002-12-16

Family

ID=19677573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039853A KR100364925B1 (ko) 2000-07-12 2000-07-12 콘트롤버스를 이용한 입출력 인터페이스 회로

Country Status (1)

Country Link
KR (1) KR100364925B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297592A (ja) * 1995-04-25 1996-11-12 Toshiba Corp 制御装置
KR980010756A (ko) * 1996-07-30 1998-04-30 문정환 시스템 보드와 서브 보드간의 데이터 전공 제어 회로
KR19980057564A (ko) * 1996-12-30 1998-09-25 추호석 데이지 체인 구조를 가진 입출력 제어장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297592A (ja) * 1995-04-25 1996-11-12 Toshiba Corp 制御装置
KR980010756A (ko) * 1996-07-30 1998-04-30 문정환 시스템 보드와 서브 보드간의 데이터 전공 제어 회로
KR19980057564A (ko) * 1996-12-30 1998-09-25 추호석 데이지 체인 구조를 가진 입출력 제어장치

Also Published As

Publication number Publication date
KR20020006281A (ko) 2002-01-19

Similar Documents

Publication Publication Date Title
JP3194576B2 (ja) バス・インタフェース
KR900005702A (ko) 프로그램 가능한 입력/출력회로 및 프로그램 가능한 논리소자
US11928066B2 (en) I2C bridge device
US20090295429A1 (en) Bidirectional buffer circuit and signal level conversion circuit
US20090271557A1 (en) Non-volatile memory storage device with high transmission rate
EP1785885B1 (en) Apparatus and method for enabling a multi-processor environment on a bus
US6725316B1 (en) Method and apparatus for combining architectures with logic option
US6683474B2 (en) Method and apparatus for communication using a distributed multiplexed bus
KR20010053365A (ko) 디바이스간 직렬 버스 프로토콜
KR20030032842A (ko) 반도체장치
KR100364925B1 (ko) 콘트롤버스를 이용한 입출력 인터페이스 회로
US6034545A (en) Macrocell for data processing circuit
JP3949429B2 (ja) Iicバス制御システム
JPH02161820A (ja) プログラマブル入出力回路及びプログラマブル論理素子
US20050127402A1 (en) Configurable input/output terminals
KR20100088288A (ko) Odt 신호와 클럭 신호가 신호라인을 공유하는 반도체 메모리 장치
JP4978962B2 (ja) データ書込方法およびその方法を用いた書込制御装置ならびに演算装置
KR200216603Y1 (ko) 데이터 피드백을 갖는 디지털 출력회로
KR200309903Y1 (ko) 범용 비동기 송수신기
JPH0738399A (ja) 双方向バッファ回路
KR950012513B1 (ko) 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치
JPH07160379A (ja) 信号処理装置
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR970029107A (ko) 브이엠이 (vme) 버스의 양포트 램 정합회로
KR930003122Y1 (ko) 장치간 데이타 버퍼장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee