JPH08297592A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH08297592A JPH08297592A JP7099283A JP9928395A JPH08297592A JP H08297592 A JPH08297592 A JP H08297592A JP 7099283 A JP7099283 A JP 7099283A JP 9928395 A JP9928395 A JP 9928395A JP H08297592 A JPH08297592 A JP H08297592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- flip
- flop
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 信頼性を可及的に向上させることを可能にす
る制御装置の提供。 【構成】 各々がフリップフロップ７i と、このフリッ
プフロップの出力信号に基づいて起動される主回路８i
と、診断データ出力手段９i と、を有している複数の周
辺回路３i と、複数の周辺回路のうちの１つの周辺回路
を指定するためのアドレス信号をアドレスバス４を介し
て出力するとともにデータリード信号ＲＤを制御バス５
を介して複数の周辺回路に送出するプロセッサ手段１
と、データリード信号によってアドレス信号をデコード
し、アドレス信号によって指定された周辺回路のフリッ
プフロップに起動するためのチップセレクト信号を送出
するアドレスデコーダ回路２と、を備え、診断データ出
力手段９i はチップセレクト信号ＣＳi によって起動さ
れて、データリード信号を受信したときに固有の診断デ
ータをデータバスを介してプロセッサ手段に送出するこ
とを特徴とする。
る制御装置の提供。 【構成】 各々がフリップフロップ７i と、このフリッ
プフロップの出力信号に基づいて起動される主回路８i
と、診断データ出力手段９i と、を有している複数の周
辺回路３i と、複数の周辺回路のうちの１つの周辺回路
を指定するためのアドレス信号をアドレスバス４を介し
て出力するとともにデータリード信号ＲＤを制御バス５
を介して複数の周辺回路に送出するプロセッサ手段１
と、データリード信号によってアドレス信号をデコード
し、アドレス信号によって指定された周辺回路のフリッ
プフロップに起動するためのチップセレクト信号を送出
するアドレスデコーダ回路２と、を備え、診断データ出
力手段９i はチップセレクト信号ＣＳi によって起動さ
れて、データリード信号を受信したときに固有の診断デ
ータをデータバスを介してプロセッサ手段に送出するこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサ
と、このマイクロプロセッサによって駆動される、フリ
ップフロップを有する周辺回路と、を備えた制御装置に
関する。
と、このマイクロプロセッサによって駆動される、フリ
ップフロップを有する周辺回路と、を備えた制御装置に
関する。
【０００２】
【従来の技術】従来の制御装置の構成を図６に示す。こ
の制御装置はマイクロプロセッサ１と、アドレスデコー
ダ回路２と、周辺回路３1 ，…３n と、アドレスバス４
と、制御バス５と、データバス６とを備えている。この
制御装置の動作を周辺回路３1，…３n のうちの１つの
周辺回路３1 が駆動される場合を例にとって説明する。
まずマイクロプロセッサ１は、データライト信号ＷＲを
制御バス５を介してアドレスデコーダ回路２に送るとと
もに周辺回路３1 を指定するアドレス信号をアドレスバ
ス４を介してアドレスデコーダ回路２に送る。すると、
アドレスデコーダ回路２から周辺回路３1 を選択するチ
ップセレクト信号ＣＳ1 がアドレスデコーダ回路２から
周辺回路３1 に送られる。
の制御装置はマイクロプロセッサ１と、アドレスデコー
ダ回路２と、周辺回路３1 ，…３n と、アドレスバス４
と、制御バス５と、データバス６とを備えている。この
制御装置の動作を周辺回路３1，…３n のうちの１つの
周辺回路３1 が駆動される場合を例にとって説明する。
まずマイクロプロセッサ１は、データライト信号ＷＲを
制御バス５を介してアドレスデコーダ回路２に送るとと
もに周辺回路３1 を指定するアドレス信号をアドレスバ
ス４を介してアドレスデコーダ回路２に送る。すると、
アドレスデコーダ回路２から周辺回路３1 を選択するチ
ップセレクト信号ＣＳ1 がアドレスデコーダ回路２から
周辺回路３1 に送られる。
【０００３】一方、各周辺回路３i （ｉ＝１，…ｎ）は
図７に示すようにフリップフロップ７i と、主回路８i
とを有している。送られてきたチップセレクト信号ＣＳ
i がフリップフロップ７i に入力すると、フリップフロ
ップ７i に記憶されるとともにフリップフロップ７i か
ら動作指令信号Ｑが主回路８i に出力され、主回路８i
が動作することによって周辺回路３i が駆動される。
図７に示すようにフリップフロップ７i と、主回路８i
とを有している。送られてきたチップセレクト信号ＣＳ
i がフリップフロップ７i に入力すると、フリップフロ
ップ７i に記憶されるとともにフリップフロップ７i か
ら動作指令信号Ｑが主回路８i に出力され、主回路８i
が動作することによって周辺回路３i が駆動される。
【０００４】
【発明が解決しようとする課題】このような従来の制御
装置においては周辺回路３i （ｉ＝１，…ｎ）をマイク
ロプロセッサが駆動する場合、駆動すべき周辺回路３i
が正しく選択されて動作しているかを診断していない。
このため、各周辺回路３i の後段に、複数の回路が縦続
接続されて各回路は前段の回路が動作したときに動作す
るように構成されている、発電所等のプラントシステム
の場合、誤動作が生じたときに誤動作を生じた回路を特
定するのに時間がかかり、システムの信頼性が低下し、
大きな損害が生じるおそれがあった。
装置においては周辺回路３i （ｉ＝１，…ｎ）をマイク
ロプロセッサが駆動する場合、駆動すべき周辺回路３i
が正しく選択されて動作しているかを診断していない。
このため、各周辺回路３i の後段に、複数の回路が縦続
接続されて各回路は前段の回路が動作したときに動作す
るように構成されている、発電所等のプラントシステム
の場合、誤動作が生じたときに誤動作を生じた回路を特
定するのに時間がかかり、システムの信頼性が低下し、
大きな損害が生じるおそれがあった。
【０００５】本発明は上記事情を考慮してなされたもの
であって、信頼性の低下を可及的に防止することのでき
る制御装置を提供することを目的とする。
であって、信頼性の低下を可及的に防止することのでき
る制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による制御装置の
第１の態様は、各々がフリップフロップと、このフリッ
プフロップの出力信号に基づいて起動される主回路と、
診断データ出力手段と、を有している複数の周辺回路
と、前記複数の周辺回路のうちの１つの周辺回路を指定
するためのアドレス信号をアドレスバスを介して出力す
るとともにデータリード信号を制御バスを介して前記複
数の周辺回路に送出するプロセッサ手段と、前記データ
リード信号によって前記アドレス信号をデコードし、前
記アドレス信号によって指定された周辺回路の前記フリ
ップフロップに起動するためのチップセレクト信号を送
出するアドレスデコーダ回路と、を備え、前記診断デー
タ出力手段は前記チップセレクト信号によって起動され
て、前記データリード信号を受信したときに固有の診断
データをデータバスを介して前記プロセッサ手段に送出
することを特徴とする。
第１の態様は、各々がフリップフロップと、このフリッ
プフロップの出力信号に基づいて起動される主回路と、
診断データ出力手段と、を有している複数の周辺回路
と、前記複数の周辺回路のうちの１つの周辺回路を指定
するためのアドレス信号をアドレスバスを介して出力す
るとともにデータリード信号を制御バスを介して前記複
数の周辺回路に送出するプロセッサ手段と、前記データ
リード信号によって前記アドレス信号をデコードし、前
記アドレス信号によって指定された周辺回路の前記フリ
ップフロップに起動するためのチップセレクト信号を送
出するアドレスデコーダ回路と、を備え、前記診断デー
タ出力手段は前記チップセレクト信号によって起動され
て、前記データリード信号を受信したときに固有の診断
データをデータバスを介して前記プロセッサ手段に送出
することを特徴とする。
【０００７】また、本発明による制御装置の第２の態様
は、各々がフリップフロップと、このフリップフロップ
の出力信号に基づいて起動される主回路と、を有してい
る複数の周辺回路と、前記複数の周辺回路のうちの１つ
の周辺回路を指定するためのアドレス信号をアドレスバ
スを介して出力するとともにデータリード信号を制御バ
スを介して出力するプロセッサ手段と、前記データリー
ド信号によって前記アドレス信号をデコードし、前記ア
ドレス信号によって指定された周辺回路の前記フリップ
フロップに起動するためのチップセレクト信号を送出す
るアドレスデコーダ回路と、前記データリード信号を受
信したときに前記チップセレクト信号に基づいて診断デ
ータを生成し、この診断データをデータバスを介して前
記プロセッサ手段に出力する診断データ出力手段と、を
備えていることを特徴とする。
は、各々がフリップフロップと、このフリップフロップ
の出力信号に基づいて起動される主回路と、を有してい
る複数の周辺回路と、前記複数の周辺回路のうちの１つ
の周辺回路を指定するためのアドレス信号をアドレスバ
スを介して出力するとともにデータリード信号を制御バ
スを介して出力するプロセッサ手段と、前記データリー
ド信号によって前記アドレス信号をデコードし、前記ア
ドレス信号によって指定された周辺回路の前記フリップ
フロップに起動するためのチップセレクト信号を送出す
るアドレスデコーダ回路と、前記データリード信号を受
信したときに前記チップセレクト信号に基づいて診断デ
ータを生成し、この診断データをデータバスを介して前
記プロセッサ手段に出力する診断データ出力手段と、を
備えていることを特徴とする。
【０００８】また本発明による制御装置の第３の態様
は、各々がフリップフロップと、このフリップフロップ
の出力信号に基づいて起動される主回路と、を有してい
る複数の周辺回路と、前記複数の周辺回路のうちの１つ
の周辺回路を指定するためのアドレス信号をアドレスバ
スを介して出力するとともにデータリード信号を制御バ
スを介して出力するプロセッサ手段と、前記データリー
ド信号によって前記アドレス信号をデコードし、前記ア
ドレス信号によって指定された周辺回路の前記フリップ
フロップに起動するためのチップセレクト信号を送出す
るアドレスデコーダ回路と、前記データリード信号を受
信したときに前記フリップフロップの出力信号に基づい
て診断データを生成し、この診断データをデータバスを
介して前記プロセッサ手段に出力する診断データ出力手
段と、を備えていることを特徴とする。
は、各々がフリップフロップと、このフリップフロップ
の出力信号に基づいて起動される主回路と、を有してい
る複数の周辺回路と、前記複数の周辺回路のうちの１つ
の周辺回路を指定するためのアドレス信号をアドレスバ
スを介して出力するとともにデータリード信号を制御バ
スを介して出力するプロセッサ手段と、前記データリー
ド信号によって前記アドレス信号をデコードし、前記ア
ドレス信号によって指定された周辺回路の前記フリップ
フロップに起動するためのチップセレクト信号を送出す
るアドレスデコーダ回路と、前記データリード信号を受
信したときに前記フリップフロップの出力信号に基づい
て診断データを生成し、この診断データをデータバスを
介して前記プロセッサ手段に出力する診断データ出力手
段と、を備えていることを特徴とする。
【０００９】また本発明による制御装置の第４の態様
は、各々がフリップフロップと、このフリップフロップ
の出力信号に基づいて起動される主回路と、を有してい
る複数の周辺回路と、前記複数の周辺回路のうちの１つ
の周辺回路を指定するためのアドレス信号をアドレスバ
スを介して出力するとともにデータリード信号を制御バ
スを介して出力するプロセッサ手段と、前記データリー
ド信号によって前記アドレス信号をデコードし、前記ア
ドレス信号によって指定された周辺回路の前記フリップ
フロップに起動するためのチップセレクト信号を送出す
るアドレスデコーダ回路と、前記データリード信号を受
信したときに前記チップセレクト信号および前記フリッ
プフロップの出力信号に基づいて診断データを生成し、
この診断データをデータバスを介して前記プロセッサ手
段に出力する診断データ出力手段と、を備えていること
を特徴とする。
は、各々がフリップフロップと、このフリップフロップ
の出力信号に基づいて起動される主回路と、を有してい
る複数の周辺回路と、前記複数の周辺回路のうちの１つ
の周辺回路を指定するためのアドレス信号をアドレスバ
スを介して出力するとともにデータリード信号を制御バ
スを介して出力するプロセッサ手段と、前記データリー
ド信号によって前記アドレス信号をデコードし、前記ア
ドレス信号によって指定された周辺回路の前記フリップ
フロップに起動するためのチップセレクト信号を送出す
るアドレスデコーダ回路と、前記データリード信号を受
信したときに前記チップセレクト信号および前記フリッ
プフロップの出力信号に基づいて診断データを生成し、
この診断データをデータバスを介して前記プロセッサ手
段に出力する診断データ出力手段と、を備えていること
を特徴とする。
【００１０】
【作用】上述のように構成された本発明の第１の態様の
制御装置によれば、データリード信号を受信したときに
固有の診断データが診断データ出力手段からプロセッサ
手段に送出される。これにより、アドレスデコーダ回路
がアドレスに対応する周辺回路を正しく選択したかどう
かの診断をプロセッサ手段が行うことが可能となり、信
頼性を向上させることができる。
制御装置によれば、データリード信号を受信したときに
固有の診断データが診断データ出力手段からプロセッサ
手段に送出される。これにより、アドレスデコーダ回路
がアドレスに対応する周辺回路を正しく選択したかどう
かの診断をプロセッサ手段が行うことが可能となり、信
頼性を向上させることができる。
【００１１】また上述のように構成された本発明の第２
の態様の制御装置によれば、データリード信号を受信す
ると、チップセレクト信号に基づいて診断データが診断
データ出力手段によって作成され、この作成された診断
データがプロセッサ手段に出力される。これにより、ア
ドレスデコーダ回路がアドレスに対応する周辺回路を正
しく選択したかどうかの診断をプロセッサ手段が行うこ
とが可能となり、信頼性を向上させることができる。
の態様の制御装置によれば、データリード信号を受信す
ると、チップセレクト信号に基づいて診断データが診断
データ出力手段によって作成され、この作成された診断
データがプロセッサ手段に出力される。これにより、ア
ドレスデコーダ回路がアドレスに対応する周辺回路を正
しく選択したかどうかの診断をプロセッサ手段が行うこ
とが可能となり、信頼性を向上させることができる。
【００１２】また上述のように構成された本発明の第３
の態様の制御装置によれば、データリード信号を受信し
た場合にはフリップフロップの出力信号に基づいて診断
データが診断データ出力手段によって生成され、この診
断データがプロセッサ手段に送出される。これにより、
プロセッサ手段は全ての周辺回路の動作状態を知ること
ができるとともにアドレスデコーダ回路によって周辺回
路が正しく選択されたかどうかの診断を行うことが可能
となり、信頼性を向上させることができる。
の態様の制御装置によれば、データリード信号を受信し
た場合にはフリップフロップの出力信号に基づいて診断
データが診断データ出力手段によって生成され、この診
断データがプロセッサ手段に送出される。これにより、
プロセッサ手段は全ての周辺回路の動作状態を知ること
ができるとともにアドレスデコーダ回路によって周辺回
路が正しく選択されたかどうかの診断を行うことが可能
となり、信頼性を向上させることができる。
【００１３】また上述のように構成された本発明の第４
の態様の制御装置によれば、データリード信号を受信し
た場合には、チップセレクト信号およびフリップフロッ
プの出力信号に基づいて診断データが診断データ出力手
段によって生成され、この生成された診断データがプロ
セッサ手段に出力される。これにより、プロセッサ手段
は全ての周辺回路の動作状態を知ることができるととも
にアドレスデコーダ回路によって周辺回路が正しく選択
されたかどうかの診断を行うことが可能となり、信頼性
を向上させることができる。
の態様の制御装置によれば、データリード信号を受信し
た場合には、チップセレクト信号およびフリップフロッ
プの出力信号に基づいて診断データが診断データ出力手
段によって生成され、この生成された診断データがプロ
セッサ手段に出力される。これにより、プロセッサ手段
は全ての周辺回路の動作状態を知ることができるととも
にアドレスデコーダ回路によって周辺回路が正しく選択
されたかどうかの診断を行うことが可能となり、信頼性
を向上させることができる。
【００１４】
【実施例】本発明による制御装置の第１の実施例を図１
および図２を参照して説明する。図１はこの実施例の構
成を示すブロック図である。この実施例の制御装置はマ
イクロプロセッサ１と、アドレスデコーダ回路２と、周
辺回路３1 ，…３n と、アドレスバス４と、制御バス５
と、データバス６とを備えている。また各周辺回路３i
（ｉ＝１，…３）は図２に示すようにフリップフロップ
７i と、主回路８iと、バッファ９i とを有している。
および図２を参照して説明する。図１はこの実施例の構
成を示すブロック図である。この実施例の制御装置はマ
イクロプロセッサ１と、アドレスデコーダ回路２と、周
辺回路３1 ，…３n と、アドレスバス４と、制御バス５
と、データバス６とを備えている。また各周辺回路３i
（ｉ＝１，…３）は図２に示すようにフリップフロップ
７i と、主回路８iと、バッファ９i とを有している。
【００１５】この実施例の制御装置の診断動作を説明す
る。この診断動作は一般に周辺回路３i （ｉ＝１，…
３）を駆動するときに行うものであり、まずマイクロプ
ロセッサ１からアドレスバス４を介して駆動すべき周辺
回路３i のアドレスがアドレスデコーダ回路２に送出さ
れるとともにデータリード信号ＲＤが制御バス５を介し
てアドレスデコーダ回路２および周辺回路３1 ，…３n
に送出される。するとアドレスデコーダ回路２から上記
アドレスに対応した周辺回路３i にチップセレクト信号
ＣＳi が送られる。このチップセレクト信号ＣＳi は周
辺回路３i のフリップフロップ７i を起動するとともに
バッファ９i を起動する。そしてフリップフロップ７i
が起動されることによりフリップフロップ７i から出力
信号Ｑが主回路８i に送られ、主回路８i が駆動され
る。
る。この診断動作は一般に周辺回路３i （ｉ＝１，…
３）を駆動するときに行うものであり、まずマイクロプ
ロセッサ１からアドレスバス４を介して駆動すべき周辺
回路３i のアドレスがアドレスデコーダ回路２に送出さ
れるとともにデータリード信号ＲＤが制御バス５を介し
てアドレスデコーダ回路２および周辺回路３1 ，…３n
に送出される。するとアドレスデコーダ回路２から上記
アドレスに対応した周辺回路３i にチップセレクト信号
ＣＳi が送られる。このチップセレクト信号ＣＳi は周
辺回路３i のフリップフロップ７i を起動するとともに
バッファ９i を起動する。そしてフリップフロップ７i
が起動されることによりフリップフロップ７i から出力
信号Ｑが主回路８i に送られ、主回路８i が駆動され
る。
【００１６】このとき、バッファ９i にデータリード信
号ＲＤも送られているので、バッファ９i に記憶されて
いる周辺回路３i 固有の診断データＣＨＫＤＴi がデー
タバス６に読み出されてマイクロプロセッサ１に送られ
る。これによりマイクロプロセッサ１はデータバス６を
介して送られてきた診断データに基づいて、アドレスデ
コーダ回路２がアドレスに対応する周辺回路を正しく選
択したかどうかの診断を行うことが可能となり、信頼性
を向上させることができる。
号ＲＤも送られているので、バッファ９i に記憶されて
いる周辺回路３i 固有の診断データＣＨＫＤＴi がデー
タバス６に読み出されてマイクロプロセッサ１に送られ
る。これによりマイクロプロセッサ１はデータバス６を
介して送られてきた診断データに基づいて、アドレスデ
コーダ回路２がアドレスに対応する周辺回路を正しく選
択したかどうかの診断を行うことが可能となり、信頼性
を向上させることができる。
【００１７】なお、上記診断データＣＨＫＤＴi として
は、例えば周辺回路３i が１６個ある場合には、ＣＨＫ
ＤＴi はｉ−１（１６進数表示）としても良い。すなわ
ちＣＨＫＤＴ1 ＝１，…ＣＨＫＤＴ16＝Ｆとしても良
い。
は、例えば周辺回路３i が１６個ある場合には、ＣＨＫ
ＤＴi はｉ−１（１６進数表示）としても良い。すなわ
ちＣＨＫＤＴ1 ＝１，…ＣＨＫＤＴ16＝Ｆとしても良
い。
【００１８】次に本発明による制御装置の第２の実施例
の構成を図３に示す。この実施例の制御装置はマイクロ
プロセッサ１と、アドレスデコーダ回路２と、周辺回路
３1，…３n と、アドレスバス４と、制御バス５と、デ
ータバス６と、バッファ１０とを備えている。そして各
周辺回路３i は図７に示す従来の周辺回路３i と同じ構
成を有している。
の構成を図３に示す。この実施例の制御装置はマイクロ
プロセッサ１と、アドレスデコーダ回路２と、周辺回路
３1，…３n と、アドレスバス４と、制御バス５と、デ
ータバス６と、バッファ１０とを備えている。そして各
周辺回路３i は図７に示す従来の周辺回路３i と同じ構
成を有している。
【００１９】この実施例の制御装置の診断動作を説明す
る。この診断動作は一般に周辺回路３i （ｉ＝１，…
３）を駆動するときに行うものであり、まずマイクロプ
ロセッサ１からアドレスバス４を介して駆動すべき周辺
回路３i のアドレスがアドレスデコーダ回路２に送出さ
れるとともに、データリード信号ＲＤが制御バス５を介
してアドレスデコーダ回路２およびバッファ１０に送出
される。すると、アドレスデコーダ回路２から上記アド
レスに対応した周辺回路３i にチップセレクト信号ＣＳ
i が送られる。このチップセレクト信号ＣＳi は周辺回
路３i のフリップフロップ７i （図７参照）に送られ
て、フリップフロップ７i を起動し、これにより、フリ
ップフロップ７i から出力信号Ｑi が主回路８i に送出
され、主回路８i が動作し駆動される。このとき、チッ
プセレクト信号ＣＳ1 ，…ＣＳn はＣＳi ＝１でＣＳj
＝０（ｊ≠ｉ）である。
る。この診断動作は一般に周辺回路３i （ｉ＝１，…
３）を駆動するときに行うものであり、まずマイクロプ
ロセッサ１からアドレスバス４を介して駆動すべき周辺
回路３i のアドレスがアドレスデコーダ回路２に送出さ
れるとともに、データリード信号ＲＤが制御バス５を介
してアドレスデコーダ回路２およびバッファ１０に送出
される。すると、アドレスデコーダ回路２から上記アド
レスに対応した周辺回路３i にチップセレクト信号ＣＳ
i が送られる。このチップセレクト信号ＣＳi は周辺回
路３i のフリップフロップ７i （図７参照）に送られ
て、フリップフロップ７i を起動し、これにより、フリ
ップフロップ７i から出力信号Ｑi が主回路８i に送出
され、主回路８i が動作し駆動される。このとき、チッ
プセレクト信号ＣＳ1 ，…ＣＳn はＣＳi ＝１でＣＳj
＝０（ｊ≠ｉ）である。
【００２０】一方、バッファ１０はデータリード信号Ｒ
Ｄによって起動され上述のチップセレクト信号ＣＳ1 ，
…ＣＳn に基づいて診断データＣＨＫＤＴを作成し、こ
の診断データＣＨＫＤＴをデータバス６を介してマイク
ロプロセッサ１に送出する。このときの診断データＣＨ
ＫＤＴはｎビットのデータであって最下位からｉ番目の
ビットの値が１で他のビット値が零となるデータであ
る。したがって、この診断データＣＨＫＤＴに基づいて
マイクロプロセッサ１は、指定したアドレスに対応する
周辺装置３i がアドレスデコーダ回路２によって正しく
選択されているかどうかを診断することが可能となり、
信頼性を向上させることができる。
Ｄによって起動され上述のチップセレクト信号ＣＳ1 ，
…ＣＳn に基づいて診断データＣＨＫＤＴを作成し、こ
の診断データＣＨＫＤＴをデータバス６を介してマイク
ロプロセッサ１に送出する。このときの診断データＣＨ
ＫＤＴはｎビットのデータであって最下位からｉ番目の
ビットの値が１で他のビット値が零となるデータであ
る。したがって、この診断データＣＨＫＤＴに基づいて
マイクロプロセッサ１は、指定したアドレスに対応する
周辺装置３i がアドレスデコーダ回路２によって正しく
選択されているかどうかを診断することが可能となり、
信頼性を向上させることができる。
【００２１】次に本発明による制御装置の第３の実施例
を図４を参照して説明する。この実施例の制御装置は、
図３に示す第２の実施例の制御装置において、バッファ
１０をバッファ１１に置換えたものである。
を図４を参照して説明する。この実施例の制御装置は、
図３に示す第２の実施例の制御装置において、バッファ
１０をバッファ１１に置換えたものである。
【００２２】バッファ１１はデータリード信号ＲＤによ
って起動され、フリップフロップ７i の出力Ｑi を診断
データとしてデータバス６を介してマイクロプロセッサ
１に送出する。このとき、マイクロプロセッサ１に送出
される診断データＣＨＫＤＴはｎビットのデータであ
り、最下位からｉ番目のビットの値は周辺回路３i のフ
リップフロップ７i の出力Ｑi となる。これにより、診
断データＣＨＫＤＴに基づいて全ての周辺回路３1 ，…
３n の状態を知ることができるとともに、アドレスデコ
ーダ回路２によって周辺回路３i が正しく選択されたか
どうかの診断を行うことが可能となり、信頼性を向上さ
せることができる。
って起動され、フリップフロップ７i の出力Ｑi を診断
データとしてデータバス６を介してマイクロプロセッサ
１に送出する。このとき、マイクロプロセッサ１に送出
される診断データＣＨＫＤＴはｎビットのデータであ
り、最下位からｉ番目のビットの値は周辺回路３i のフ
リップフロップ７i の出力Ｑi となる。これにより、診
断データＣＨＫＤＴに基づいて全ての周辺回路３1 ，…
３n の状態を知ることができるとともに、アドレスデコ
ーダ回路２によって周辺回路３i が正しく選択されたか
どうかの診断を行うことが可能となり、信頼性を向上さ
せることができる。
【００２３】次に本発明による制御装置の第４の実施例
を図５を参照して説明する。この実施例の制御装置は、
第３の実施例の制御装置においてバッファ１０をバッフ
ァ１２に置換えたものである。
を図５を参照して説明する。この実施例の制御装置は、
第３の実施例の制御装置においてバッファ１０をバッフ
ァ１２に置換えたものである。
【００２４】バッファ１２はデータリード信号を受信し
たときにチップセレクト信号ＣＳ1，…ＣＳn と、デー
タリード信号ＲＤを受信したときのフリップフロップ７
1 ，…７n の出力Ｑ1 ，…Ｑn とを診断データＣＨＫＤ
Ｔとしてデータバス６を介してマイクロプロセッサ１に
送出する。このとき、診断データＣＨＫＤＴは例えば２
ｎビットとすると、上位ｎビットはチップセレクト信号
を並べたデータＣＳn，ＣＳn-1 …ＣＳ1 を表わし、下
位ｎビットはフリップフロップ７n ，…７1 の出力Ｑn
…Ｑ1 を表わすようにしても良い。
たときにチップセレクト信号ＣＳ1，…ＣＳn と、デー
タリード信号ＲＤを受信したときのフリップフロップ７
1 ，…７n の出力Ｑ1 ，…Ｑn とを診断データＣＨＫＤ
Ｔとしてデータバス６を介してマイクロプロセッサ１に
送出する。このとき、診断データＣＨＫＤＴは例えば２
ｎビットとすると、上位ｎビットはチップセレクト信号
を並べたデータＣＳn，ＣＳn-1 …ＣＳ1 を表わし、下
位ｎビットはフリップフロップ７n ，…７1 の出力Ｑn
…Ｑ1 を表わすようにしても良い。
【００２５】これにより、診断データＣＨＫＤＴに基づ
いて、マイクロプロセッサ１は、全ての周辺回路の動作
状態を知ることができるとともに、アドレスデコーダ回
路２によって周辺回路が正しく選択されたかどうかの診
断を行うことが可能となり、信頼性を向上させることが
できる。
いて、マイクロプロセッサ１は、全ての周辺回路の動作
状態を知ることができるとともに、アドレスデコーダ回
路２によって周辺回路が正しく選択されたかどうかの診
断を行うことが可能となり、信頼性を向上させることが
できる。
【００２６】
【発明の効果】以上述べたように、周辺回路が動作した
かを診断しているので信頼性を向上させることができ
る。
かを診断しているので信頼性を向上させることができ
る。
【図１】本発明による制御装置の第１の実施例の構成を
示すブロック図。
示すブロック図。
【図２】本発明による制御装置の第１の実施例に係る周
辺回路の構成を示すブロック図。
辺回路の構成を示すブロック図。
【図３】本発明による制御装置の第２の実施例の構成を
示すブロック図。
示すブロック図。
【図４】本発明による制御装置の第３の実施例の構成を
示すブロック図。
示すブロック図。
【図５】本発明による制御装置の第４の実施例の構成を
示すブロック図。
示すブロック図。
【図６】従来の制御装置の構成を示すブロック図。
【図７】従来の制御装置に係る周辺回路の構成を示すブ
ロック図。
ロック図。
１ マイクロプロセッサ ２ アドレスデコーダ回路 ３i （ｉ＝１，…ｎ） 周辺回路 ４ アドレスバス ５ 制御バス ６ データバス ７i （ｉ＝１，…ｎ） フリップフロップ ８i （ｉ＝１，…ｎ） 主回路 ９i （ｉ＝１，…ｎ） バッファ １０ バッファ １１ バッファ １２ バッファ
Claims (4)
- 【請求項１】各々がフリップフロップと、このフリップ
フロップの出力信号に基づいて起動される主回路と、診
断データ出力手段と、を有している複数の周辺回路と、 前記複数の周辺回路のうちの１つの周辺回路を指定する
ためのアドレス信号をアドレスバスを介して出力すると
ともにデータリード信号を制御バスを介して前記複数の
周辺回路に送出するプロセッサ手段と、 前記データリード信号によって前記アドレス信号をデコ
ードし、前記アドレス信号によって指定された周辺回路
の前記フリップフロップに起動するためのチップセレク
ト信号を送出するアドレスデコーダ回路と、 を備え、前記診断データ出力手段は前記チップセレクト
信号によって起動されて、前記データリード信号を受信
したときに固有の診断データをデータバスを介して前記
プロセッサ手段に送出することを特徴とする制御装置。 - 【請求項２】各々がフリップフロップと、このフリップ
フロップの出力信号に基づいて起動される主回路と、を
有している複数の周辺回路と、 前記複数の周辺回路のうちの１つの周辺回路を指定する
ためのアドレス信号をアドレスバスを介して出力すると
ともにデータリード信号を制御バスを介して出力するプ
ロセッサ手段と、 前記データリード信号によって前記アドレス信号をデコ
ードし、前記アドレス信号によって指定された周辺回路
の前記フリップフロップに起動するためのチップセレク
ト信号を送出するアドレスデコーダ回路と、 前記データリード信号を受信したときに前記チップセレ
クト信号に基づいて診断データを生成し、この診断デー
タをデータバスを介して前記プロセッサ手段に出力する
診断データ出力手段と、 を備えていることを特徴とする制御装置。 - 【請求項３】各々がフリップフロップと、このフリップ
フロップの出力信号に基づいて起動される主回路と、を
有している複数の周辺回路と、 前記複数の周辺回路のうちの１つの周辺回路を指定する
ためのアドレス信号をアドレスバスを介して出力すると
ともにデータリード信号を制御バスを介して出力するプ
ロセッサ手段と、 前記データリード信号によって前記アドレス信号をデコ
ードし、前記アドレス信号によって指定された周辺回路
の前記フリップフロップに起動するためのチップセレク
ト信号を送出するアドレスデコーダ回路と、 前記データリード信号を受信したときに前記フリップフ
ロップの出力信号に基づいて診断データを生成し、この
診断データをデータバスを介して前記プロセッサ手段に
出力する診断データ出力手段と、 を備えていることを特徴とする制御装置。 - 【請求項４】各々がフリップフロップと、このフリップ
フロップの出力信号に基づいて起動される主回路と、を
有している複数の周辺回路と、 前記複数の周辺回路のうちの１つの周辺回路を指定する
ためのアドレス信号をアドレスバスを介して出力すると
ともにデータリード信号を制御バスを介して出力するプ
ロセッサ手段と、 前記データリード信号によって前記アドレス信号をデコ
ードし、前記アドレス信号によって指定された周辺回路
の前記フリップフロップに起動するためのチップセレク
ト信号を送出するアドレスデコーダ回路と、 前記データリード信号を受信したときに前記チップセレ
クト信号および前記フリップフロップの出力信号に基づ
いて診断データを生成し、この診断データをデータバス
を介して前記プロセッサ手段に出力する診断データ出力
手段と、 を備えていることを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099283A JPH08297592A (ja) | 1995-04-25 | 1995-04-25 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099283A JPH08297592A (ja) | 1995-04-25 | 1995-04-25 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08297592A true JPH08297592A (ja) | 1996-11-12 |
Family
ID=14243333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7099283A Pending JPH08297592A (ja) | 1995-04-25 | 1995-04-25 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08297592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364925B1 (ko) * | 2000-07-12 | 2002-12-16 | 주식회사 케이이씨메카트로닉스 | 콘트롤버스를 이용한 입출력 인터페이스 회로 |
-
1995
- 1995-04-25 JP JP7099283A patent/JPH08297592A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364925B1 (ko) * | 2000-07-12 | 2002-12-16 | 주식회사 케이이씨메카트로닉스 | 콘트롤버스를 이용한 입출력 인터페이스 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08297592A (ja) | 制御装置 | |
| JP2580558B2 (ja) | インタフェース装置 | |
| JP3008914B2 (ja) | 半導体集積回路 | |
| JP2972417B2 (ja) | テスト回路 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPH02177098A (ja) | 半導体メモリ装置 | |
| JP2806645B2 (ja) | スキャンパスエラー検出回路 | |
| JPH0329826Y2 (ja) | ||
| JPH0219921A (ja) | ファースト・イン・ファースト・アウト・メモリ | |
| JPH0969070A (ja) | 情報処理装置の制御回路 | |
| JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPS5924333A (ja) | アドレス発生回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH07104036A (ja) | Ｌｓｉ診断制御回路 | |
| JPH05100654A (ja) | キヤラクタジエネレータアクセス制御回路 | |
| JPS62229452A (ja) | 周辺モジユ−ルアクセス方式 | |
| JPH02276090A (ja) | 半導体メモリ集積回路 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPH04209046A (ja) | メモリアクセス回路 | |
| JPH0561708A (ja) | 半導体集積装置 | |
| JPS61213960A (ja) | Ｃｐｕ間データ伝送装置 | |
| JPH0816507A (ja) | Ｉｄｅバス用周辺装置 | |
| JPS60221842A (ja) | 論理装置の故障診断回路 | |
| JPS6186859A (ja) | バス選択装置 | |
| JPH06242821A (ja) | プログラマブルコントローラ |