JPH05100654A - キヤラクタジエネレータアクセス制御回路 - Google Patents

キヤラクタジエネレータアクセス制御回路

Info

Publication number
JPH05100654A
JPH05100654A JP3290559A JP29055991A JPH05100654A JP H05100654 A JPH05100654 A JP H05100654A JP 3290559 A JP3290559 A JP 3290559A JP 29055991 A JP29055991 A JP 29055991A JP H05100654 A JPH05100654 A JP H05100654A
Authority
JP
Japan
Prior art keywords
character
address
line address
pattern data
character code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3290559A
Other languages
English (en)
Inventor
Takashi Sugawara
孝志 菅原
Koji Manabe
浩嗣 真鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Gunma Ltd
Original Assignee
NEC Corp
NEC Gunma Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Gunma Ltd filed Critical NEC Corp
Priority to JP3290559A priority Critical patent/JPH05100654A/ja
Publication of JPH05100654A publication Critical patent/JPH05100654A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 キャラクタジェネレータからの文字パターン
データの読出し動作の時間を短縮し、キャラクタジェネ
レータへのアクセス速度を速くする。 【構成】 ラインアドレス発生回路4は文字コードレジ
スタ監視回路3から文字コードレジスタ2にシステムバ
ス1から文字コードが入力されたことが通知されると、
ラインアドレスを順次生成してマルチプレクサ5を介し
てアドレス変換回路7に出力する。アドレス変換回路7
は文字コードレジスタ2からの文字コードとラインアド
レス発生回路4で生成されたラインアドレスとからキャ
ラクタジェネレータ9へのアドレスを生成して出力す
る。キャラクタジェネレータ9はアドレス変換回路7か
らのアドレスに対応する文字パターンデータを文字パタ
ーンレジスタ10およびマルチプレクサ11を介してシ
ステムバス1に出力する。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明はキャラクタジェネレータアクセス
制御回路に関し、特に文字コードとラインアドレスとに
対応する文字パターンデータをキャラクタジェネレータ
から読出すキャラクタジェネレータアクセス制御回路に
関する。
【0002】
【従来技術】従来、この種のキャラクタジェネレータア
クセス制御回路においては、図3に示すように、システ
ムバス1から入力した文字コードを文字コードレジスタ
2に保持しておき、この文字コードレジスタ2に保持さ
れた文字コードとシステムバス1から入力したラインア
ドレスとを、アドレス変換回路7でキャラクタジェネレ
ータ9の文字パターンデータの格納配列に合せたアドレ
スに変換する。キャラクタジェネレータ9はアドレス変
換回路7からアドレスが供給されると、そのアドレスに
対応する文字パターンデータをバッファ13に出力す
る。
【0003】タイミングコントローラ12は各回路の動
作のタイミングを制御する。すなわち、タイミングコン
トローラ12はキャラクタジェネレータ9からの文字パ
ターンデータの出力のタイミングを制御し、バッファ1
3からシステムバス1に文字パターンデータを出力する
タイミングを制御するとともに、システムバス1とのイ
ンタフェースを行う。
【0004】例えば、図2に示すような「漢」という文
字パターンを出力する場合、文字コードレジスタ2には
システムバス1から入力した「漢」という文字パターン
に該当する文字コードが保持される。
【0005】次に、アドレス変換回路7にシステムバス
1から「漢」という文字パターンの第1のラインを示す
ラインアドレス‘00’が入力されると、アドレス変換
回路7で「漢」という文字パターンのラインアドレス
‘00’に対応するアドレスが生成されてキャラクタジ
ェネレータ9に出力される。すると、キャラクタジェネ
レータ9から「漢」という文字パターンのラインアドレ
ス‘00’に対応する文字パターンデータが読出され、
該文字パターンデータがバッファ13を経由してシステ
ムバス1に出力される。
【0006】この後、「漢」という文字パターンのライ
ンアドレス‘01’〜‘15’に夫々対応する文字パタ
ーンデータが順次読出されてシステムバス1に出力され
る。「漢」という文字パターンの最後のラインアドレス
‘15’に対応する文字パターンデータが読出されてシ
ステムバス1に出力されると、「漢」という文字パター
ンの読出しが完了する。この「漢」という文字パターン
に続く他の文字パターンの読出しも上述の動作と同様に
して行われる。
【0007】このような従来のキャラクタジェネレータ
アクセス制御回路では、あるラインアドレスに対応する
文字パターンデータの読出し動作を行うとき、ラインア
ドレスがシステムバス1から入力されてからキャラクタ
ジェネレータ9へのアクセスが実行されるため、キャラ
クタジェネレータ9のAC的なアクセス時間を排除でき
ず、キャラクタジェネレータ9からの文字パターンデー
タの読出し動作の時間が大きくなり、キャラクタジェネ
レータ9へのアクセス速度が遅くなるという問題があ
る。
【0008】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、キャラクタジェネレー
タからの文字パターンデータの読出し動作の時間を短縮
し、キャラクタジェネレータへのアクセス速度を速くす
ることができるキャラクタジェネレータアクセス制御回
路の提供を目的とする。
【0009】
【発明の構成】本発明によるキャラクタジェネレータア
クセス制御回路は、文字コードにしたがってキャラクタ
ジェネレータをアクセスし、該キャラクタジェネレータ
から文字パターンデータを読出すキャラクタジェネレー
タアクセス制御回路であって、前記文字コードを保持す
る文字コード保持手段と、前記文字コード保持手段への
前記文字コードの入力を監視する監視手段と、前記監視
手段で前記文字コード保持手段への前記文字コードの入
力が検出されたときに起動され、該文字コードに対応す
る前記文字パターンデータの行データを指定するライン
アドレスを順次生成するラインアドレス生成手段と、前
記文字コード保持手段に保持された前記文字コードと前
記ラインアドレス生成手段で生成された前記ラインアド
レスとから前記キャラクタジェネレータへのアドレスを
生成するアドレス生成手段とを設けたことを特徴とす
る。
【0010】本発明による他のキャラクタジェネレータ
アクセス制御回路は、前記アドレス生成手段で生成され
た前記アドレスによって前記キャラクタジェネレータか
ら読出された文字パターンデータを保持する文字パター
ンデータ保持手段と、前記ラインアドレス生成手段で生
成された前記ラインアドレスと外部から入力されたライ
ンアドレスとの一致が検出されたときに前記文字パター
ンデータ保持手段に保持された前記文字パターンデータ
を出力するよう制御する制御手段とを設けたことを特徴
とする。
【0011】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
【0012】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、文字コードレジスタ2には
システムバス1から入力した文字コード、すなわちキャ
ラクタジェネレータ9から読出す文字パターンに該当す
る文字コードが保持される。文字コードレジスタ監視回
路(以下監視回路とする)3は文字コードレジスタ2に
システムバス1から文字コードが入力されたか否かを監
視し、文字コードレジスタ2に文字コードが入力された
ことを検出すると、その旨をラインアドレス発生回路4
およびタイミングコントローラ8に通知する。
【0013】ラインアドレス発生回路4は監視回路3か
らの通知に応答してラインアドレスを‘00’から順次
生成し、そのラインアドレスをマルチプレクサ5および
ラインアドレス診断回路6に出力する。マルチプレクサ
5はラインアドレス診断回路6からの信号に応じてシス
テムバス1からのラインアドレスとラインアドレス発生
回路4からのラインアドレスとのうち一方を選択し、該
ラインアドレスをアドレス変換回路7に出力する。ライ
ンアドレス診断回路6はシステムバス1からのラインア
ドレスとラインアドレス発生回路4からのラインアドレ
スとを比較し、それらラインアドレスが一致すると、そ
の旨をマルチプレクサ5,11に通知する。
【0014】アドレス変換回路7は文字コードレジスタ
2に保持された文字コードとマルチプレクサ5を介して
入力されたラインアドレスとを、キャラクタジェネレー
タ9の文字パターンデータの格納配列に合せたアドレス
に変換してキャラクタジェネレータ9に出力する。キャ
ラクタジェネレータ9はアドレス変換回路7からアドレ
スが供給されると、タイミングコントローラ8の制御に
したがって該アドレスに対応する文字パターンデータを
文字パターンレジスタ10およびマルチプレクサ11に
出力する。
【0015】文字パターンレジスタ10はタイミングコ
ントローラ8の制御にしたがって適当なタイミングでキ
ャラクタジェネレータ9からの文字パターンデータを保
持し、その文字パターンデータをマルチプレクサ11に
出力する。マルチプレクサ11はラインアドレス診断回
路6からの信号に応じてキャラクタジェネレータ9から
の文字パターンデータと文字パターンレジスタ10から
の文字パターンデータとのうち一方を選択し、タイミン
グコントローラ8の制御にしたがって適当なタイミング
でその文字パターンデータをシステムバス1に出力す
る。
【0016】次に、図1を用いて図2に示すような
「漢」という文字パターンを出力する場合について説明
する。まず文字コードレジスタ2にシステムバス1から
「漢」という文字パターンに該当する文字コードが入力
されると、監視回路3は文字コードレジスタ2にシステ
ムバス1から文字コードが入力されたことを検出し、そ
の旨をラインアドレス発生回路4およびタイミングコン
トローラ8に通知する。
【0017】ラインアドレス発生回路4は監視回路3か
らの通知に応答してラインアドレスを‘00’から順次
生成し、そのラインアドレスをマルチプレクサ5を介し
てアドレス変換回路7に出力する。アドレス変換回路7
は文字コードレジスタ2からの文字コードとマルチプレ
クサ5からのラインアドレスとを、キャラクタジェネレ
ータ9の文字パターンデータの格納配列に合せたアドレ
スに変換してキャラクタジェネレータ9に出力する。キ
ャラクタジェネレータ9はアドレス変換回路7からアド
レスが供給されると、「漢」という文字パターンの第1
のラインを示すラインアドレス‘00’に対応する文字
パターンデータが読出されて文字パターンレジスタ10
に保持される。
【0018】システムバス1から文字コードに続いてラ
インアドレス‘00’が入力されると、該ラインアドレ
スとラインアドレス発生回路4がそれまで出力していた
ラインアドレス‘00’との一致がラインアドレス診断
回路6で検出され、その旨がマルチプレクサ11に通知
される。すると、マルチプレクサ11は文字パターンレ
ジスタ10に保持されているラインアドレス‘00’に
対応する文字パターンデータを選択し、その文字パター
ンデータをシステムバス1に出力する。
【0019】このとき、ラインアドレス発生回路4から
次のラインアドレス‘01’がマルチプレクサ5を介し
てアドレス変換回路7に出力される。アドレス変換回路
7は文字コードレジスタ2からの文字コードとマルチプ
レクサ5からのラインアドレスとを、キャラクタジェネ
レータ9の文字パターンデータの格納配列に合せたアド
レスに変換してキャラクタジェネレータ9に出力する。
キャラクタジェネレータ9にアドレス変換回路7からア
ドレスが供給されると、「漢」という文字パターンの第
2のラインを示すラインアドレス‘01’に対応する文
字パターンデータがキャラクタジェネレータ9から読出
されて文字パターンレジスタ10に保持される。
【0020】システムバス1からラインアドレス‘0
1’が入力されると、該ラインアドレスとラインアドレ
ス発生回路4がそれまで出力していたラインアドレス
‘01’との一致がラインアドレス診断回路6で検出さ
れ、その旨がマルチプレクサ11に通知される。する
と、マルチプレクサ11は文字パターンレジスタ10に
保持されているラインアドレス‘01’に対応する文字
パターンデータを選択し、その文字パターンデータをシ
ステムバス1に出力する。
【0021】このとき、ラインアドレス発生回路4から
次のラインアドレス‘02’がマルチプレクサ5を介し
てアドレス変換回路7に出力される。アドレス変換回路
7は文字コードレジスタ2からの文字コードとマルチプ
レクサ5からのラインアドレスとを、キャラクタジェネ
レータ9の文字パターンデータの格納配列に合せたアド
レスに変換してキャラクタジェネレータ9に出力する。
キャラクタジェネレータ9はアドレス変換回路7からア
ドレスが供給されると、「漢」という文字パターンの第
3のラインを示すラインアドレス‘02’に対応する文
字パターンデータが読出されて文字パターンレジスタ1
0に保持される。
【0022】上述の動作が順次行われて「漢」という文
字パターンの最後のラインアドレス‘15’に対応する
文字パターンデータがキャラクタジェネレータ9から読
出されてシステムバス1に出力されると、「漢」という
文字パターンの読出しが完了する。
【0023】上述した一連の動作の途中で、ラインアド
レス診断回路6が不一致と診断した場合、マルチプレク
サ5はシステムバス1から入力されるラインアドレスを
選択し、マルチプレクサ11はキャラクタジェネレータ
9からの文字パターンデータを選択する。すなわち、シ
ステムバス1から入力されるラインアドレスとラインア
ドレス発生回路4がそれまで出力していたラインアドレ
スとが異なる場合、従来の技術と同様にして、アドレス
変換回路7で文字コードレジスタ2からの文字コードと
システムバス1からのラインアドレスとからキャラクタ
ジェネレータ9へのアドレスが生成され、該アドレスに
対応する文字パターンデータがキャラクタジェネレータ
9から読出されてシステムバス1に出力される。
【0024】このように、監視回路3が文字コードレジ
スタ2にシステムバス1から文字コードが入力されたこ
とを検出したときにラインアドレス発生回路4でその文
字コードのラインアドレスを順次生成し、システムバス
1からラインアドレスが入力されたときにラインアドレ
ス診断回路6で一致が検出されると、ラインアドレス発
生回路4で生成されたラインアドレスにしたがってキャ
ラクタジェネレータ9から予め読出された該ラインアド
レスに対応する文字パターンデータをシステムバス1に
出力するようにすることによって、キャラクタジェネレ
ータ9からの文字パターンデータの読出し動作全体にか
かる時間から、キャラクタジェネレータ9のAC的なア
クセス時間を排除できるので、キャラクタジェネレータ
9からの文字パターンデータの読出し動作の時間を短縮
し、キャラクタジェネレータ9へのアクセス速度を速く
することができる。
【0025】
【発明の効果】以上説明したように本発明によれば、文
字コードの入力が検出されたときに、該文字コードに対
応する文字パターンデータの行データを指定するライン
アドレスを順次生成し、このラインアドレスと入力され
た文字コードとからキャラクタジェネレータへのアドレ
スを生成するようにすることによって、キャラクタジェ
ネレータからの文字パターンデータの読出し動作の時間
を短縮し、キャラクタジェネレータへのアクセス速度を
速くすることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】図1のキャラクタジェネレータに格納された文
字パターンデータを示す図である。
【図3】従来例の構成を示すブロック図である。
【符号の説明】
1 システムバス 2 文字コードレジスタ 3 文字コードレジスタ監視回路 4 ラインアドレス発生回路 5,11 マルチプレクサ 6 ラインアドレス診断回路 7 アドレス変換回路 9 キャラクタジェネレータ 10 文字パターンレジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 文字コードにしたがってキャラクタジェ
    ネレータをアクセスし、該キャラクタジェネレータから
    文字パターンデータを読出すキャラクタジェネレータア
    クセス制御回路であって、前記文字コードを保持する文
    字コード保持手段と、前記文字コード保持手段への前記
    文字コードの入力を監視する監視手段と、前記監視手段
    で前記文字コード保持手段への前記文字コードの入力が
    検出されたときに起動され、該文字コードに対応する前
    記文字パターンデータの行データを指定するラインアド
    レスを順次生成するラインアドレス生成手段と、前記文
    字コード保持手段に保持された前記文字コードと前記ラ
    インアドレス生成手段で生成された前記ラインアドレス
    とから前記キャラクタジェネレータへのアドレスを生成
    するアドレス生成手段とを設けたことを特徴とするキャ
    ラクタジェネレータアクセス制御回路。
  2. 【請求項2】 前記アドレス生成手段で生成された前記
    アドレスによって前記キャラクタジェネレータから読出
    された文字パターンデータを保持する文字パターンデー
    タ保持手段と、前記ラインアドレス生成手段で生成され
    た前記ラインアドレスと外部から入力されたラインアド
    レスとの一致が検出されたときに前記文字パターンデー
    タ保持手段に保持された前記文字パターンデータを出力
    するよう制御する制御手段とを設けたことを特徴とする
    請求項1記載のキャラクタジェネレータアクセス制御回
    路。
JP3290559A 1991-10-09 1991-10-09 キヤラクタジエネレータアクセス制御回路 Pending JPH05100654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3290559A JPH05100654A (ja) 1991-10-09 1991-10-09 キヤラクタジエネレータアクセス制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3290559A JPH05100654A (ja) 1991-10-09 1991-10-09 キヤラクタジエネレータアクセス制御回路

Publications (1)

Publication Number Publication Date
JPH05100654A true JPH05100654A (ja) 1993-04-23

Family

ID=17757599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3290559A Pending JPH05100654A (ja) 1991-10-09 1991-10-09 キヤラクタジエネレータアクセス制御回路

Country Status (1)

Country Link
JP (1) JPH05100654A (ja)

Similar Documents

Publication Publication Date Title
US4839856A (en) Memory access control circuit
US4759021A (en) Test pattern generator
JPH0743429A (ja) 物理アドレス変換回路
JPS60258792A (ja) ダイナミツクram
JPH05100654A (ja) キヤラクタジエネレータアクセス制御回路
JP3271307B2 (ja) 半導体メモリ用試験パターン発生器
JP3154444B2 (ja) 試験パターン発生器
JP2907421B2 (ja) 半導体メモリ試験装置
JP2629785B2 (ja) 半導体記憶回路装置の検査装置
JPS59151371A (ja) 半導体メモリ素子
JPH047761A (ja) メモリアクセス方法
JPH02276090A (ja) 半導体メモリ集積回路
JPS62293452A (ja) メモリic診断回路
JPH0375944A (ja) 情報処理装置
JP3314395B2 (ja) メモリ制御装置
JPH10105457A (ja) メモリ制御システムおよびメモリ制御回路
JPH0235545A (ja) セツトアソシアテイブ方式キヤツシユメモリの診断方法
JPH05275932A (ja) 任意波形発生器
JPH08297592A (ja) 制御装置
JPH0219921A (ja) ファースト・イン・ファースト・アウト・メモリ
JPH0394344A (ja) 情報処理装置
JPH0620118A (ja) 情報媒体
JPH0954702A (ja) Cd−rom用dramアドレス生成回路
JPH11161564A (ja) 記憶装置へのバストレース格納装置と方法および記録媒 体
JPH081631B2 (ja) Dma制御装置