JPH0620118A - 情報媒体 - Google Patents
情報媒体Info
- Publication number
- JPH0620118A JPH0620118A JP4172162A JP17216292A JPH0620118A JP H0620118 A JPH0620118 A JP H0620118A JP 4172162 A JP4172162 A JP 4172162A JP 17216292 A JP17216292 A JP 17216292A JP H0620118 A JPH0620118 A JP H0620118A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- control
- address
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は、外部装置を簡易にして連続動作工程
を簡単にでき、且つ機能検査を複数個同時に行うことに
より検査時間を短縮し得る情報媒体を提供することを目
的とする。 【構成】本発明は、外部装置２４から動作命令信号を受
信してアドレス信号，データ信号，コントロール信号を
繰り返し発生するコントロールＩＣ２２と、このコント
ロールＩＣ２２から繰り返し発生したアドレス信号，デ
ータ信号，コントロール信号により連続動作されるメモ
リーＩＣ２１とを具備して構成される。
を簡単にでき、且つ機能検査を複数個同時に行うことに
より検査時間を短縮し得る情報媒体を提供することを目
的とする。 【構成】本発明は、外部装置２４から動作命令信号を受
信してアドレス信号，データ信号，コントロール信号を
繰り返し発生するコントロールＩＣ２２と、このコント
ロールＩＣ２２から繰り返し発生したアドレス信号，デ
ータ信号，コントロール信号により連続動作されるメモ
リーＩＣ２１とを具備して構成される。
Description
【０００１】
【産業上の利用分野】本発明はメモリーＩＣとコントロ
ールＩＣとよりなる例えばメモリーカード等の情報媒体
に関するものである。
ールＩＣとよりなる例えばメモリーカード等の情報媒体
に関するものである。
【０００２】
【従来の技術】図８は従来のメモリーカード及び外部装
置の一例を示す構成説明図である。即ち、メモリーカー
ド３はメモリーＩＣ１とコントロールＩＣ２よりなり、
このような構成であるメモリーカード３の製造における
検査工程では、例えば１２５℃の高温等の環境下にて数
十時間メモリーＩＣ１を連続的に記憶動作させる連続動
作工程（バーンイン工程）を行ない、その後、メモリー
ＩＣ１の機能を検査するワンョット検査工程を行なう。
従来のメモリーＩＣ１の連続動作工程においては、外部
装置４により発生させたアドレス信号ＡＤＤＲＥＳＳ、
入力データ信号ＤＡＴＡ、ライトイネーブル信号／Ｗ
Ｅ，アウトプットイネーブル信号／ＯＥ，チップセレク
ト信号／ＣＳよりなるコントロール信号を、メモリーカ
ード３のコントロールＩＣ２を介して各メモリーＩＣ１
に常時入力し続けて連続的に記憶動作させる必要があ
り、このため同時に複数個のメモリーカード３を連続的
に記憶動作させるにはそれぞれのメモリーカード３に対
応したアドレス信号ＡＤＤＲＥＳＳ、入力データ信号Ｄ
ＡＴＡ、ライトイネーブル信号／ＷＥ，アウトプットイ
ネーブル信号／ＯＥ，チップセレクト信号／ＣＳよりな
るコントロール信号を発生しなければならず、外部装置
４が複雑になるといった欠点があった。又、メモリーＩ
Ｃ１の機能を検査するワンョット検査工程においては、
外部装置４により発生させたアドレス信号ＡＤＤＲＥＳ
Ｓ、入力データ信号ＤＡＴＡ、ライトイネーブル信号／
ＷＥ，アウトプットイネーブル信号／ＯＥ，チップセレ
クト信号／ＣＳよりなるコントロール信号を、メモリー
カード３のコントロールＩＣ２を介して各メモリーＩＣ
１に入力して記憶動作させ、その記憶動作結果として、
各メモリーＩＣ１の記憶内容を示す出力データ信号ＤＡ
ＴＡをコントロールＩＣ２を介して外部装置４に出力し
て、外部装置にて各メモリーＩＣ１の記憶内容を検査し
ていた。この場合、１つの外部装置により、複数のメモ
リーカード３を順次選択してメモリーＩＣ１の機能を個
別に検査することになり、同時に並行して複数のメモリ
ーカード３を検査することができず、長い検査時間を要
していた。このようなワンョット検査工程では、メモリ
ーＩＣのメモリー容量の増大にともない外部装置の検査
時間が増大しており、特にＥＥＰＲＯＭ等の記憶動作に
時間のかかるメモリーＩＣでは検査時間が非常に長くな
る欠点があった。
置の一例を示す構成説明図である。即ち、メモリーカー
ド３はメモリーＩＣ１とコントロールＩＣ２よりなり、
このような構成であるメモリーカード３の製造における
検査工程では、例えば１２５℃の高温等の環境下にて数
十時間メモリーＩＣ１を連続的に記憶動作させる連続動
作工程（バーンイン工程）を行ない、その後、メモリー
ＩＣ１の機能を検査するワンョット検査工程を行なう。
従来のメモリーＩＣ１の連続動作工程においては、外部
装置４により発生させたアドレス信号ＡＤＤＲＥＳＳ、
入力データ信号ＤＡＴＡ、ライトイネーブル信号／Ｗ
Ｅ，アウトプットイネーブル信号／ＯＥ，チップセレク
ト信号／ＣＳよりなるコントロール信号を、メモリーカ
ード３のコントロールＩＣ２を介して各メモリーＩＣ１
に常時入力し続けて連続的に記憶動作させる必要があ
り、このため同時に複数個のメモリーカード３を連続的
に記憶動作させるにはそれぞれのメモリーカード３に対
応したアドレス信号ＡＤＤＲＥＳＳ、入力データ信号Ｄ
ＡＴＡ、ライトイネーブル信号／ＷＥ，アウトプットイ
ネーブル信号／ＯＥ，チップセレクト信号／ＣＳよりな
るコントロール信号を発生しなければならず、外部装置
４が複雑になるといった欠点があった。又、メモリーＩ
Ｃ１の機能を検査するワンョット検査工程においては、
外部装置４により発生させたアドレス信号ＡＤＤＲＥＳ
Ｓ、入力データ信号ＤＡＴＡ、ライトイネーブル信号／
ＷＥ，アウトプットイネーブル信号／ＯＥ，チップセレ
クト信号／ＣＳよりなるコントロール信号を、メモリー
カード３のコントロールＩＣ２を介して各メモリーＩＣ
１に入力して記憶動作させ、その記憶動作結果として、
各メモリーＩＣ１の記憶内容を示す出力データ信号ＤＡ
ＴＡをコントロールＩＣ２を介して外部装置４に出力し
て、外部装置にて各メモリーＩＣ１の記憶内容を検査し
ていた。この場合、１つの外部装置により、複数のメモ
リーカード３を順次選択してメモリーＩＣ１の機能を個
別に検査することになり、同時に並行して複数のメモリ
ーカード３を検査することができず、長い検査時間を要
していた。このようなワンョット検査工程では、メモリ
ーＩＣのメモリー容量の増大にともない外部装置の検査
時間が増大しており、特にＥＥＰＲＯＭ等の記憶動作に
時間のかかるメモリーＩＣでは検査時間が非常に長くな
る欠点があった。
【０００３】図９は従来のメモリーカード及び外部装置
の他の例を示す構成説明図である。即ちこの場合、メモ
リーＩＣ１１とコントロールＩＣ１２とよりなるメモリ
ーカード１３と外部装置１４とのアドレス信号、入力デ
ータ信号Ｄin及び出力データ信号Ｄout の授受は直列で
行なうものであり、コントロールＩＣ１２は直列／並列
変換器を内蔵している。メモリーカード１３のメモリー
ＩＣ１１の連続動作工程においては、外部装置１４より
発生させたクロックＣＬＫ、入力データ信号Ｄin、ライ
トイネーブル信号／ＷＥ，チップセレクト信号／ＣＳは
メモリーカード１３のコントロールＩＣ１２に出力され
る。そしてこの場合、このコントロールＩＣ１２は外部
装置１４から入力されたクロックＣＬＫ、入力データ信
号Ｄinをアドレス信号ＡＤＤＲＥＳＳ、入力データ信号
ＤＡＴＡ，アウトプットイネーブル信号／ＯＥに変換し
てメモリーカード１３の各メモリーＩＣ１１に常時入力
し続けると共に、外部装置１４から入力されたライトイ
ネーブル信号／ＷＥ，チップセレクト信号／ＣＳを、メ
モリーカード１３の各メモリーＩＣ１１に常時入力し続
けて連続的に記憶動作させる必要があった。又、メモリ
ーＩＣ１１の機能を検査するワンョット検査工程におい
ては、外部装置１４より発生させたクロックＣＬＫ、入
力データ信号Ｄin、ライトイネーブル信号／ＷＥ，チッ
プセレクト信号／ＣＳはメモリーカード１３のコントロ
ールＩＣ１２に出力される。そしてこの場合、このコン
トロールＩＣ１２は外部装置１４から入力されたクロッ
クＣＬＫ、入力データ信号Ｄinをアドレス信号ＡＤＤＲ
ＥＳＳ、入力データ信号ＤＡＴＡ，アウトプットイネー
ブル信号／ＯＥに変換してメモリーカード１３の各メモ
リーＩＣ１１に入力すると共に、外部装置１４から入力
されたライトイネーブル信号／ＷＥ，チップセレクト信
号／ＣＳを、メモリーカード１３の各メモリーＩＣ１１
に入力して記憶動作させ、その記憶動作結果として、各
メモリーＩＣ１１の記憶内容を示す出力データ信号ＤＡ
ＴＡをコントロールＩＣ１２にて出力データ信号Ｄout
に変換して外部装置１４に出力して、外部装置にて各メ
モリーＩＣ１１の記憶内容を検査していた。この場合も
同様にして、１つの外部装置により、複数のメモリーカ
ード１３を順次選択してメモリーＩＣ１１の機能を個別
に検査することとなり、同時に並行して複数のメモリー
カード１３を検査することができず、長い検査時間を要
していた。また、連続動作工程及びワンョット検査工程
において、メモリーＩＣ１１の全アドレスエリアに対し
てアクセスし、入力データ信号Ｄin及び出力データ信号
Ｄout の授受を行なうためには、通常、外部装置１４か
らコントロールＩＣ１２に複雑な信号波形を入力する必
要があり、外部装置１４が複雑になる欠点があった。特
にワンョット検査工程においては試験時間が非常に長く
なる欠点があった。
の他の例を示す構成説明図である。即ちこの場合、メモ
リーＩＣ１１とコントロールＩＣ１２とよりなるメモリ
ーカード１３と外部装置１４とのアドレス信号、入力デ
ータ信号Ｄin及び出力データ信号Ｄout の授受は直列で
行なうものであり、コントロールＩＣ１２は直列／並列
変換器を内蔵している。メモリーカード１３のメモリー
ＩＣ１１の連続動作工程においては、外部装置１４より
発生させたクロックＣＬＫ、入力データ信号Ｄin、ライ
トイネーブル信号／ＷＥ，チップセレクト信号／ＣＳは
メモリーカード１３のコントロールＩＣ１２に出力され
る。そしてこの場合、このコントロールＩＣ１２は外部
装置１４から入力されたクロックＣＬＫ、入力データ信
号Ｄinをアドレス信号ＡＤＤＲＥＳＳ、入力データ信号
ＤＡＴＡ，アウトプットイネーブル信号／ＯＥに変換し
てメモリーカード１３の各メモリーＩＣ１１に常時入力
し続けると共に、外部装置１４から入力されたライトイ
ネーブル信号／ＷＥ，チップセレクト信号／ＣＳを、メ
モリーカード１３の各メモリーＩＣ１１に常時入力し続
けて連続的に記憶動作させる必要があった。又、メモリ
ーＩＣ１１の機能を検査するワンョット検査工程におい
ては、外部装置１４より発生させたクロックＣＬＫ、入
力データ信号Ｄin、ライトイネーブル信号／ＷＥ，チッ
プセレクト信号／ＣＳはメモリーカード１３のコントロ
ールＩＣ１２に出力される。そしてこの場合、このコン
トロールＩＣ１２は外部装置１４から入力されたクロッ
クＣＬＫ、入力データ信号Ｄinをアドレス信号ＡＤＤＲ
ＥＳＳ、入力データ信号ＤＡＴＡ，アウトプットイネー
ブル信号／ＯＥに変換してメモリーカード１３の各メモ
リーＩＣ１１に入力すると共に、外部装置１４から入力
されたライトイネーブル信号／ＷＥ，チップセレクト信
号／ＣＳを、メモリーカード１３の各メモリーＩＣ１１
に入力して記憶動作させ、その記憶動作結果として、各
メモリーＩＣ１１の記憶内容を示す出力データ信号ＤＡ
ＴＡをコントロールＩＣ１２にて出力データ信号Ｄout
に変換して外部装置１４に出力して、外部装置にて各メ
モリーＩＣ１１の記憶内容を検査していた。この場合も
同様にして、１つの外部装置により、複数のメモリーカ
ード１３を順次選択してメモリーＩＣ１１の機能を個別
に検査することとなり、同時に並行して複数のメモリー
カード１３を検査することができず、長い検査時間を要
していた。また、連続動作工程及びワンョット検査工程
において、メモリーＩＣ１１の全アドレスエリアに対し
てアクセスし、入力データ信号Ｄin及び出力データ信号
Ｄout の授受を行なうためには、通常、外部装置１４か
らコントロールＩＣ１２に複雑な信号波形を入力する必
要があり、外部装置１４が複雑になる欠点があった。特
にワンョット検査工程においては試験時間が非常に長く
なる欠点があった。
【０００４】
【発明が解決しようとする課題】以上のように、従来の
メモリーカードでは外部装置が複雑になる共に検査時間
が非常に長くなる欠点があった。
メモリーカードでは外部装置が複雑になる共に検査時間
が非常に長くなる欠点があった。
【０００５】本発明は上記の実情に鑑みてなされたもの
で、簡易な外部装置を用いて連続動作工程を簡単にで
き、且つ機能検査を複数個同時に行うことにより機能検
査時間を短縮し得る情報媒体を提供することを目的とす
る。
で、簡易な外部装置を用いて連続動作工程を簡単にで
き、且つ機能検査を複数個同時に行うことにより機能検
査時間を短縮し得る情報媒体を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、外部装置から動作命令信号を受信してアド
レス信号，データ信号，コントロール信号を発生するコ
ントロールＩＣと、このコントロールＩＣから発生した
アドレス信号，データ信号，コントロール信号により全
メモリー領域に対して記憶動作されるメモリーＩＣとを
具備したことを特徴とするものである。又、外部装置か
ら機能検査命令信号を受信してアドレス信号，データ信
号，コントロール信号を発生するコントロールＩＣと、
するために、外部装置から動作命令信号を受信してアド
レス信号，データ信号，コントロール信号を発生するコ
ントロールＩＣと、このコントロールＩＣから発生した
アドレス信号，データ信号，コントロール信号により全
メモリー領域に対して記憶動作されるメモリーＩＣとを
具備したことを特徴とするものである。又、外部装置か
ら機能検査命令信号を受信してアドレス信号，データ信
号，コントロール信号を発生するコントロールＩＣと、
【０００７】このコントロールＩＣから発生したアドレ
ス信号，データ信号，コントロール信号により全メモリ
ー領域に対して記憶動作されるメモリーＩＣとからな
り、該コントロールＩＣが該メモリーＩＣの記憶動作機
能を検査し、その検査結果を外部装置に出力することを
特徴とするものである。
ス信号，データ信号，コントロール信号により全メモリ
ー領域に対して記憶動作されるメモリーＩＣとからな
り、該コントロールＩＣが該メモリーＩＣの記憶動作機
能を検査し、その検査結果を外部装置に出力することを
特徴とするものである。
【０００８】
【作用】本発明は、外部装置からは動作命令信号または
機能検査命令信号のみが発生され、コントロールＩＣか
らアドレス信号，データ信号，コントロール信号を発生
することにより、外部装置を簡易にでき、連続動作工程
を簡単に行なうことができると共に、複数個の情報媒体
の機能検査を同時に行うことができ、機能検査時間を短
縮することができる。
機能検査命令信号のみが発生され、コントロールＩＣか
らアドレス信号，データ信号，コントロール信号を発生
することにより、外部装置を簡易にでき、連続動作工程
を簡単に行なうことができると共に、複数個の情報媒体
の機能検査を同時に行うことができ、機能検査時間を短
縮することができる。
【０００９】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【００１０】図１は本発明の一実施例を示す構成説明図
である。即ち、メモリーカード２３はメモリーＩＣ２１
とコントロールＩＣ２２とよりなり、このような構成で
あるメモリーカード２３の製造での検査工程において、
コントロールＩＣ２２の命令入力端子Ｉ１，Ｉ２は通常
動作時は両方ともローレベルに固定しておく。しかし
て、外部装置２４からメモリーカード２３にクロック信
号ＣＬＫが入力されると共に命令入力端子Ｉ１にハイレ
ベル、命令入力端子Ｉ２にローレベル（動作命令信号）
が入力されると、図４（ａ）に示すように、例えば１２
５℃の高温等の環境下にて数十時間メモリーＩＣ２１を
連続的に記憶動作させる連続動作工程（バーンイン工
程）を行ない、メモリーカード２３のコントロールＩＣ
２２は図２に示すようなアドレス信号（ＡＤＤＲＥＳ
Ｓ）Ａｄ−１，Ａｄ−２，Ａｄ−３，Ａｄ−４，……
…，Ａｄ−ｎ、入力データ信号ＤＡＴＡ、チップセレク
ト信号／ＣＳ，ライトイネーブル信号／ＷＥ，アウトプ
ットイネーブル信号／ＯＥよりなるコントロール信号を
発生して各メモリーＩＣ２１に常時入力し続けて連続的
に全メモリー領域に対して記憶動作させる。このチップ
セレクト信号／ＣＳ，ライトイネーブル信号／ＷＥ，ア
ウトプットイネーブル信号／ＯＥはローレベルで動作す
るローアクティブである。
である。即ち、メモリーカード２３はメモリーＩＣ２１
とコントロールＩＣ２２とよりなり、このような構成で
あるメモリーカード２３の製造での検査工程において、
コントロールＩＣ２２の命令入力端子Ｉ１，Ｉ２は通常
動作時は両方ともローレベルに固定しておく。しかし
て、外部装置２４からメモリーカード２３にクロック信
号ＣＬＫが入力されると共に命令入力端子Ｉ１にハイレ
ベル、命令入力端子Ｉ２にローレベル（動作命令信号）
が入力されると、図４（ａ）に示すように、例えば１２
５℃の高温等の環境下にて数十時間メモリーＩＣ２１を
連続的に記憶動作させる連続動作工程（バーンイン工
程）を行ない、メモリーカード２３のコントロールＩＣ
２２は図２に示すようなアドレス信号（ＡＤＤＲＥＳ
Ｓ）Ａｄ−１，Ａｄ−２，Ａｄ−３，Ａｄ−４，……
…，Ａｄ−ｎ、入力データ信号ＤＡＴＡ、チップセレク
ト信号／ＣＳ，ライトイネーブル信号／ＷＥ，アウトプ
ットイネーブル信号／ＯＥよりなるコントロール信号を
発生して各メモリーＩＣ２１に常時入力し続けて連続的
に全メモリー領域に対して記憶動作させる。このチップ
セレクト信号／ＣＳ，ライトイネーブル信号／ＷＥ，ア
ウトプットイネーブル信号／ＯＥはローレベルで動作す
るローアクティブである。
【００１１】図５は上記連続動作工程の動作の一例を示
すフローチャートである。この図５ではメモリーＩＣ２
１の容量をｎビット、記憶動作回数をＮ回とする。即
ち、コントロールＩＣ２２のカウンタＣＴを１にし、図
２の「０」書込みサイクルにおいてメモリーＩＣ２１の
アドレスＡｄの１からアドレスＡｄのｎまで順次「０」
を書込んで記憶させ、アドレスＡｄがｎになったら、図
２の「０」読出しサイクルにおいてメモリーＩＣ２１の
アドレスＡｄの１からアドレスＡｄのｎまで順次読出し
を行う。アドレスＡｄがｎになったら、図２の「１」書
込みサイクルにおいてメモリーＩＣ２１のアドレスＡｄ
の１からアドレスＡｄのｎまで順次「１」を書込んで記
憶させ、アドレスＡｄがｎになったら、図２の「１」読
出しサイクルにおいてメモリーＩＣ２１のアドレスＡｄ
の１からアドレスＡｄのｎまで順次読出しを行う。アド
レスＡｄがｎになったら、カウンタＣＴを２にし、以下
同様な動作をカウンタＣＴがＮになるまで繰り返す。こ
こで、図２での「０」読出しサイクル及び「１」読出し
サイクルでの入力データ信号ＤＡＴＡはハイインピーダ
ンスＨｚとなっている。
すフローチャートである。この図５ではメモリーＩＣ２
１の容量をｎビット、記憶動作回数をＮ回とする。即
ち、コントロールＩＣ２２のカウンタＣＴを１にし、図
２の「０」書込みサイクルにおいてメモリーＩＣ２１の
アドレスＡｄの１からアドレスＡｄのｎまで順次「０」
を書込んで記憶させ、アドレスＡｄがｎになったら、図
２の「０」読出しサイクルにおいてメモリーＩＣ２１の
アドレスＡｄの１からアドレスＡｄのｎまで順次読出し
を行う。アドレスＡｄがｎになったら、図２の「１」書
込みサイクルにおいてメモリーＩＣ２１のアドレスＡｄ
の１からアドレスＡｄのｎまで順次「１」を書込んで記
憶させ、アドレスＡｄがｎになったら、図２の「１」読
出しサイクルにおいてメモリーＩＣ２１のアドレスＡｄ
の１からアドレスＡｄのｎまで順次読出しを行う。アド
レスＡｄがｎになったら、カウンタＣＴを２にし、以下
同様な動作をカウンタＣＴがＮになるまで繰り返す。こ
こで、図２での「０」読出しサイクル及び「１」読出し
サイクルでの入力データ信号ＤＡＴＡはハイインピーダ
ンスＨｚとなっている。
【００１２】次に、外部装置２４からコントロールＩＣ
２２の命令入力端子Ｉ１にローレベル、命令入力端子Ｉ
２にハイレベル（機能検査命令信号）が入力されると、
図４（ａ）に示すように、メモリーＩＣ２１の機能を検
査するワンショット検査工程を行ない、メモリーカード
２３のコントロールＩＣ２２は図２に示すようなアドレ
ス信号（ＡＤＤＲＥＳＳ）Ａｄ−１，Ａｄ−２，Ａｄ−
３，Ａｄ−４，………，Ａｄ−ｎ、入力データ信号ＤＡ
ＴＡ、チップセレクト信号／ＣＳ，ライトイネーブル信
号／ＷＥ，アウトプットイネーブル信号／ＯＥよりなる
コントロール信号を発生して各メモリーＩＣ２１に入力
して全メモリー領域に対して記憶動作させると共に、読
出し動作時におけるメモリーＩＣ２１の読出しデータ信
号を判定し、コントロールＩＣ２２の検査結果出力端子
ＲＯに検査結果としてＯＫならばハイレベル、ＮＧなら
ばローレベルを出力し外部装置２４に出力する。
２２の命令入力端子Ｉ１にローレベル、命令入力端子Ｉ
２にハイレベル（機能検査命令信号）が入力されると、
図４（ａ）に示すように、メモリーＩＣ２１の機能を検
査するワンショット検査工程を行ない、メモリーカード
２３のコントロールＩＣ２２は図２に示すようなアドレ
ス信号（ＡＤＤＲＥＳＳ）Ａｄ−１，Ａｄ−２，Ａｄ−
３，Ａｄ−４，………，Ａｄ−ｎ、入力データ信号ＤＡ
ＴＡ、チップセレクト信号／ＣＳ，ライトイネーブル信
号／ＷＥ，アウトプットイネーブル信号／ＯＥよりなる
コントロール信号を発生して各メモリーＩＣ２１に入力
して全メモリー領域に対して記憶動作させると共に、読
出し動作時におけるメモリーＩＣ２１の読出しデータ信
号を判定し、コントロールＩＣ２２の検査結果出力端子
ＲＯに検査結果としてＯＫならばハイレベル、ＮＧなら
ばローレベルを出力し外部装置２４に出力する。
【００１３】図６は上記ワンショット検査工程の動作の
一例を示すフローチャートである。即ち、図２の「０」
書込みサイクルにおいて、メモリーＩＣ２１のアドレス
Ａｄの１からアドレスＡｄのｎまで順次「０」を書込
む。アドレスＡｄがｎになったら、図２の「０」読出し
サイクルになり、メモリーＩＣ２１のアドレスＡｄの１
からアドレスＡｄのｎまで順次読出しを行ない、さらに
読出した読出しデータの判定をする。この場合、読出し
データが「０」でないアドレスＡｄがあった場合にはそ
のメモリーＩＣ２１は不良品と判定されてＮＧとなり、
リペア工程に移動して図４（ａ）に示すリペア工程にて
そのメモリーＩＣ２１の取替え等を行ない、再度連続動
作工程に投入する。また、全てのアドレスＡｄの読出し
データが「０」であれば、次いで、図２の「１」書込み
サイクルになり、メモリーＩＣ２１のアドレスＡｄの１
からアドレスＡｄのｎまで順次「１」を書込む。アドレ
スＡｄがｎになったら、図２の「１」読出しサイクルに
なり、メモリーＩＣ２１のアドレスＡｄの１からアドレ
スＡｄのｎまで順次読出しを行い、さらに読出した読出
しデータの判定をする。この場合、読出しデータが
「１」でないアドレスＡｄがあった場合にはそのメモリ
ーＩＣ２１は不良品と判定されてＮＧとなり、リペア工
程に移動して図４（ａ）に示すリペア工程にてそのメモ
リーＩＣ２１の取替え等を行ない、再度連続動作工程に
投入する。また、全てのアドレスＡｄの読出しデータが
「１」であれば良品と判定してＯＫとなり、検査を終了
する。
一例を示すフローチャートである。即ち、図２の「０」
書込みサイクルにおいて、メモリーＩＣ２１のアドレス
Ａｄの１からアドレスＡｄのｎまで順次「０」を書込
む。アドレスＡｄがｎになったら、図２の「０」読出し
サイクルになり、メモリーＩＣ２１のアドレスＡｄの１
からアドレスＡｄのｎまで順次読出しを行ない、さらに
読出した読出しデータの判定をする。この場合、読出し
データが「０」でないアドレスＡｄがあった場合にはそ
のメモリーＩＣ２１は不良品と判定されてＮＧとなり、
リペア工程に移動して図４（ａ）に示すリペア工程にて
そのメモリーＩＣ２１の取替え等を行ない、再度連続動
作工程に投入する。また、全てのアドレスＡｄの読出し
データが「０」であれば、次いで、図２の「１」書込み
サイクルになり、メモリーＩＣ２１のアドレスＡｄの１
からアドレスＡｄのｎまで順次「１」を書込む。アドレ
スＡｄがｎになったら、図２の「１」読出しサイクルに
なり、メモリーＩＣ２１のアドレスＡｄの１からアドレ
スＡｄのｎまで順次読出しを行い、さらに読出した読出
しデータの判定をする。この場合、読出しデータが
「１」でないアドレスＡｄがあった場合にはそのメモリ
ーＩＣ２１は不良品と判定されてＮＧとなり、リペア工
程に移動して図４（ａ）に示すリペア工程にてそのメモ
リーＩＣ２１の取替え等を行ない、再度連続動作工程に
投入する。また、全てのアドレスＡｄの読出しデータが
「１」であれば良品と判定してＯＫとなり、検査を終了
する。
【００１４】また、外部装置２４からコントロールＩＣ
２２の命令入力端子Ｉ１にハイレベル、命令入力端子Ｉ
２にハイレベル（連続動作機能検査命令信号）が入力さ
れると、図４（ｂ）に示すように、メモリーＩＣ２１の
機能検査を繰り返す連続動作検査工程を行ない、メモリ
ーカード２３のコントロールＩＣ２２は図２に示すよう
なアドレス信号（ＡＤＤＲＥＳＳ）Ａｄ−１，Ａｄ−
２，Ａｄ−３，Ａｄ−４，………，Ａｄ−ｎ、入力デー
タ信号ＤＡＴＡ、チップセレクト信号／ＣＳ，ライトイ
ネーブル信号／ＷＥ，アウトプットイネーブル信号／Ｏ
Ｅよりなるコントロール信号を発生して各メモリーＩＣ
２１に繰り返し入力して連続的に全メモリー領域に対し
て記憶動作させると共に、読出し動作時におけるメモリ
ーＩＣ２１の読出しデータを判定し、コントロールＩＣ
２２の検査結果出力端子ＲＯに検査結果としてＯＫなら
ばハイレベル、ＮＧならばローレベルを常時出力し外部
装置２４に常時出力する。従って、検査結果の出力状態
をモリタリングすることにより、メモリーＩＣ２１が不
良になったタイミングを知ることができる。
２２の命令入力端子Ｉ１にハイレベル、命令入力端子Ｉ
２にハイレベル（連続動作機能検査命令信号）が入力さ
れると、図４（ｂ）に示すように、メモリーＩＣ２１の
機能検査を繰り返す連続動作検査工程を行ない、メモリ
ーカード２３のコントロールＩＣ２２は図２に示すよう
なアドレス信号（ＡＤＤＲＥＳＳ）Ａｄ−１，Ａｄ−
２，Ａｄ−３，Ａｄ−４，………，Ａｄ−ｎ、入力デー
タ信号ＤＡＴＡ、チップセレクト信号／ＣＳ，ライトイ
ネーブル信号／ＷＥ，アウトプットイネーブル信号／Ｏ
Ｅよりなるコントロール信号を発生して各メモリーＩＣ
２１に繰り返し入力して連続的に全メモリー領域に対し
て記憶動作させると共に、読出し動作時におけるメモリ
ーＩＣ２１の読出しデータを判定し、コントロールＩＣ
２２の検査結果出力端子ＲＯに検査結果としてＯＫなら
ばハイレベル、ＮＧならばローレベルを常時出力し外部
装置２４に常時出力する。従って、検査結果の出力状態
をモリタリングすることにより、メモリーＩＣ２１が不
良になったタイミングを知ることができる。
【００１５】図７は上記連続動作検査工程の動作の一例
を示すフローチャートである。この図７ではメモリーＩ
Ｃ２１の容量をｎビット、検査回数をＭ回とする。即
ち、コントロールＩＣ２２のカウンタＣＴを１にし、図
２の「０」書込みサイクルにおいて、メモリーＩＣ２１
のアドレスＡｄの１からアドレスＡｄのｎまで順次
「０」を書込み、アドレスＡｄがｎになったら、図２の
「０」読出しサイクルにおいて、メモリーＩＣ２１のア
ドレスＡｄの１からアドレスＡｄのｎまで順次読出しを
行ない、さらに読出した読出しデータの判定をする。こ
の場合、読出しデータが「０」でないアドレスＡｄがあ
った場合にはそのメモリーＩＣ２１は不良品と判定され
てＮＧとなり、リペア工程に移動して図４（ｂ）に示す
リペア工程にてそのメモリーＩＣ２１の取替え等を行な
い、再度連続動作工程に投入する。また、全てのアドレ
スＡｄの読出しデータが「０」であれば、次いで図２の
「１」書込みサイクルにおいて、メモリーＩＣ２１のア
ドレスＡｄの１からアドレスＡｄのｎまで順次「１」を
書込む。アドレスＡｄがｎになったら、図２の「１」読
出しサイクルにおいて、メモリーＩＣ２１のアドレスＡ
ｄの１からアドレスＡｄのｎまで順次読出しを行ない、
さらに読出した読出しデータの判定をする。この場合、
読出しデータが「１」でないアドレスＡｄがあった場合
にはそのメモリーＩＣ２１は不良品と判定されてＮＧと
なり、リペア工程に移動して図４（ｂ）に示すリペア工
程にてそのメモリーＩＣ２１の取替え等を行ない、再度
連続動作工程に投入する。また、全てのアドレスＡｄの
読出しデータが「１」であればカウンタＣＴを２にし、
以下同様な動作をカウンタＣＴがＭになるまで繰り返
し、カウンタＣＴがＭになったら良品と判定してＯＫと
なり、検査を終了する。
を示すフローチャートである。この図７ではメモリーＩ
Ｃ２１の容量をｎビット、検査回数をＭ回とする。即
ち、コントロールＩＣ２２のカウンタＣＴを１にし、図
２の「０」書込みサイクルにおいて、メモリーＩＣ２１
のアドレスＡｄの１からアドレスＡｄのｎまで順次
「０」を書込み、アドレスＡｄがｎになったら、図２の
「０」読出しサイクルにおいて、メモリーＩＣ２１のア
ドレスＡｄの１からアドレスＡｄのｎまで順次読出しを
行ない、さらに読出した読出しデータの判定をする。こ
の場合、読出しデータが「０」でないアドレスＡｄがあ
った場合にはそのメモリーＩＣ２１は不良品と判定され
てＮＧとなり、リペア工程に移動して図４（ｂ）に示す
リペア工程にてそのメモリーＩＣ２１の取替え等を行な
い、再度連続動作工程に投入する。また、全てのアドレ
スＡｄの読出しデータが「０」であれば、次いで図２の
「１」書込みサイクルにおいて、メモリーＩＣ２１のア
ドレスＡｄの１からアドレスＡｄのｎまで順次「１」を
書込む。アドレスＡｄがｎになったら、図２の「１」読
出しサイクルにおいて、メモリーＩＣ２１のアドレスＡ
ｄの１からアドレスＡｄのｎまで順次読出しを行ない、
さらに読出した読出しデータの判定をする。この場合、
読出しデータが「１」でないアドレスＡｄがあった場合
にはそのメモリーＩＣ２１は不良品と判定されてＮＧと
なり、リペア工程に移動して図４（ｂ）に示すリペア工
程にてそのメモリーＩＣ２１の取替え等を行ない、再度
連続動作工程に投入する。また、全てのアドレスＡｄの
読出しデータが「１」であればカウンタＣＴを２にし、
以下同様な動作をカウンタＣＴがＭになるまで繰り返
し、カウンタＣＴがＭになったら良品と判定してＯＫと
なり、検査を終了する。
【００１６】図３は本発明の他の実施例を示す構成説明
図であり、図９に示す従来のメモリーカード及び外部装
置の他の例に対応するものである。即ち、外部装置３４
からメモリーカード３３にクロック信号ＣＬＫが入力さ
れると共に命令入力端子Ｉ１にハイレベル、命令入力端
子Ｉ２にローレベル（動作命令信号）が入力されると、
連続動作工程を行ない、メモリーカード３３のコントロ
ールＩＣ３２はアドレス信号ＡＤＤＲＥＳＳ、入力デー
タ信号ＤＡＴＡ、チップセレクト信号／ＣＳ，ライトイ
ネーブル信号／ＷＥ，アウトプットイネーブル信号／Ｏ
Ｅよりなるコントロール信号等を発生して各メモリーＩ
Ｃ３１に常時入力し続けて連続的に記憶動作する。
図であり、図９に示す従来のメモリーカード及び外部装
置の他の例に対応するものである。即ち、外部装置３４
からメモリーカード３３にクロック信号ＣＬＫが入力さ
れると共に命令入力端子Ｉ１にハイレベル、命令入力端
子Ｉ２にローレベル（動作命令信号）が入力されると、
連続動作工程を行ない、メモリーカード３３のコントロ
ールＩＣ３２はアドレス信号ＡＤＤＲＥＳＳ、入力デー
タ信号ＤＡＴＡ、チップセレクト信号／ＣＳ，ライトイ
ネーブル信号／ＷＥ，アウトプットイネーブル信号／Ｏ
Ｅよりなるコントロール信号等を発生して各メモリーＩ
Ｃ３１に常時入力し続けて連続的に記憶動作する。
【００１７】次に、外部装置３４からコントロールＩＣ
３２の命令入力端子Ｉ１にローレベル、命令入力端子Ｉ
２にハイレベル（機能検査命令信号）が入力されると、
メモリーＩＣ３１の機能を検査するワンショット検査工
程を行ない、メモリーカード３３のコントロールＩＣ３
２はアドレス信号ＡＤＤＲＥＳＳ、入力データ信号ＤＡ
ＴＡ、チップセレクト信号／ＣＳ，ライトイネーブル信
号／ＷＥ，アウトプットイネーブル信号／ＯＥよりなる
コントロール信号を発生して各メモリーＩＣ３１に入力
すると共に、読出し動作時におけるメモリーＩＣ３１の
読出しデータを判定し、コントロールＩＣ３２の検査結
果出力端子ＲＯに検査結果としてＯＫならばハイレベ
ル、ＮＧならばローレベルを出力し外部装置３４に出力
する。
３２の命令入力端子Ｉ１にローレベル、命令入力端子Ｉ
２にハイレベル（機能検査命令信号）が入力されると、
メモリーＩＣ３１の機能を検査するワンショット検査工
程を行ない、メモリーカード３３のコントロールＩＣ３
２はアドレス信号ＡＤＤＲＥＳＳ、入力データ信号ＤＡ
ＴＡ、チップセレクト信号／ＣＳ，ライトイネーブル信
号／ＷＥ，アウトプットイネーブル信号／ＯＥよりなる
コントロール信号を発生して各メモリーＩＣ３１に入力
すると共に、読出し動作時におけるメモリーＩＣ３１の
読出しデータを判定し、コントロールＩＣ３２の検査結
果出力端子ＲＯに検査結果としてＯＫならばハイレベ
ル、ＮＧならばローレベルを出力し外部装置３４に出力
する。
【００１８】次に、外部装置３４からコントロールＩＣ
３２の命令入力端子Ｉ１にハイレベル、命令入力端子Ｉ
２にハイレベル（連続動作機能検査命令信号）が入力さ
れると、メモリーＩＣ３１の機能検査を繰り返す連続動
作検査工程を行ない、メモリーカード３３のコントロー
ルＩＣ３２はアドレス信号ＡＤＤＲＥＳＳ、入力データ
信号ＤＡＴＡ、チップセレクト信号／ＣＳ，ライトイネ
ーブル信号／ＷＥ，アウトプットイネーブル信号／ＯＥ
よりなるコントロール信号を発生して各メモリーＩＣ３
１に繰り返し入力すると共に、読出し動作時におけるメ
モリーＩＣ３１の読出しデータを判定し、コントロール
ＩＣ３２の検査結果出力端子ＲＯに検査結果としてＯＫ
ならばハイレベル、ＮＧならばローレベルを常時出力し
外部装置３４に常時出力する。従って、検査結果の出力
状態をモリタリングすることにより、メモリーＩＣ３１
が不良になったタイミングを知ることができる。
３２の命令入力端子Ｉ１にハイレベル、命令入力端子Ｉ
２にハイレベル（連続動作機能検査命令信号）が入力さ
れると、メモリーＩＣ３１の機能検査を繰り返す連続動
作検査工程を行ない、メモリーカード３３のコントロー
ルＩＣ３２はアドレス信号ＡＤＤＲＥＳＳ、入力データ
信号ＤＡＴＡ、チップセレクト信号／ＣＳ，ライトイネ
ーブル信号／ＷＥ，アウトプットイネーブル信号／ＯＥ
よりなるコントロール信号を発生して各メモリーＩＣ３
１に繰り返し入力すると共に、読出し動作時におけるメ
モリーＩＣ３１の読出しデータを判定し、コントロール
ＩＣ３２の検査結果出力端子ＲＯに検査結果としてＯＫ
ならばハイレベル、ＮＧならばローレベルを常時出力し
外部装置３４に常時出力する。従って、検査結果の出力
状態をモリタリングすることにより、メモリーＩＣ３１
が不良になったタイミングを知ることができる。
【００１９】以上のように本実施例によれば、連続動作
工程では外部装置３４が連続動作命令信号を設定するの
みであるため、非常に簡単な外部装置３４が考えられ、
又、機能検査工程におけるメモリーＩＣ３１の良品、不
良品の選別に関しても同様に検査結果の出力状態を外部
装置３４でモリタリングするだけでよいため、簡単に行
うことができる。更に、連続動作検査工程においては、
連続動作と同時に機能検査が行えるため、高価なメモリ
ーテスタの使用時間を減少できるという意味でコスト的
にも利点が大きい。
工程では外部装置３４が連続動作命令信号を設定するの
みであるため、非常に簡単な外部装置３４が考えられ、
又、機能検査工程におけるメモリーＩＣ３１の良品、不
良品の選別に関しても同様に検査結果の出力状態を外部
装置３４でモリタリングするだけでよいため、簡単に行
うことができる。更に、連続動作検査工程においては、
連続動作と同時に機能検査が行えるため、高価なメモリ
ーテスタの使用時間を減少できるという意味でコスト的
にも利点が大きい。
【００２０】
【発明の効果】以上述べたように本発明によれば、外部
装置からは動作命令信号または機能検査命令信号のみが
発生され、コントロールＩＣからアドレス信号，データ
信号，コントロール信号を発生することにより、外部装
置を簡易にでき、連続動作工程を簡単に行なうことがで
きると共に、複数個の情報媒体の機能検査を同時に行う
ことができ、機能検査時間を短縮することができる。
装置からは動作命令信号または機能検査命令信号のみが
発生され、コントロールＩＣからアドレス信号，データ
信号，コントロール信号を発生することにより、外部装
置を簡易にでき、連続動作工程を簡単に行なうことがで
きると共に、複数個の情報媒体の機能検査を同時に行う
ことができ、機能検査時間を短縮することができる。
【図１】本発明の一実施例を示す構成説明図である。
【図２】図１の各部の信号の一例を示す波形図である。
【図３】本発明の他の実施例を示す構成説明図である。
【図４】本発明の動作の一例を示す概略的フローチャー
トである。
トである。
【図５】本発明に係る連続動作工程（バーンイン工程）
の一例を示すフローチャートである。
の一例を示すフローチャートである。
【図６】本発明に係るワンショット検査工程の一例を示
すフローチャートである。
すフローチャートである。
【図７】本発明に係る連続動作検査工程の一例を示すフ
ローチャートである。
ローチャートである。
【図８】従来のメモリーカードと外部装置の一例を示す
構成説明図である。
構成説明図である。
【図９】従来のメモリーカードと外部装置の他の例を示
す構成説明図である。
す構成説明図である。
２１，３１…メモリーＩＣ、２２，３２…コントロール
ＩＣ、２３，３３…メモリーカード、２４，３４…外部
装置、Ｉ１，Ｉ２…命令入力端子、ＣＴ…カウンタ。
ＩＣ、２３，３３…メモリーカード、２４，３４…外部
装置、Ｉ１，Ｉ２…命令入力端子、ＣＴ…カウンタ。
Claims (2)
- 【請求項１】 外部装置から動作命令信号を受信してア
ドレス信号，データ信号，コントロール信号を発生する
コントロールＩＣと、 このコントロールＩＣから発生したアドレス信号，デー
タ信号，コントロール信号により全メモリー領域に対し
て記憶動作されるメモリーＩＣとを具備したことを特徴
とする情報媒体。 - 【請求項２】 外部装置から機能検査命令信号を受信し
てアドレス信号，データ信号，コントロール信号を発生
するコントロールＩＣと、 このコントロールＩＣから発生したアドレス信号，デー
タ信号，コントロール信号により全メモリー領域に対し
て記憶動作されるメモリーＩＣとからなり、該コントロ
ールＩＣが該メモリーＩＣの記憶動作機能を検査し、そ
の検査結果を外部装置に出力することを特徴とする情報
媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4172162A JPH0620118A (ja) | 1992-06-30 | 1992-06-30 | 情報媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4172162A JPH0620118A (ja) | 1992-06-30 | 1992-06-30 | 情報媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620118A true JPH0620118A (ja) | 1994-01-28 |
Family
ID=15936729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4172162A Pending JPH0620118A (ja) | 1992-06-30 | 1992-06-30 | 情報媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620118A (ja) |
-
1992
- 1992-06-30 JP JP4172162A patent/JPH0620118A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6907555B1 (en) | Self-test circuit and memory device incorporating it | |
| JP3558252B2 (ja) | 半導体メモリ試験装置 | |
| US7251757B2 (en) | Memory testing | |
| JP2006512698A (ja) | 直接アクセスモードによって埋め込みｄｒａｍ回路を試験するための回路および方法 | |
| JPH0645451A (ja) | 半導体記憶装置 | |
| JPH10199294A (ja) | モニタ・モードおよびテスタ・モードを備えた内蔵自己検査回路を有する集積回路メモリ素子およびその動作方法 | |
| JPH09318707A (ja) | 半導体メモリ試験方法および装置 | |
| US20050262401A1 (en) | Central processing unit and micro computer | |
| JP3367848B2 (ja) | 半導体デバイスのテスト装置 | |
| JPH09128998A (ja) | テスト回路 | |
| JPH02255925A (ja) | メモリテスト方法および装置 | |
| JPH10144095A (ja) | 半導体メモリ試験装置用不良解析メモリ | |
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JPH10112199A (ja) | メモリ試験装置 | |
| JP2002216499A (ja) | シリアルアクセス機能付きアドレスマルチプレクサメモリのテスト方式 | |
| JPH0620118A (ja) | 情報媒体 | |
| JP2001312897A (ja) | メモリ試験装置及び試験方法 | |
| JPH11283397A (ja) | 半導体記憶装置とその試験方法 | |
| JPH0612897A (ja) | 半導体メモリ用試験パターン発生器 | |
| JPH0877796A (ja) | 半導体記憶装置 | |
| KR100194419B1 (ko) | 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법 | |
| JPH10125090A (ja) | メモリ試験装置 | |
| JP2740459B2 (ja) | 半導体記憶装置 | |
| JPH02122500A (ja) | 半導体メモリ | |
| JPH06294846A (ja) | 半導体不揮発性記憶装置およびその測定方法 |