JP2006512698A - 直接アクセスモードによって埋め込みdram回路を試験するための回路および方法 - Google Patents
直接アクセスモードによって埋め込みdram回路を試験するための回路および方法 Download PDFInfo
- Publication number
- JP2006512698A JP2006512698A JP2004535495A JP2004535495A JP2006512698A JP 2006512698 A JP2006512698 A JP 2006512698A JP 2004535495 A JP2004535495 A JP 2004535495A JP 2004535495 A JP2004535495 A JP 2004535495A JP 2006512698 A JP2006512698 A JP 2006512698A
- Authority
- JP
- Japan
- Prior art keywords
- test
- edram
- tester
- data
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
〔1.発明の属する技術分野〕
本発明は、概して、半導体装置設計に関する。また、より具体的には、本発明は、直接アクセスモード(DAモード)論理を有する試験制御器によって、埋め込みダイナミックランダムアクセスメモリ(eDRAM)回路を試験するための回路および方法に関する。
標準的なDRAM回路または埋め込みDRAM回路であれば、どのようなものであれ、生産量を急速に増加し、歩留りを高くするためには、徹底的な試験が必要である。各DRAMは、欠陥メモリセルを修復可能にするための冗長ワード線と冗長ビット線とを含んでいる。一般的に行われているDRAM試験のほとんどは、起こりうる全ての記憶セルエラーを見つけてから、これら全てのエラー(failures)をいわゆるエラービットマップ(fail bit map)にまとめるものである。このエラービットマップを用いて、外部試験器は、オンチップ冗長性の最良の使用法を計算する。
本発明の目的は、外部メモリ試験器からASIC上の埋め込みDRAM(eDRAM)に直接アクセスするための試験回路を提供することである。
本発明の好ましい実施形態について、添付の図を参照しながら以下に説明する。以下の説明では、周知の機能または構成については詳しく説明しない。なぜなら、不必要な詳細は本発明を不明瞭にするからである。
Claims (20)
- 複数のメモリセルを含む、データ保存用の埋め込みダイナミックランダムアクセスメモリ(eDRAM)と、
上記した複数のメモリセルの欠陥の有無を決定するためにセルを試験する試験制御器とを備え、
この試験制御器は、
試験を実行すると共に論理試験器と接続する内蔵型自己試験(BIST)論理回路と、
上記のeDRAMを外部メモリ試験器とインターフェースさせる直接アクセスモード論理回路とを含む、半導体装置。 - 上記の試験制御器が、BIST論理回路および直接アクセスモード論理回路からのデータ,命令およびアドレスを多重化してeDRAMに送るための多重化器をさらに備える、請求項1に記載の半導体装置。
- 上記の直接アクセスモード論理回路が、
外部メモリ試験器から試験データパターンを受け取り、受け取った試験データをeDRAMのバス幅に拡張し、拡張したデータをeDRAMへ送るデータ多重化器と、
試験のためにアドレスを受け取るアドレス多重化器と、
eDRAMに命令を送ると共に、データ多重化器およびアドレス多重化器を制御する命令復号器とをさらに備える、請求項1または2に記載の半導体装置。 - 上記の直接アクセスモード論理回路が、
バンクアドレスと、冗長行アドレスビットと、最上位行アドレスビットとを保存するためのレジスタバンクをさらに備え、
上記アドレスが、上記命令復号器からのレジスタロード命令に応じてアクセスされる、請求項3に記載の半導体装置。 - 上記したeDRAMの行アドレスおよび列アドレスが、eDRAMに対応するアドレス多重化器から直接アクセスされる、請求項3または4に記載の半導体装置。
- 上記のデータ多重化器が、試験結果を上記の外部試験器に出力するようになっている、請求項3〜5のいずれか一項に記載の半導体装置。
- 上記BIST論理回路と直接アクセスモード回路のいずれを使用するかを決定するための2つの外部ピンをさらに備える、請求項1〜6のいずれか一項に記載の半導体装置。
- 複数のeDRAMと複数の試験制御器とをさらに備え、
これら複数のeDRAMの各々が、上記した複数の試験制御器の1つと動作可能に連結されている、請求項1〜7のいずれか一項に記載の半導体装置。 - 上記した複数の試験制御器の各々が、eDRAMのIDを保存するためのレジスタを含む、請求項8に記載の半導体装置。
- 試験パターンを生成するための外部メモリ試験器と、
専用集積回路(ASIC)とを備え、
この専用集積回路は、
複数のメモリセルを含む、データ保存用の埋め込みダイナミックランダムアクセスメモリ(eDRAM)を少なくとも1つと、
複数のメモリセルの欠陥の有無を決定するためにセルを試験する試験制御器とを含み、
この試験制御器は、
試験を実行すると共に論理試験器と接続する内蔵型自己試験(BIST)論理回路と、
上記のeDRAMを外部メモリ試験器と接続させる直接アクセスモード論理回路とを含む、半導体装置の試験システム。 - 上記の試験制御器が、BIST論理回路および直接アクセスモード論理回路からのデータ,命令およびアドレスを多重化してeDRAMに送るための多重化器をさらに備える、請求項10に記載のシステム。
- 上記の直接アクセスモード論理回路が、
外部メモリ試験器から試験データパターンを受け取り、受け取った試験データをeDRAMのバス幅に拡張し、拡張したデータをeDRAMへ送るデータ多重化器と、
試験のためにアドレスを受け取るアドレス多重化器と、
eDRAMへ命令を送ると共に、データ多重化器およびアドレス多重化器を制御する命令復号器とをさらに備える、請求項10または11に記載のシステム。 - 上記のデータ多重化器が、試験結果を外部試験器へ出力するようになっており、
外部試験器が、少なくとも1つのeDRAMのエラービットマップを生成すると共に、少なくとも1つのeDRAMの任意の欠陥セルを修復するための冗長アルゴリズムを決定するようになっている、請求項10〜12のいずれか一項に記載のシステム。 - 複数のeDRAMと複数の試験制御器とをさらに備え、
複数のeDRAMの各々が、複数の試験制御器の1つと動作可能に連結されており、
複数の試験制御器の各々が、eDRAMのIDを保存するためのレジスタを含む、請求項10〜13のいずれか一項に記載のシステム。 - 上記の外部試験器が、同時通信命令を発するようになっており、
この同時通信命令が、試験される複数のeDRAMのIDを含む、請求項14に記載のシステム。 - 複数のメモリセルを含む、データ保存用の埋め込みダイナミックランダムアクセスメモリ(eDRAM)と、複数のメモリセルの欠陥の有無を決定するためにセルを試験する試験制御器とを備え、この試験制御器が、試験を実行すると共に論理試験器と接続する内蔵型自己試験(BIST)論理回路と、eDRAMを外部メモリ試験器とインターフェースさせる直接アクセスモード論理回路とを含む半導体装置を準備するステップと、
半導体装置が試験モードであるか否かを決定するステップと、
半導体装置が試験モードである場合に、上記のBIST論理回路と直接アクセスモード論理回路のいずれを使用するかを決定するステップと、
半導体装置の欠陥試験を行うステップとを含む、半導体装置の試験方法。 - BIST論理回路を使用する場合、
論理試験器からBIST試験を開始するステップと、
論理試験器で試験終了(EOT)信号を受け取るステップと、
BIST論理回路から合格/不合格信号を受け取るステップと、
半導体装置が良質であるかまたは悪質であるかを決定するステップとをさらに含む、請求項16に記載の方法。 - 直接アクセスモード論理回路を使用する場合、
外部試験器からのデータを半導体装置のバス幅に多重化するステップと、
外部試験器からの、試験されるセルを特定するアドレスを多重化するステップと、
メモリセルの試験結果を外部メモリ試験器へ出力するステップとをさらに含む、請求項16または17に記載の方法。 - 試験結果からエラービットマップを生成し、冗長アルゴリズムを計算するステップをさらに含む、請求項16〜18のいずれか一項に記載の方法。
- 上記のエラービットマップおよび冗長アルゴリズムを使用して欠陥メモリセルを修復するステップをさらに含む、請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/241,032 US7171596B2 (en) | 2002-09-11 | 2002-09-11 | Circuit and method for testing embedded DRAM circuits through direct access mode |
PCT/EP2003/010134 WO2004025663A2 (en) | 2002-09-11 | 2003-09-11 | Circuit and method for testing embedded dram circuits through direct access mode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006512698A true JP2006512698A (ja) | 2006-04-13 |
Family
ID=31991082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004535495A Pending JP2006512698A (ja) | 2002-09-11 | 2003-09-11 | 直接アクセスモードによって埋め込みdram回路を試験するための回路および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7171596B2 (ja) |
EP (1) | EP1537586B1 (ja) |
JP (1) | JP2006512698A (ja) |
CN (1) | CN100466107C (ja) |
DE (1) | DE60318069D1 (ja) |
WO (1) | WO2004025663A2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7356741B2 (en) * | 2002-11-26 | 2008-04-08 | Infineon Technologies Ag | Modular test controller with BIST circuit for testing embedded DRAM circuits |
US7159145B2 (en) * | 2003-05-12 | 2007-01-02 | Infineon Technologies Ag | Built-in self test system and method |
US7370249B2 (en) * | 2004-06-22 | 2008-05-06 | Intel Corporation | Method and apparatus for testing a memory array |
US7263638B2 (en) * | 2004-12-16 | 2007-08-28 | Infineon Technologies Ag | Memory having test circuit |
US7562271B2 (en) | 2005-09-26 | 2009-07-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
US7624316B2 (en) * | 2005-12-23 | 2009-11-24 | Intel Corporation | Apparatus and method for testing removable flash memory devices |
US7802157B2 (en) * | 2006-06-22 | 2010-09-21 | Micron Technology, Inc. | Test mode for multi-chip integrated circuit packages |
KR100881622B1 (ko) * | 2006-11-14 | 2009-02-04 | 삼성전자주식회사 | 멀티칩 및 그것의 테스트 방법 |
KR101321947B1 (ko) * | 2007-09-20 | 2013-11-04 | 삼성전자주식회사 | 정전기 방전 보호회로를 구비하는 반도체 장치 및 이장치의 테스트 방법 |
US7816934B2 (en) * | 2007-10-16 | 2010-10-19 | Micron Technology, Inc. | Reconfigurable connections for stacked semiconductor devices |
US7716542B2 (en) * | 2007-11-13 | 2010-05-11 | Faraday Technology Corp. | Programmable memory built-in self-test circuit and clock switching circuit thereof |
US8521979B2 (en) | 2008-05-29 | 2013-08-27 | Micron Technology, Inc. | Memory systems and methods for controlling the timing of receiving read data |
US7979757B2 (en) * | 2008-06-03 | 2011-07-12 | Micron Technology, Inc. | Method and apparatus for testing high capacity/high bandwidth memory devices |
US8756486B2 (en) | 2008-07-02 | 2014-06-17 | Micron Technology, Inc. | Method and apparatus for repairing high capacity/high bandwidth memory devices |
US8289760B2 (en) | 2008-07-02 | 2012-10-16 | Micron Technology, Inc. | Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes |
US7855931B2 (en) | 2008-07-21 | 2010-12-21 | Micron Technology, Inc. | Memory system and method using stacked memory device dice, and system using the memory system |
US8127204B2 (en) | 2008-08-15 | 2012-02-28 | Micron Technology, Inc. | Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system |
CN101458971B (zh) * | 2008-12-02 | 2013-01-09 | 炬力集成电路设计有限公司 | 一种嵌入式静态存储器的测试系统及测试方法 |
CN102081972B (zh) * | 2009-11-27 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 一种eeprom器件测试电路及其测试方法 |
US8400808B2 (en) | 2010-12-16 | 2013-03-19 | Micron Technology, Inc. | Phase interpolators and push-pull buffers |
CN103021467B (zh) | 2011-09-27 | 2016-09-07 | 意法半导体研发(深圳)有限公司 | 故障诊断电路 |
JP6063679B2 (ja) * | 2012-09-10 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9171597B2 (en) | 2013-08-30 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods for providing strobe signals to memories |
US9564245B2 (en) * | 2013-12-26 | 2017-02-07 | Intel Corporation | Integrated circuit defect detection and repair |
US9548137B2 (en) * | 2013-12-26 | 2017-01-17 | Intel Corporation | Integrated circuit defect detection and repair |
US9514844B2 (en) * | 2014-08-26 | 2016-12-06 | Globalfoundries Inc. | Fast auto shift of failing memory diagnostics data using pattern detection |
US20180373653A1 (en) * | 2017-06-21 | 2018-12-27 | Hewlett Packard Enterprise Development Lp | Commitment of acknowledged data in response to request to commit |
JP7279258B2 (ja) * | 2019-10-17 | 2023-05-22 | 長江存儲科技有限責任公司 | 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4481627A (en) | 1981-10-30 | 1984-11-06 | Honeywell Information Systems Inc. | Embedded memory testing method and apparatus |
US5249281A (en) | 1990-10-12 | 1993-09-28 | Lsi Logic Corporation | Testable ram architecture in a microprocessor having embedded cache memory |
US6044481A (en) | 1997-05-09 | 2000-03-28 | Artisan Components, Inc. | Programmable universal test interface for testing memories with different test methodologies |
US6286115B1 (en) | 1998-06-29 | 2001-09-04 | Micron Technology, Inc. | On-chip testing circuit and method for integrated circuits |
GR990100210A (el) | 1999-06-23 | 2001-02-28 | I.S.D. | Ενσωματωμενες δομες αυτοελεγχου και αλγοριθμοι ελεγχου για μνημες τυχαιας προσπελασης |
US6496947B1 (en) * | 1999-10-25 | 2002-12-17 | Lsi Logic Corporation | Built-in self repair circuit with pause for data retention coverage |
JP2001167600A (ja) | 1999-12-07 | 2001-06-22 | Nec Corp | 半導体集積回路、半導体集積回路の製造方法および半導体集積回路の試験方法 |
US6668347B1 (en) * | 2000-05-08 | 2003-12-23 | Intel Corporation | Built-in self-testing for embedded memory |
US6901542B2 (en) * | 2001-08-09 | 2005-05-31 | International Business Machines Corporation | Internal cache for on chip test data storage |
-
2002
- 2002-09-11 US US10/241,032 patent/US7171596B2/en not_active Expired - Fee Related
-
2003
- 2003-09-11 WO PCT/EP2003/010134 patent/WO2004025663A2/en active IP Right Grant
- 2003-09-11 EP EP03795012A patent/EP1537586B1/en not_active Expired - Fee Related
- 2003-09-11 JP JP2004535495A patent/JP2006512698A/ja active Pending
- 2003-09-11 CN CNB038216566A patent/CN100466107C/zh not_active Expired - Fee Related
- 2003-09-11 DE DE60318069T patent/DE60318069D1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7171596B2 (en) | 2007-01-30 |
WO2004025663A2 (en) | 2004-03-25 |
WO2004025663A3 (en) | 2004-04-29 |
EP1537586A2 (en) | 2005-06-08 |
EP1537586B1 (en) | 2007-12-12 |
DE60318069D1 (de) | 2008-01-24 |
CN1682314A (zh) | 2005-10-12 |
US20040049720A1 (en) | 2004-03-11 |
CN100466107C (zh) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006512698A (ja) | 直接アクセスモードによって埋め込みdram回路を試験するための回路および方法 | |
KR100536984B1 (ko) | 시스템 온 칩용 계층적인 내장형 자체 테스트를 제공하는 장치 및 방법과 프로그램 저장 장치 | |
JP3746621B2 (ja) | 複合半導体メモリ装置のセルフテスト回路及びこれを用いたセルフテスト方法 | |
US7761763B2 (en) | System-on-chip (SOC) having built-in-self-test circuits and a self-test method of the SOC | |
US7127647B1 (en) | Apparatus, method, and system to allocate redundant components | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US6353563B1 (en) | Built-in self-test arrangement for integrated circuit memory devices | |
US7251757B2 (en) | Memory testing | |
US20030120985A1 (en) | Method and apparatus for memory self testing | |
US9640279B1 (en) | Apparatus and method for built-in test and repair of 3D-IC memory | |
JPH10199294A (ja) | モニタ・モードおよびテスタ・モードを備えた内蔵自己検査回路を有する集積回路メモリ素子およびその動作方法 | |
US20050270866A1 (en) | Enabling memory redundancy during testing | |
US7213186B2 (en) | Memory built-in self test circuit with full error mapping capability | |
US6934205B1 (en) | Bist for parallel testing of on chip memory | |
US6247153B1 (en) | Method and apparatus for testing semiconductor memory device having a plurality of memory banks | |
KR20070064848A (ko) | 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법 | |
JPH10144095A (ja) | 半導体メモリ試験装置用不良解析メモリ | |
US6256243B1 (en) | Test circuit for testing a digital semiconductor circuit configuration | |
CN103310849A (zh) | 测试电路、存储器系统以及存储器系统的测试方法 | |
JP4181694B2 (ja) | メモリ試験装置 | |
JP2000011693A (ja) | データ転送装置、メモリデバイス試験装置、データ転送方法及びメモリデバイス試験方法 | |
JP4215723B2 (ja) | 集積回路 | |
JPH0277860A (ja) | 記憶装置自己試験方法及び線形フィードバック桁送りレジスタ | |
US20010042231A1 (en) | Memory testing apparatus and method | |
KR100328617B1 (ko) | 메모리시험장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090825 |