CN103310849A - 测试电路、存储器系统以及存储器系统的测试方法 - Google Patents
测试电路、存储器系统以及存储器系统的测试方法 Download PDFInfo
- Publication number
- CN103310849A CN103310849A CN2012105728251A CN201210572825A CN103310849A CN 103310849 A CN103310849 A CN 103310849A CN 2012105728251 A CN2012105728251 A CN 2012105728251A CN 201210572825 A CN201210572825 A CN 201210572825A CN 103310849 A CN103310849 A CN 103310849A
- Authority
- CN
- China
- Prior art keywords
- test
- memory
- unit
- circuit
- execution unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及在减小测试电路的大小的同时对具有高存储容量的存储器电路平稳地执行测试。根据本发明的测试电路包括:测试执行单元,所述测试执行单元被配置成对目标测试存储器单元执行测试;内部存储单元,所述内部存储单元被配置成储存用于测试执行单元的数据;以及转换设定单元,所述转换设定单元被配置成将目标测试存储器电路的一部分存储空间或整个存储空间设定为储存用于测试执行单元的数据的外部储存单元。
Description
相关申请的交叉引用
本申请要求2012年3月15日提交的申请号为10-2012-0026508的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及测试电路、存储器系统以及存储器系统的测试方法。
背景技术
随着半导体芯片尺寸的减小,对减小半导体芯片或半导体封装尺寸的技术要求增加。减小半导体芯片或半导体封装尺寸的技术通常包括将若干单独的半导体器件集成到一个半导体芯片中的片上系统(下文中称作SOC)技术,以及将若干半导体芯片封装到一个半导体封装中的系统封装(下文中称作SIP)技术。上述技术也可以在制造存储器芯片或存储器封装时使用。
为了对存储器芯片或存储器封装包括的多个存储器电路进行有效地测试,近来提出了如下方法,即在利用SOC或SIP技术制造存储器芯片或存储器封装时,连同多个存储器电路一起,将用于测试所述多个存储器电路的内建自测试(BIST)电路(下文中称作测试电路)包括在存储器芯片或存储器封装中。
在存储器芯片或存储器封装包括测试电路的情况下,不需要与存储器芯片或存储器封装外部地连接的测试设备,以及不需要用于将存储器电路与存储器芯片或存储器封装耦接的大量端口,并且可以快速地测试存储器芯片或存储器封装,因为用于测试存储器电路的测试算法在存储器芯片或存储器封装中就可以实施。
图1示出已知的包括测试电路的存储器系统(示出了包括不同类或同类存储器电路的存储器芯片或存储器封装)。
如图1所示,存储器系统包括:具有不同容量的第一至第三存储器电路110、120和130,用于测试第一至第三存储器电路110、120和130的测试电路140,以及用于在存储器系统包括的不同元件之间传送信号的总线BUS。在下文中,假设第一至第三存储器电路110、120、130是不同类或同类的。然而,它们具有不同密度和不同存储容量。第一存储器电路110具有最低存储容量,而第三存储器电路130具有最高存储容量。
以下参照图1来描述已知的存储器系统。
当开始测试时,测试电路140测试第一至第三存储器电路110、120、130。例如,当测试第一存储器电路110时,测试电路140将用于测试的命令(包括读取命令和写入命令)、地址、以及具有测试模式的数据(下文中称作测试执行信息)经由总线BUS提供给第一存储器电路110。测试电路140经由总线BUS接收并分析第一存储器电路110的输出,并且基于分析的结果来产生指示第一存储器电路110中是否出现故障以及指示故障地址的信息(下文中称作测试结果信息)。这里,测试电路140可以利用在嵌入于测试电路140的存储单元(图1中未示出)(下文中称作嵌入存储单元)中储存的测试执行信息来执行测试,以及将测试结果信息储存在所述嵌入存储单元中。
一般来说,当对具有较高存储容量的存储器电路进行测试时,测试执行信息或测试结果信息的大小增加。为此,测试电路140的嵌入存储单元设计成具有如下的存储容量,即使得可以平稳地测试要由测试电路140测试的存储器电路之中的具有最高存储容量的存储器电路。例如,在图1的存储器系统的情况下,可以将测试电路140的嵌入存储单元设计成具有足以平稳地测试第三存储器电路130而不是第一存储器电路110或第二存储器电路120的存储容量。
然而,如果测试电路140的嵌入存储单元的存储容量基于目标测试存储器电路之中的具有最高存储容量的存储器电路来设计,则测试电路140的存储容量和面积增加。结果,存储器系统的大小增加。
发明内容
本发明的示例性实施例针对利用目标测试存储器电路的一部分存储容量或整个存储容量作为测试电路的存储单元来减小测试电路的存储单元的大小并且由此减小测试电路的大小的测试电路、存储器系统以及存储器系统的测试方法。
本发明的另一个示例性实施例针对可以减小测试电路的存储单元的大小而且还可以平稳地测试具有高存储容量的存储器电路的测试电路、存储器系统以及存储器系统的测试方法。
根据本发明的一个示例性实施例,根据本发明的一种测试电路包括:测试执行单元,所述测试执行单元被配置成对目标测试存储器单元执行测试;内部存储单元,所述内部存储单元被配置成储存用于测试执行单元的数据;以及转换设定单元,所述转换设定单元被配置成将目标测试存储器电路的一部分存储空间或整个存储空间设定为储存用于测试执行单元的数据的外部存储单元。
根据本发明的另一个示例性实施例,一种存储器系统包括:多个存储器电路;以及测试电路,所述测试电路被配置成对多个存储器电路执行测试,其中,测试电路利用多个存储器电路中的一个或更多个的一些存储空间或全部存储空间作为测试电路的外部存储单元。
根据本发明的另一个示例性实施例,一种存储器系统的测试方法包括以下步骤:通过测试第一存储器电路来检查第一存储器电路的存储空间的一部分是否存在故障;将第一存储器电路的存储空间的无故障部分中的一部分或整个无故障部分设定为测试电路的外部存储单元;以及利用外部存储单元来对存储容量比第一存储器电路更高的第二存储器电路执行测试。
附图说明
图1是示出现有的包括测试电路的存储器系统的结构。
图2示出根据本发明的一个实施例的存储器系统的结构。
图3示出根据本发明的一个实施例的测试电路240的结构。
图4是示出根据本发明的一个实施例的测试电路240的操作的流程图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而,本发明可以采用不同的形式实施而不应局限于本文所列的实施例。确切地说,提供这些实施例使得本说明书充分与完整,并向本领域技术人员充分地传达本发明的范围。在说明书中,相似的附图标记在本发明的不同附图与实施例中表示相似的部分。
图2示出根据本发明的示例性实施例的存储器系统的结构。
如图2所示,存储器系统包括多个存储器电路210、220和230以及用于测试所述多个存储器电路210、220和230的测试电路240。测试电路240利用多个存储器电路210、220、230之中的已经完成测试的存储器电路的一部分存储空间或整个存储空间作为测试电路240的外部存储单元。存储器系统还包括用于在多个存储器电路210、220和230以及测试电路240之间传送信号的总线BUS。
参照图2详细地描述根据本发明的存储器系统。
在图2的存储器系统中,多个存储器电路示为包括第一至第三存储器电路210、220和230。在第一至第三存储器电路210、220和230中,第一存储器电路210具有最低存储容量而第三存储器电路230具有最高存储容量。即,第一至第三存储器电路210、220和230具有不同的存储容量。这里,存储器系统包括的存储器电路的数目和每个存储器电路的存储容量可以根据设计变化。
在存储器系统中,当开始对第一至第三存储器电路210、220和230进行测试时,测试电路240首先测试第一至第三存储器电路210、220和230之中的具有最低存储容量的第一存储器电路210。测试操作可以响应于来自存储器系统以外的源的外部命令而开始,或者可以响应于在存储器系统内部产生的命令而开始。为了测试第一存储器电路210,测试电路240将命令CMD、地址ADD和测试模式数据T_DATA中的一个或更多个经由总线BUS提供给第一存储器电路210。经由总线BUS接收到命令CMD、地址ADD和测试模式数据T_DATA中的一个或更多个的第一存储器电路210执行与命令CMD相对应的操作(例如,读取操作或写入操作),并输出操作结果(例如,地址和数据)。
从第一存储器电路210输出的结果经由总线BUS传送到测试电路240。测试电路240分析接收到的结果并基于分析的结果来产生结果信息RI。结果信息RI可以包括与第一存储器电路210是否故障有关的信息,以及与第一存储器电路210中的故障部分或无故障部分的地址有关的信息。测试电路240可以将产生的结果信息RI输出到与存储器系统外部地连接的测试设备(在图2中未示出),或可以基于结果信息RI来执行用于校正存储器系统的故障的修复操作。
在完成对第一存储器电路210的测试之后,测试电路240基于结果信息RI而将第一存储器电路210的存储空间211(所述存储空间211可以是包括许多存储器单元的单元阵列)中的无故障部分中的一些或全部设置为外部存储单元EXS。测试电路240储存第一存储器电路210的存储空间211中的被设定为外部存储单元EXS的部分的地址。测试电路240基于所述地址而将测试第二存储器电路220或第三存储器电路230所需的数据储存在第一存储器电路210的存储空间211中的被设定为外部存储单元EXS的部分中。测试电路240可以从外部存储单元EXS获取测试第二存储器电路220或第三存储器电路230所需的数据,并且利用所述数据来测试第二存储器电路220或第三存储器电路230。
执行测试所需的数据可以包括产生命令CMD、地址ADD和测试模式数据T_DATA所需的数据,或者可以包括命令CMD、地址ADD和测试模式数据T_DATA本身以及结果信息RI。测试电路240包括用于储存执行测试所需的数据的存储单元(下文中称作内部存储单元INS)。测试电路240的内部存储单元INS基于测试第一至第三存储器电路210、220和230之中的具有最低存储容量的第一存储器电路210所需的数据量来设计,以便将测试电路240的大小最小化。此外,在完成对具有最低存储容量的第一存储器电路210的测试之后,测试电路240将第一存储器电路210的一部分存储空间211或整个存储空间211设定为外部存储单元EXS,并且利用内部存储单元INS和外部存储单元EXS作为用于储存执行测试所需的数据的空间来对第二存储器电路220或第三存储器电路230执行测试。
测试电路240可以对目标测试存储器电路执行修复操作。修复操作是指如下操作,即储存存储器电路的存储空间中的故障部分的地址(下文中称作故障地址),从而利用存储器电路包括的冗余电路RC而用无故障的另一存储空间来替换故障的存储空间。
例如,当存储器电路的单元阵列(包括许多存储器单元)中的一些存储器单元故障时,将故障地址储存在熔丝中。用提供用于修复的冗余存储器单元来替换反熔丝和故障存储器单元。在此状态下,当提供故障存储器单元的地址时,响应于所述地址而接入替换故障存储器单元的冗余存储器单元。
除了通常用于修复存储器电路的存储空间(包括多个正常存储器单元)以外,冗余电路RC包括用于替换故障存储空间的存储空间(包括多个冗余存储器单元)(在图4中未示出),以及用于储存故障地址的存储单元(在图4中未示出)。这里,存储单元可以主要由诸如熔丝或反熔丝的元件形成,不论电源如何所述元件都保持储存的值。如果存储单元由熔丝形成,则利用电学方法经由用于切断熔丝的熔丝编程而将故障地址储存在存储单元中。如果存储单元由反熔丝形成,则经由用于将反熔丝断裂的反熔丝编程而将故障地址储存在存储单元中。除了这两种方法以外,可以根据冗余电路RC的存储单元包括的元件而以不同的方式执行储存故障地址的方法。与修复操作和冗余电路RC相关的描述在本领域中是公知的,因此不再赘述。
当开始修复操作时,将表示修复操作正在进行中的修复使能信号REN从测试电路240提供给将要执行修复操作的存储器电路。可以基于储存在内部存储单元INS或外部存储单元EXS中的数据来产生修复使能信号REN。被提供修复使能信号REN的存储器电路的冗余电路RC被激活,使得冗余电路RC可以储存存储器电路的存储空间中的故障部分的地址。
接着,测试电路240获取储存在内部存储单元INS或外部存储单元EXS中的结果信息RI。因为结果信息RI包括故障地址,所以测试电路240将故障地址储存在要修复的存储器电路的冗余电路RC中。储存故障地址的方法可以改变。例如,可以利用将冗余电路RC包括的熔丝切断的方法来储存故障地址。当修复操作完成时,修复使能信号REN被去激活。
可以在对目标测试存储器电路中的一些或全部的测试操作完成之后执行修复操作,或者可以在对目标测试存储器电路中的一些或全部的测试操作进行中执行修复操作。对于修复操作,故障地址必须储存在内部存储单元INS或外部存储单元EXS中。因此,仅可修复已经完成测试操作的存储器电路或者存储器电路的存储空间中的已经执行了测试操作的部分。
在以上描述中,说明了仅利用第一存储器电路的一部分存储空间211或整个存储空间211作为测试电路240的外部存储单元EXS的实例。在一些实施例中,可以根据设计将第二存储器电路220或第三存储器电路230的存储空间(在图2中未示出)设定为测试电路240的外部存储单元EXS。优选地,将检查为无故障的存储空间设定为外部存储单元EXS,因为在将无故障的存储空间设定为外部存储单元EXS时,在测试中不会存在问题。
以下将以用于检查存储器电路包括的存储器单元的故障地址的测试作为一个实例来描述根据本发明的存储器系统的操作。
当开始测试时,测试电路240将写入命令CMD、地址ADD、测试模式数据T_DATA提供给第一存储器电路210。第一存储器电路210将测试模式数据T_DATA储存在与地址ADD相对应的存储器单元中。然后,测试电路240提供读取命令CMD以及与储存测试模式数据T_DATA的存储器单元相对应的地址ADD。第一存储器电路210将储存在与地址ADD相对应的存储器单元中的数据输出。测试电路240将输出的数据与储存在内部存储单元INS中的测试模式数据T_DATA进行比较。另外,测试电路240基于比较的结果来检查与地址ADD相对应的存储器单元中是否存在故障,以及将无故障存储器单元的地址以及指示无故障存储器单元的地址的结果信息RI储存在内部存储单元INS中。
当对第一存储器电路210的测试完成时,测试电路240利用无故障存储器单元的地址将第一存储器电路210的无故障存储器单元中的一些或全部设定为测试电路240自己的外部存储单元EXS。此外,测试电路240将测试第二存储器电路220和第三存储器电路230所需的数据储存在外部存储单元EXS中。例如,与上述过程相似,测试电路240测试第二存储器电路220、基于测试的结果产生结果信息RI、以及将结果信息RI储存在外部存储单元EXS中。
此外,在对每个存储器单元进行测试的过程中或者在对每个存储器电路的测试完成之后,测试电路240利用储存在内部存储单元INS或外部存储单元EXS中的结果信息RI来执行修复操作。
根据本发明的实施例的存储器系统的有益之处在于所述存储器系统的大小可以减小,因为内部存储单元的存储容量被最小化,以及在于可以平稳地执行对具有不同存储容量的若干存储器电路的测试。
图3示出根据本发明的示例性实施例的测试电路240的结构。
如图3所示,测试电路240包括:测试执行单元TEST,所述测试执行单元TEST用于对目标测试存储器电路执行测试;内部存储单元INS,所述内部存储单元INS储存用于测试执行单元TEST的数据;以及转换设定单元CON,所述转换设定单元CON用于将目标测试存储器电路的一部分存储空间或整个存储空间设定为储存用于测试执行单元TEST的数据的外部存储单元。测试电路240还包括接口单元INT,所述接口单元INT负责测试电路240的元件与第一至第三存储器电路210、220和230之间的接口。
以下参照图2和图3来描述根据本发明的实施例的测试电路240。
如以上参照图2所述,测试电路240对目标测试存储器电路210、220和230执行测试。另外,测试电路240利用目标测试存储器电路210、220和230之中的已经执行了测试的存储器电路的无故障存储空间作为测试电路240自己的外部存储单元INS。将详细地描述利用外部存储单元EXS的方法。
测试执行单元TEST对目标测试存储器电路210、220和230执行测试。为了执行测试,测试执行单元TEST将命令CMD、地址ADD和测试模式数据T_DATA中的一个或更多个提供给目标测试存储器电路。然后,测试执行单元TEST分析目标测试存储器电路的操作结果,并且基于分析的结果来产生指示目标测试存储器电路中是否存在故障以及故障部分的地址的结果信息RI。以上已经参照图2详细地描述了对目标测试存储器电路的测试操作,因此不再赘述。
存储单元STO储存用于测试执行单元TEST的数据、将储存的数据提供给测试执行单元TEST、以及储存从测试执行单元TEST输出的数据。针对此操作,存储单元STO包括:内部存储单元INS,即在测试电路240中包括的存储单元;以及转换设定单元CON,所述转换设定单元CON执行设定,使得测试执行单元TEST可以利用外部存储单元EXS,即不是在测试电路240中包括的存储单元。
内部存储单元INS储存用于测试执行单元TEST的数据。用于测试执行单元TEST的数据包括命令CMD、地址ADD和测试模式数据T_DATA本身,以及产生命令CMD、地址ADD和测试模式数据T_DATA所需的数据,或结果信息RI。用于测试执行单元TEST的数据还可以包括用于测试执行单元TEST的操作所需的数据。如果由测试执行单元TEST请求的用于测试执行单元TEST的数据储存在内部存储单元INS中,则内部存储单元INS将测试执行单元TEST请求的数据传送到测试执行单元TEST。此外,内部存储单元INS储存从测试执行单元TEST输出的用于测试执行单元TEST的数据。
转换设定单元CON执行设定,使得目标测试存储器电路之中的已经完成测试的目标测试存储器电路的一部分无故障存储空间或整个无故障存储空间被用作测试电路240的外部存储单元EXS。转换设定单元CON从测试执行单元TEST接收与已经完成测试的存储器电路有关的结果信息RI,并将已经完成测试的存储器电路的一部分无故障存储空间或整个无故障存储空间设定为外部存储单元EXS。在设定外部存储单元EXS之后,转换设定单元CON将用于测试执行单元TEST的数据储存在外部存储单元EXS中。如果由测试执行单元TEST请求的用于测试执行单元TEST的数据被设定在外部存储单元EXS中,则转换设定单元CON从外部存储单元EXS读取请求的数据并将读取的数据传送到测试执行单元TEST。如果由测试执行单元TEST请求的用于测试执行单元TEST的数据储存在外部存储单元EXS中,则转换设定单元CON可以如上所述直接从外部存储单元EXS获取请求的数据并将获取的数据传送到测试执行单元TEST,或者可以仅经由接口单元INT将请求的数据直接传送到测试执行单元TEST。
转换设定单元CON可以储存目标测试存储器电路的存储空间中的被设定为外部存储单元EXS的部分的地址,以将用于测试执行单元TEST的数据储存在外部存储单元EXS中,或者获取储存在外部存储单元EXS中的用于测试执行单元TEST的数据。此外,当将数据储存在外部存储单元EXS中或从外部存储单元EXS中获取数据时,转换设定单元CON可以使用所述地址。
例如,如果第一存储器电路210的存储空间211的无故障部分中的一部分或整个无故障部分被设定为外部存储单元EXS,则转换设定单元CON可以储存第一存储器电路210的存储空间211中的被设定为外部存储单元EXS的部分的地址,以及储存第一存储器电路210的存储空间211中的与储存有用于测试执行单元TEST的数据的地址相对应的被设定为外部存储单元EXS的部分的地址。再例如,如果由测试执行单元TEST请求的用于测试执行单元TEST的数据储存在外部存储单元EXS中,则转换设定单元CON可以利用第一存储器电路210的存储空间211的被设定为外部存储单元EXS的部分的地址来从外部存储单元EXS(即,第一存储器电路210的存储空间)获取用于测试执行单元TEST的被请求的数据,并将获取的数据传送到测试执行单元TEST。
接口单元INT在测试执行单元TEST和存储单元STO(即测试电路240的元件)与第一至第三存储器电路210、220和230之间传送数据。要从测试执行单元TEST或存储单元STO传送到第一至第三存储器电路210、220以及230中的一个或更多个数据经由接口单元INT从测试执行单元TEST或存储单元STO加载到总线BUS上。此外,要从第一至第三存储器电路210、220以及230中的一个或更多个传送到测试执行单元TEST或存储单元STO的数据经由接口单元INT从总线BUS传送到第一至第三存储器电路210、220以及230。
测试执行单元TEST可以利用储存在内部存储单元INS或外部存储单元EXS中的结果信息RI对存储器电路的存储空间中的已经执行测试的部分执行修复操作。当修复操作开始时,测试执行单元TEST将修复使能信号REN提供给将要执行修复操作的存储器电路。此外,如果修复操作所需的结果信息RI储存在内部存储单元INS中,则测试执行单元TEST从内部存储单元INS获取结果信息RI,并且基于获取的数据来执行修复操作。如果修复操作所需的结果信息RI储存在外部存储单元EXS中,则测试执行单元TEST从转换设定单元CON请求结果信息RI、从外部存储单元EXS获取结果信息RI、以及执行修复操作。之前已经参照图2详细地描述了修复操作,因此不再赘述。
在根据本发明的测试电路中,设定为外部存储单元EXS的存储空间可以是一个或更多个目标测试存储器电路之中的具有最低存储容量的存储器电路的存储空间。如果目标测试存储器电路之中的具有最低存储容量的存储器电路的存储空间被设定为外部存储单元EXS,则可以利用具有最低存储容量的存储器电路的存储空间EXS作为存储单元来执行对其余的存储器电路的测试。在此情况下,可以基于对具有最低存储容量的存储器电路执行测试所需的存储容量来设计内部存储单元INS的存储容量。一般地,测试执行单元TEST对存储器电路进行测试所需的数据量与存储器电路的存储容量成比例。因而,如果基于目标测试存储器电路之中的具有最低存储容量的存储器电路来设计测试电路240的内部存储单元INS的存储容量,则可以将内部存储单元INS的存储容量最小化,并且可以减小内部存储单元INS的大小,结果是可以减小测试电路240的大小。
图4是示出根据本发明的示例性实施例的测试电路240的操作的流程图。在利用图3的测试电路240来测试一个或更多个存储器电路时,可以利用目标测试存储器电路中的一个或更多个的一些存储空间或全部存储空间作为测试电路240的存储单元来执行图4的操作。
如图4所示,存储器系统的测试方法包括以下步骤:通过测试第一存储器电路210来检查第一存储器电路210的存储空间中的故障部分和无故障部分、将第一存储器电路210的存储空间的无故障部分中的一部分或整个无故障部分设定为测试电路240的外部存储单元EXS、以及利用外部存储单元EXS对存储容量比第一存储器电路210更高的第二存储器电路220执行测试。测试电路240包括测试执行单元TEST、内部存储单元INS、转换设定单元CON以及接口单元INT。之前已经参照图2和图3描述了测试电路240的每个元件,因此不再赘述。
以下参照图2至图4来描述测试电路240的操作。
当开始测试时,在步骤S410(下文中称作存储器指定步骤),测试执行单元TEST指定一个或更多个目标测试存储器电路(与图2中的第一至第三存储器电路210、220和230相对应)之中的要被测试的存储器电路。如以上参照图2和图3所述,基于对目标测试存储器电路210、220和230之中的具有最低存储容量的存储器电路进行测试所需的数据量来设计内部存储单元INS。因而,在存储器指定步骤410中,将目标测试存储器电路210、220和230之中的具有最低存储容量的存储器电路(与图2中的第一存储器电路210相对应)指定为将要进行测试的存储器电路。在后续执行的存储器指定步骤S410中,将未执行测试的其余目标测试存储器电路中的存储器电路指定为将要执行测试的存储器电路。
在步骤S420(下文中称作存储器测试步骤),测试执行单元TEST对指定的存储器电路执行测试。存储器测试步骤S420包括以下步骤:在步骤S421(下文中称作数据加载步骤),测试执行单元TEST从存储单元STO获取用于测试执行单元TEST的数据,诸如命令CMD、地址ADD和测试模式数据T_DATA;在步骤S422(下文中称作测试执行步骤),测试执行单元TEST通过使用获取的用于测试执行单元TEST的数据并将指定的存储器电路使能为进行操作,而将命令CMD、地址ADD和测试模式数据T_DATA中的一个或更多个提供给指定的存储器电路;以及在步骤S423(下文中称作数据储存步骤),测试执行单元TEST响应于在测试执行步骤S422从指定的存储器电路输出的结果来产生结果信息RI并且储存结果信息RI,所述结果信息RI指示指定的存储器电路中是否存在故障,以及指定的存储器电路中的故障部分或无故障部分的地址。之前已经参照图2和图3描述了测试执行步骤S422和用于测试执行单元TEST的数据,因此不再赘述。
在数据加载步骤S421中,如果由测试执行单元TEST请求的用于测试执行单元TEST的数据储存在内部存储单元INS中,则将用于测试执行单元TEST的数据从内部存储单元INS传送到测试执行单元TEST。如果由测试执行单元TEST请求的用于测试执行单元TEST的数据储存在外部存储单元EXS中,则指定的存储器电路的转换设定单元CON从外部存储单元EXS读取用于测试执行单元TEST的数据,并将读取的数据传送到测试执行单元TEST。如果从外部存储单元EXS读取用于测试执行单元TEST的数据,则用于测试执行单元TEST的数据可以经由转换设定单元CON传送到测试执行单元TEST,或者可以不经过转换设定单元CON而直接传送到测试执行单元TEST。然而,如果没有设定外部存储单元EXS,则由测试执行单元TEST请求的用于测试执行单元TEST的数据从内部存储单元INS传送到测试执行单元TEST。
在数据储存步骤S423中,结果信息RI可以储存在内部存储单元INS或外部存储单元EXS中。这里,要储存在外部存储单元EXS中的结果信息RI可以通过转换设定单元CON而储存在外部存储单元EXS中。与以上描述相似,随后储存在外部存储单元EXS中的结果信息RI可以经由转换设定单元CON传送到外部存储单元EXS然后储存在其中,或者可以在转换设定单元CON的控制之下不经过转换设定单元CON而传送到外部存储单元EXS然后储存在其中。然而,如果没有设定外部存储单元EXS,则结果信息RI储存在内部存储单元INS中。
在完成对指定的存储器电路的测试之后,在步骤A判定是否已经完成对一个或更多个存储器电路210、220和230包括的所有存储器电路的测试。如果在步骤A的判定结果是判定出已经完成了对所有存储器电路的测试,则过程进行到“是”,然后终止对存储器电路的测试。
如果在步骤A的判定结果是判定出尚未完成对存储器电路中的任一个的测试,则过程进行到步骤B,在其中判定是否已经保证存储容量达到可以对所有存储器电路执行测试的程度。如果在步骤B的判定结果是判定出已经保证存储容量达到可以对所有存储器电路执行测试的程度,则过程进行到步骤S410,在其中指定要测试的存储器电路。如果在步骤B的判定结果是判定出尚未保证存储容量达到可以对所有存储器电路执行测试的程度,则过程进行到步骤S430。在步骤S430中,将已经完成测试的指定存储器电路的存储空间的无故障部分中的一部分或整个无故障部分设定为外部存储单元EXS,并且利用外部存储单元EXS来储存在要测试的下一存储器电路的测试中用于测试执行单元TEST的数据(下文中称作存储设定步骤)。
在步骤B的判定可以不一定是与是否已经保证存储容量有关的判定,而是可以是与是否已经完成对目标测试存储器电路之中的存储空间要被设定为外部存储单元EXS的存储器电路的测试有关的判定,或者是与是否已经将测试执行了设定的次数有关的判定。例如,如果将第一存储器电路210的存储空间保留用于外部存储单元EXS,则当完成对第一存储器电路的测试时,步骤B可以进行到步骤S410,而当未完成对第一存储器电路的测试时,步骤B可以进行到步骤S430。在一些实施例中,如果将首先完成测试的存储器电路的存储空间保留用于外部存储单元EXS,则当首先完成对所述存储器电路的测试时,步骤B可以进行到步骤S410,而当未完成对所述存储器电路的测试时,步骤B可以进行到步骤S430。
在存储设定步骤S430中,可以将已经完成测试的指定存储器电路的存储空间的无故障部分中的一部分或整个无故障部分的地址储存在转换设定单元CON中。此外,可以将与是否已经设定外部存储单元EXS有关的信息储存在转换设定单元CON中。在执行存储设定步骤S430之后执行的测试中,用于测试执行单元TEST的数据可以从外部存储单元EXS获取,或者可以储存在外部存储单元EXS中,如上所述。
当存储设定步骤S430完成时,过程返回到存储器指定步骤S410。在存储设定步骤S430完成之后被指定为测试对象的存储器电路的存储容量可以比在存储设定步骤S430完成之前被指定为测试对象的存储器电路的存储容量更高。将已经完成测试的存储器电路的存储空间的一部分设定为外部存储单元EXS,然后在测试比已经完成测试的存储器电路具有更高存储容量的存储器电路时使用外部存储单元EXS。
以上描述了仅将一个存储器电路的存储空间设定为外部存储单元EXS的实例。然而,在一些实施例中,可以将两个或更多个存储器电路的存储空间设定为外部存储单元EXS。
存储器系统的测试方法可以包括对已经完成测试的存储器电路的一部分执行修复操作的修复步骤(在图4中未示出)。修复步骤包括以下步骤:将修复使能信号REN提供给存储器电路,使得存储器电路的冗余电路RC在修复操作开始时被激活;从内部存储单元INS或外部存储单元EXS获取作为要修复的存储器电路的测试结果而产生的结果信息RI;利用获取的结果信息RI将故障地址提供给要修复的存储器电路的冗余电路RC;以及在故障地址被储存在冗余电路RC中时,将修复使能信号REN去激活。之前已经参照图2和图3详细地描述了修复操作,因此不再赘述。除非测试步骤S420正在进行中,否则可以在任何时间对已经完成测试的目标测试存储器电路的一部分执行修复步骤。在完成修复步骤之后,可以执行在修复步骤开始之前正在进行中的步骤。
在根据本发明的示例性实施例的存储器系统的测试方法中,对目标测试存储器电路之中的具有低存储容量的存储器电路执行测试。将已经完成测试的存储器电路的存储空间的无故障部分中的一部分或整个无故障部分设定为外部存储单元EXS,并且在对另一个存储器电路执行测试时使用设定的外部存储单元EXS。因此,具有的优势在于:因为内部存储单元INS被设计成储存对具有最低存储容量的存储器电路执行测试所需的数据,所以可以将测试电路的大小最小化,并且可以测试具有高存储容量的存储器电路。
供作参考,在图2和图3中,占据在第一至第三存储器电路210、220和230以及测试电路240中的内部存储单元INS、存储空间211和冗余电路RC的比例和位置与实际电路的比例和位置无关。这是说明第一至第三存储器电路210、220和230以及测试电路240包括的内部存储单元INS、存储空间211、冗余电路RC。
在上述描述中,存储器电路可以是存储器芯片内的具有带特定存储容量的存储空间(例如,包括许多存储器单元的单元阵列)并且执行用于储存数据的操作的电路、存储器封装或单个存储器芯片包括的电路。测试电路可以是存储器芯片内的对存储器电路执行测试操作的电路、存储器封装或单个存储器芯片包括的电路。存储器系统可以是利用SOC技术制造的存储器芯片,或者可以是利用SIP技术制造的存储器封装,但是不局限于此。例如,存储器系统可以是包括一个或更多个存储器电路以及一个或更多个测试电路的集成电路。
根据此技术,将目标测试存储器电路的一部分存储容量或整个存储容量用作存储单元。因此,可以减小嵌入在测试电路中且被配置成储存测试信息的存储单元的存储容量,因此,可以减小测试电路的大小。
此外,根据此技术,尽管嵌入在测试电路中且被配置成储存测试信息的存储单元具有低存储容量,仍可以平稳地执行对具有高存储容量的存储器电路的测试。
尽管已经参照具体的实施例描述了本发明,但是对本领域技术人员显然的是,在不脱离所附权利要求所限定的本发明的精神和范围的情况下,可以进行各种变化和修改。
Claims (25)
1.一种测试电路,包括:
测试执行单元,所述测试执行单元被配置成对目标测试存储器电路执行测试;
内部存储单元,所述内部存储单元被配置成储存用于所述测试执行单元的数据;以及
转换设定单元,所述转换设定单元被配置成将所述目标测试存储器电路的一部分存储空间或整个存储空间设定为储存用于所述测试执行单元的数据的外部存储单元。
2.如权利要求1所述的测试电路,其中,所述转换设定单元将用于所述测试执行单元的数据储存在所述外部存储单元中;如果用于所述测试执行单元的数据储存在所述外部存储单元中,则从所述外部存储单元获取由所述测试执行单元请求的用于所述测试执行单元的数据;以及将获取的数据传送到所述测试执行单元。
3.如权利要求2所述的测试电路,其中,所述转换设定单元储存所述目标测试存储器电路的存储空间中的被设定为所述外部存储单元的部分的地址。
4.如权利要求1所述的测试电路,其中,如果所述目标测试存储器电路的测试完成,则所述转换设定单元将所述目标测试存储器电路的存储空间中的无故障部分设定为所述外部存储单元。
5.如权利要求2所述的测试电路,其中,所述测试执行单元将命令、地址和测试模式数据中的一个或更多个提供给所述目标测试存储器电路,并且响应于从所述目标测试存储器电路输出的结果来产生结果信息,所述结果信息指示所述目标测试存储器电路中是否存在故障以及所述目标测试存储器电路中的故障部分或无故障部分的地址。
6.如权利要求5所述的测试电路,其中,用于所述测试执行单元的数据包括所述命令、所述地址、所述测试模式数据以及所述结果信息。
7.如权利要求2所述的测试电路,其中,所述内部存储单元储存用于所述测试执行单元的数据,并且如果用于所述测试执行单元的数据储存在所述内部存储单元中,则将由所述测试执行单元请求的用于所述测试执行单元的数据传送到所述测试执行单元。
8.如权利要求5所述的测试电路,其中,所述测试执行单元利用被包括在所述结果信息中的所述目标测试存储器电路中的故障部分的地址来对所述目标测试存储器电路执行修复操作。
9.一种存储器系统,包括:
多个存储器电路;以及
测试电路,所述测试电路被配置成对所述多个存储器电路执行测试;
其中,所述测试电路利用所述多个存储器电路中的一个或更多个的一些存储空间或全部存储空间作为所述测试电路的外部存储单元。
10.如权利要求9所述的存储器系统,其中,针对所述测试完成用作所述外部存储单元的所述一个或更多个存储器电路。
11.如权利要求10所述的存储器系统,其中,所述测试电路包括:
测试执行单元,所述测试执行单元被配置成对所述多个存储器电路执行测试;以及
内部存储单元,所述内部存储单元被配置成储存用于所述测试执行单元的数据。
12.如权利要求11所述的存储器系统,其中,所述测试电路将用于所述测试执行单元的数据储存在所述内部存储单元或所述外部存储单元中。
13.如权利要求12所述的存储器系统,其中,所述测试电路将命令、地址和测试模式数据提供给所述多个存储器电路中的一个或更多个,并且在所述一个或更多个存储器电路执行与所述命令相对应的操作之后响应于从所述一个或更多个存储器电路输出的结果来产生结果信息,所述结果信息指示所述一个或更多个存储器电路中是否存在故障以及所述一个或更多个存储器电路中的故障部分或无故障部分的地址。
14.如权利要求13所述的存储器系统,其中,用于所述测试执行单元的数据包括所述命令、所述地址、所述测试模式数据以及所述结果信息。
15.如权利要求10所述的存储器系统,其中,所述多个存储器电路具有不同的存储容量。
16.如权利要求15所述的存储器系统,其中,所述测试电路利用所述多个存储器电路之中的具有最低存储容量的存储器电路的存储空间作为所述测试电路的外部存储单元。
17.如权利要求16所述的存储器系统,其中,所述内部存储单元具有测试具有最低存储容量的存储器电路所需的存储容量。
18.如权利要求13所述的存储器系统,其中,所述测试执行单元利用被包括在所述结果信息中的所述存储器电路中的故障部分的地址来对所述存储器电路执行修复操作。
19.如权利要求18所述的存储器系统,其中:
所述多个存储器电路中的每个包括冗余电路,以及
如果执行所述修复操作,则所述测试执行单元将所述存储器电路中的故障部分的地址储存在所述冗余电路中。
20.一种存储器系统的测试方法,包括以下步骤:
通过测试第一存储器电路来检查所述第一存储器电路的存储空间中的一部分是否存在故障;
将所述第一存储器电路的存储空间的无故障部分中的一部分或整个无故障部分设定为测试电路的外部存储单元;以及
利用所述外部存储单元来对存储容量比所述第一存储器电路更高的第二存储器电路执行测试。
21.如权利要求20所述的测试方法,其中,所述测试电路包括:
测试执行单元,所述测试执行单元被配置成对所述第一存储器电路和所述第二存储器电路执行测试;以及
内部存储单元,所述内部存储单元被配置成储存用于所述测试执行单元的数据。
22.如权利要求21所述的测试方法,其中,所述测试电路将用于所述测试执行单元的数据储存在所述内部存储单元或所述外部存储单元中。
23.如权利要求22所述的测试方法,其中,对所述第一存储器电路或所述第二存储器电路执行测试包括以下步骤:
将命令、地址和测试模式数据中的一个或更多个提供给所述第一存储器电路和所述第二存储器电路之中的被指定为测试对象的存储器电路;以及
响应于从指定的所述存储器电路输出的结果来产生结果信息,所述结果信息指示在指定的所述存储器电路中是否存在故障以及在指定的所述存储器电路中的故障部分或无故障部分的地址。
24.如权利要求22所述的测试方法,其中,用于所述测试执行单元的数据包括所述命令、所述地址、所述测试模式数据以及所述结果信息。
25.如权利要求22所述的测试方法,还包括以下步骤:利用被包括在所述结果信息中的所述存储器电路中的故障部分的地址来对所述存储器电路执行修复操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120026508A KR101877939B1 (ko) | 2012-03-15 | 2012-03-15 | 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법 |
KR10-2012-0026508 | 2012-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103310849A true CN103310849A (zh) | 2013-09-18 |
CN103310849B CN103310849B (zh) | 2017-11-28 |
Family
ID=49135970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210572825.1A Active CN103310849B (zh) | 2012-03-15 | 2012-12-25 | 测试电路、存储器系统以及存储器系统的测试方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8918685B2 (zh) |
KR (1) | KR101877939B1 (zh) |
CN (1) | CN103310849B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111667875A (zh) * | 2019-03-05 | 2020-09-15 | 爱思开海力士有限公司 | 故障冗余电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277449B (zh) * | 2018-12-05 | 2021-08-13 | 中国移动通信集团广西有限公司 | 语音业务设备的安全性测试方法及装置 |
CN113393888A (zh) * | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 存储器的测试方法及相关设备 |
KR102511104B1 (ko) * | 2022-06-13 | 2023-03-15 | 삼성전자주식회사 | 메모리 테스트 장치 |
TWI833574B (zh) * | 2023-02-08 | 2024-02-21 | 南亞科技股份有限公司 | 記憶體測試驗證系統及記憶體測試驗證方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290805A (zh) * | 2007-04-17 | 2008-10-22 | 株式会社瑞萨科技 | 半导体器件和数据处理系统 |
CN101499323A (zh) * | 2008-01-31 | 2009-08-05 | 日本电气株式会社 | 存储模块 |
US20090282303A1 (en) * | 2008-05-09 | 2009-11-12 | Alexandre Andreev | Built in test controller with a downloadable testing program |
CN101893684A (zh) * | 2010-02-10 | 2010-11-24 | 哈尔滨工业大学 | 基于片上系统soc的bist通用基础测试模块及测试系统及利用此系统的测试方法 |
CN102089669A (zh) * | 2008-07-11 | 2011-06-08 | 株式会社爱德万测试 | 使用内置器件标准接口的测试装置和半导体设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100640579B1 (ko) * | 2004-01-05 | 2006-10-31 | 삼성전자주식회사 | 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 mcu 및 그 테스트 방법 |
KR100745403B1 (ko) * | 2005-08-25 | 2007-08-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 셀프 테스트 방법 |
US7937631B2 (en) | 2007-08-28 | 2011-05-03 | Qimonda Ag | Method for self-test and self-repair in a multi-chip package environment |
US8572449B1 (en) * | 2010-12-20 | 2013-10-29 | Qualcomm Incorporated | Integrated functional testing mechanism for integrated circuits |
US8694276B2 (en) * | 2011-01-20 | 2014-04-08 | Texas Instruments Incorporated | Built-in self-test methods, circuits and apparatus for concurrent test of RF modules with a dynamically configurable test structure |
-
2012
- 2012-03-15 KR KR1020120026508A patent/KR101877939B1/ko active IP Right Grant
- 2012-09-05 US US13/603,597 patent/US8918685B2/en active Active
- 2012-12-25 CN CN201210572825.1A patent/CN103310849B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290805A (zh) * | 2007-04-17 | 2008-10-22 | 株式会社瑞萨科技 | 半导体器件和数据处理系统 |
CN101499323A (zh) * | 2008-01-31 | 2009-08-05 | 日本电气株式会社 | 存储模块 |
US20090282303A1 (en) * | 2008-05-09 | 2009-11-12 | Alexandre Andreev | Built in test controller with a downloadable testing program |
CN102089669A (zh) * | 2008-07-11 | 2011-06-08 | 株式会社爱德万测试 | 使用内置器件标准接口的测试装置和半导体设备 |
CN101893684A (zh) * | 2010-02-10 | 2010-11-24 | 哈尔滨工业大学 | 基于片上系统soc的bist通用基础测试模块及测试系统及利用此系统的测试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111667875A (zh) * | 2019-03-05 | 2020-09-15 | 爱思开海力士有限公司 | 故障冗余电路 |
Also Published As
Publication number | Publication date |
---|---|
KR101877939B1 (ko) | 2018-08-10 |
CN103310849B (zh) | 2017-11-28 |
KR20130104732A (ko) | 2013-09-25 |
US20130246867A1 (en) | 2013-09-19 |
US8918685B2 (en) | 2014-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6728916B2 (en) | Hierarchical built-in self-test for system-on-chip design | |
CN102982848A (zh) | 存储器系统 | |
US7721163B2 (en) | JTAG controlled self-repair after packaging | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
KR20160148347A (ko) | 셀프 리페어 장치 및 방법 | |
CN104464819A (zh) | 自修复器件 | |
JP2006512698A (ja) | 直接アクセスモードによって埋め込みdram回路を試験するための回路および方法 | |
US7512001B2 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
US20170365356A1 (en) | Shared error detection and correction memory | |
US20030120985A1 (en) | Method and apparatus for memory self testing | |
US8913451B2 (en) | Memory device and test method thereof | |
JP2010182366A (ja) | 半導体装置 | |
CN103310849A (zh) | 测试电路、存储器系统以及存储器系统的测试方法 | |
US9318222B2 (en) | Hierarchical, distributed built-in self-repair solution | |
KR20210117557A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치에서의 리페어 방법 | |
US7706198B2 (en) | Multi-chip and repairing method based on remaining redundancy cells | |
US20140126301A1 (en) | Memory device and test method thereof | |
KR20190069782A (ko) | 베이스 다이 스페어 셀을 이용한 적층형 메모리 장치 및 그 수리 방법 | |
US7681096B2 (en) | Semiconductor integrated circuit, BIST circuit, design program of BIST circuit, design device of BIST circuit and test method of memory | |
Hou et al. | A built-in self-repair scheme for drams with spare rows, columns, and bits | |
US20120269018A1 (en) | Memory system having memory and memory controller and operation method thereof | |
TWI392884B (zh) | 多晶片封裝體之測試方法及測試電路 | |
US20090125762A1 (en) | Apparatus for repairing and/or testing a memory device | |
Aswin et al. | Implementation and Validation of Memory Built in Self Test (MBIST)–Survey | |
CN114944185A (zh) | 校验方法、测试机台及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |