KR100640579B1 - 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법 - Google Patents

메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법 Download PDF

Info

Publication number
KR100640579B1
KR100640579B1 KR1020040000366A KR20040000366A KR100640579B1 KR 100640579 B1 KR100640579 B1 KR 100640579B1 KR 1020040000366 A KR1020040000366 A KR 1020040000366A KR 20040000366 A KR20040000366 A KR 20040000366A KR 100640579 B1 KR100640579 B1 KR 100640579B1
Authority
KR
South Korea
Prior art keywords
internal memory
block
memory
memory block
test
Prior art date
Application number
KR1020040000366A
Other languages
English (en)
Other versions
KR20050071963A (ko
Inventor
박진권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040000366A priority Critical patent/KR100640579B1/ko
Priority to US11/013,116 priority patent/US7222282B2/en
Priority to JP2005000275A priority patent/JP4426468B2/ja
Priority to CNB2005100039731A priority patent/CN100501690C/zh
Publication of KR20050071963A publication Critical patent/KR20050071963A/ko
Application granted granted Critical
Publication of KR100640579B1 publication Critical patent/KR100640579B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36014—External stimulators, e.g. with patch electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/0404—Electrodes for external use
    • A61N1/0472—Structure-related aspects
    • A61N1/0492—Patch electrodes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36014—External stimulators, e.g. with patch electrodes
    • A61N1/36021—External stimulators, e.g. with patch electrodes for treatment of pain
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36014—External stimulators, e.g. with patch electrodes
    • A61N1/3603—Control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Abstract

메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트 가능한 임베디드 MCU 및 그 테스트 방법이 개시된다. 본 발명의 임베디드 MCU는 버스 마스터 장치와 연결되어 버스 마스터 장치의 임시 데이터를 저장하거나 테스트 모드시 테스트 벡터를 저장하는 내부 메모리 블락과, 프로세서 코어들의 동작 상 외부 메모리 또는 내부 메모리 블락을 억세스하는 메모리 콘트롤러, 그리고 메모리 콘트롤러와 내부 메모리 블락 사이에 연결되고 테스트 모드시 테스트 벡터를 내부 메모리 블락으로 저장하는 메모리 에뮬레이션 모듈 블락을 포함한다. 따라서, 본 발명은 임베디드 MCU 내부에 메모리 에뮬레이션 모듈 블락을 내장하여 테스트시 테스트 벡터를 내부 메모리 블락에 로딩시켜 임베디드 MCU를 테스트하기 때문에, 임베디드 MCU의 실제 동작 속도로 테스트 가능하다.
임베디드 MCU, 고속 테스트, 메모리 에뮬레이션 모듈

Description

메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트 가능한 임베디드 ＭＣＵ 및 그 테스트 방법{Embedded MCU for high speed testing by memory emulation module and test method thereof}
도 1은 외부 메모리와 연결되는 종래의 임베디드 MCU의 내부 구조를 설명하는 도면이다.
도 2는 도 1의 임베디드 MCU 내부의 회로 경로를 간략히 도시하는 도면이다.
도 3은 도 2의 회로 경로에서 발생되는 클럭 신호들과 출력 데이터들과의 타이밍 관계를 설명하는 도면이다.
도 4는 본 발명의 임베디드 MCU를 설명하는 도면이다.
도 5는 도 4의 임베디드 MCU의 내부 구조를 구체적으로 설명하는 도면이다.
도 6은 도 5의 억세스 콘트롤 신호 변환부를 설명하는 도면이다.
도 7은 도 5의 내부 메모리 블락으로 초기 메모리 값 로딩을 설명하는 도면이다.
본 발명은 임베디드 MCU에 관한 것으로, 특히 메모리 에뮬레이션 모듈을 이 용하여 고속으로 테스트 가능한 임베디드 MCU 및 그 테스트 방법에 관한 것이다.
최근 수년 동안, ASIC 기술은 하나의 칩셋(chipset) 개념에서 시스템 온-칩(system-on-a-chip: 이하 'SoC IC'라고 칭한다) 개념의 임베디드 코어(embedded core)로 발전되고 있다. Soc IC는 다양한 재사용가능한 기능 블락들(various reusable function blocks) 예컨대, 마이크로 프로세서들, 인터페이스들, 메모리 어레이들, 그리고 DSP들(Digital Signal Processors)을 포함한다. 이러한 미리-설계된 기능 블락들(pre-designed function blocks)을 일명 '코어'라고 부른다.
도 1은 종래의 임베디드 MCU(Micro Computer Unit)의 일예로서, 그 내부 구조를 보여주는 도면이다. 이를 참조하면, 임베디드 MCU(100)는 버스를 공유하는 프로세서 코어(110), 버스 마스터 장치(120) 및 메모리 콘트롤러(130)와 내부 메모리(140)를 포함한다. 메모리 콘트롤러(130)는 외부 메모리(150)와 임베디드 MCU(100) 내부 블락과의 데이터 전송을 제어한다.
이러한 임베디드 MCU(100)의 기능을 검증하는 테스트 과정을 살펴보면, 폴트(fault) 테스트와 지연 폴트(delay fault) 테스트가 있다. 폴트 테스트는 시간적인 개념을 사용하지 않고 단순히 '1'에서 '0'으로, 또는 '0'에서 '1'로 논리 상태가 바뀌는, 즉 토글(toggle)된 결과를 확인하는 과정이다. 지연 폴트 테스트는 토글되는 부분에 시간 개념을 포함시키는 것으로, 임베디드 MCU(100)의 동작 속도, 예컨대 100Mz로 동작시켜 그 동작 여부를 확인하는 과정이다. 반도체 장치들의 동작 속도가 고속화됨에 따라 지연 폴트 테스트의 중요성이 크게 높아지고 있다.
지연 폴트 테스트를 위하여 임베디드 MCU(100)의 실제 동작 속도로 테스트를 진행한다. 임베디드 MCU(100)로 테스트 벡터(test vector)를 인가하고 그 출력을 확인하는 과정에서, 도 2 및 도 3과 같이 테스트 조건을 맞추는 데 타이밍 마진 상 어려움이 있다.
도 2는 임베디드 MCU(100)의 입력 패드로 입력되는 외부 클럭 신호(EXT.CLK)와 외부 클럭 신호(EXT.CLK)를 수신하는 내부 회로에서 발생되는 내부 클럭 신호(EM.CLK), 그리고 내부 클럭 신호(EMCLK)에 응답하여 출력 패드로 출력되는 데이터 신호(DOUT)가 발생되는 회로 경로를 간략히 표시한 도면이다.
도 3은 외부 클럭 신호(EXT.CLK)에 대한 내부 클럭 신호(EM.CLK)의 발생 시점을 따져서 가장 빠른 최상 상태(bst)와, 정상 상태(typ) 그리고 가장 느린 최악 상태(wst)에 따른 출력 데이터(DOUT)의 타이밍 마진을 보여준다. 도 3에서 볼 수 있듯이, 외부 클럭 신호(EXT. CLK)에 대한 출력 데이터(DOUT)의 출력 마진을 살펴보면, 최상 및 최악의 경우 출력 데이터의 센터링이 외부 클럭 신호(EXT.CLK)의 에지를 벗어나기 때문에, 이를 감안하여 외부 클럭 신호(EXT.CLK)의 입력 마진을 고려하여 테스트시 셋업해야 어려움이 있다.
한편, 임베디드 MCU(100)의 동작 속도가 수 백MHz로 동작되는 경우, 입력 또는 출력 패드 자체의 저항 특성에 의해서도 외부에서 인가되는 테스트 벡터에 의한 고속 테스트가 불가능한 문제를 안고 있다.
그러므로, 고속 칩 검증을 위한 임베디드 MCU의 존재가 필요하다.
본 발명의 목적은 메모리 에뮬레이션 모듈을 포함하는 임베디드 MCU를 제공하는 데 있다.
본 발명의 다른 목적은 상기 임베디드 MCU의 테스트 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일예에 따른 임베디드 MCU는 테스트 벡터를 저장하는 내부 메모리 블락; 내부 메모리 블락을 제어하는 메모리 콘트롤러; 및 메모리 콘트롤러와 내부 메모리 블락 사이에 연결되고, 테스트 모드시 테스트 벡터를 내부 메모리 블락으로 저장하는 메모리 에뮬레이션 모듈 블락을 포함한다.
바람직하기로, 메모리 에뮬레이션 모듈 블락은 메모리 콘트롤러가 억세스하는 내부 메모리 블락의 영역을 설정하는 어드레스 맵핑 레지스터; 메모리 콘트롤러가 억세스하는 내부 메모리 블락의 영역을 어드레싱하는 어드레스 디코더; 및 내부 메모리 블락의 유형에 따라 소정의 억세스 신호들로 변환시키는 억세스 콘트롤 신호 변환부를 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 다른 예에 따른 임베디드 MCU는 프로세서 코어들이나 버스 마스터 장치들이 연결되는 버스; 버스 마스터 장치와 연결되어 버스 마스터 장치의 임시 데이터를 저장하거나 테스트 모드시 테스트 벡터를 저장하는 내부 메모리 블락; 프로세서 코어들의 동작 상 외부 메모리 또는 내부 메모리 블락을 억세스하는 메모리 콘트롤러; 메모리 콘트롤러와 내부 메모리 블락 사 이에 연결되고, 테스트 모드시 테스트 벡터를 내부 메모리 블락으로 저장하는 메모리 에뮬레이션 모듈 블락; 외부 메모리와 메모리 에뮬레이션 모듈 블락을 선택적으로 메모리 콘트롤러와 연결시키는 제1 선택부; 및 버스 마스터 장치와 메모리 에뮬레이션 모듈 블락을 선택적으로 내부 메모리 블락과 연결시키는 제2 선택부를 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명의 임베디드 MCU 테스트 방법은 임베디드 MCU를 테스트하기 위한 테스트 벡터를 제공하는 단계; 메모리 에뮬레이션 모듈을 통해 테스트 벡터가 저장될 내부 메모리 블락의 영역을 설정하는 단계; 설정된 내부 메모리 블락의 억세스 신호를 발생하는 단계; 설정되는 내부 메모리 블락 영역으로 테스트 벡터를 저장하는 단계; 내부 메모리 블락에 저장된 테스트 벡터에 따라 임베디드 MCU를 테스트하는 단계; 및 테스트 결과를 출력하는 단계를 포함한다.
따라서, 본 발명에 의하면, 임베디드 MCU 내부에 메모리 에뮬레이션 모듈 블락을 내장하여 테스트시 테스트 벡터를 내부 메모리 블락에 로딩시켜 임베디드 MCU를 테스트하기 때문에, 임베디드 MCU의 실제 동작 속도로 테스트 가능하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 임베디드 MCU를 설명하는 도면이다. 이를 참조하면, 임베디드 MCU(400)는 프로세서 코어(410), 버스 마스터 장치들(420), 메모리 콘트롤러(430), 내부 메모리 블락(440), 제1 및 제2 선택부(435, 445), 그리고 메모리 에뮬레이션 모듈 블락 (450)을 포함한다.
본 발명의 임베디드 MCU(400)는 도 1의 종래의 임베디드 MCU(100)와 비교하여 제1 및 제2 선택부(435, 445)와 메모리 에뮬레이션 모듈 블락(450)을 더 포함한다는 차이점이 있다. 메모리 에뮬레이션 모듈 블락(450)은 제1 선택부(435)를 통해 메모리 콘트롤러(430)와 연결되고 제2 선택부(445)를 통해 내부 메모리 블락(440)과 연결된다.
도 5는 메모리 에뮬레이션 모듈 블락(450)의 기능을 구체적으로 설명하는 도면이다. 이를 참조하면, 메모리 에뮬레이션 모듈 블락(450)은 그 내부에 어드레스 맵핑 레지스터들(451), 어드레스 디코더(452) 그리고 억세스 콘트롤 신호 변환부(453)를 포함한다. 메모리 에뮬레이션 모듈 블락(450)은 제2 선택부(440)를 통해 내부 메모리 블락(440)과 연결되는 데, 내부 메모리 블락(440)에는 ROM 또는 SRAM 블락(441), 플레쉬 메모리 블락(442) 그리고 SDRAM 블락(443)이 배열된다.
한편, 내부 메모리 블락(440)은 제2 선택부(440)를 통해 버스 마스터 장치들(420, 도 4)과도 연결되는 데, 이는 버스 마스터 장치들(420, 도 4)이 임시로 데이터를 보관해야 할 때 내부 메모리 블락(440)을 사용하기 위함이다.
메모리 에뮬레이션 모듈 블락(450) 내 어드레스 맵핑 레지스터들(451)은 외 부 메모리(460)의 용량에 비하여 내부 메모리 블락(440)의 용량이 작기 때문에, 메모리 콘트롤러(430)가 억세스(access)할 내부 메모리 블락(440) 내 영역들을 설정해 준다. 그리고, 어드레스 맵핑 레지스터들(451)은 직접 메모리 억세스 모드(테스트 모드)시 외부 메모리에 초기부터 저장되어 있던 데이터를 내부 메모리 블락(440)으로 로딩시킬 때 제어 신호(CON)와 데이터(DATA)를 저장하고, 이를 내부 메모리 블락(440)으로 전달한다. 이는 도 7에 도시되어 있다.
다시, 도 5로 돌아가서, 어드레스 디코더(452)는 메모리 콘트롤러(430)가 어드레스 맵핑 레지스터(451)에 설정된 메모리 영역으로 억세스하도록 수신되는 메모리 억세스 신호를 디코딩하는 영역이다.
억세스 콘트롤 신호 변환부(453)는 구체적으로 도 6에 도시되어 있는 데, 메모리 직접 억세스 모드(테스트 모드) 시 외부에서 들어오는 메모리 억세스 신호를 각각의 메모리(ROM/SRAM, FLASH, SDRAM) 억세스 신호들로 변경시켜준다. 스태틱 메모리 신호 변환부(601)을 통해 ROM/SRAM 또는 FLASH 메모리를 억세스할 수 있는 신호로, 다이나믹 메모리 신호 변환부(602)는 SDRAM을 억세스할 수 있는 신호로 변환시킨다.
다시, 도 5로 돌아가서, 내부 메모리 블락(440)에 저장된 테스트 벡터에 의해 임베디드 MCU(400)가 동작한 결과는 입출력 콘트롤러(510)를 통해 외부로 출력된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 의하면, 임베디드 MCU 내부에 메모리 에뮬레이션 모듈 블락을 내장하여 테스트시 테스트 벡터를 내부 메모리 블락에 로딩시켜 임베디드 MCU를 테스트하기 때문에, 임베디드 MCU의 실제 동작 속도로 테스트 가능하다.

Claims (6)

  1. 외부 메모리에서 제공되는 테스트 벡터를 저장하는 내부 메모리 블락;
    상기 내부 메모리 블락을 제어하는 메모리 콘트롤러; 및
    상기 메모리 콘트롤러와 상기 내부 메모리 블락 사이에 연결되고, 테스트 모드시 상기 테스트 벡터를 상기 내부 메모리 블락으로 저장시키는 메모리 에뮬레이션 모듈 블락을 구비하고,
    상기 메모리 에뮬레이션 모듈 블락은
    상기 메모리 콘트롤러가 억세스하는 상기 내부 메모리 블락의 영역을 설정하는 어드레스 맵핑 레지스터;
    상기 메모리 콘트롤러가 억세스하는 상기 내 부 메모리 블락의 영역을 어드레싱하는 어드레스 디코더; 및
    상기 내부 메모리 블락의 유형에 따라 소정의 억세스 신호들로 변환시키는 억세스 콘트롤 신호 변환부를 구비하는 것을 특징으로 하는 임베디드 MCU.
  2. 삭제
  3. 프로세서 코어들이나 버스 마스터 장치들이 연결되는 버스;
    상기 버스 마스터 장치와 연결되어 상기 버스 마스터 장치의 임시 데이터를 저장하고, 테스트 모드시 외부 메모리에서 제공되는 테스트 벡터를 저장하는 내부 메모리 블락;
    상기 프로세서 코어들의 동작 상 상기 외부 메모리 또는 상기 내부 메모리 블락을 억세스하는 메모리 콘트롤러;
    상기 메모리 콘트롤러와 상기 내부 메모리 블락 사이에 연결되고, 상기 테스트 모드시 상기 테스트 벡터를 상기 내부 메모리 블락으로 저장하는 메모리 에뮬레이션 모듈 블락;
    상기 외부 메모리와 상기 메모리 에뮬레이션 모듈 블락을 선택적으로 상기 메모리 콘트롤러와 연결시키는 제1 선택부; 및
    상기 버스 마스터 장치와 상기 메모리 에뮬레이션 모듈 블락을 선택적으로 상기 내부 메모리 블락과 연결시키는 제2 선택부를 구비하고,
    상기 메모리 에뮬레이션 모듈 블락은
    상기 메모리 콘트롤러가 억세스하는 상기 내부 메모리 블락의 영역을 설정하는 어드레스 맵핑 레지스터;
    상기 메모리 콘트롤러가 억세스하는 상기 내 부 메모리 블락의 영역을 어드레싱하는 어드레스 디코더; 및
    상기 내부 메모리 블락의 유형에 따라 소정의 억세스 신호들로 변환시키는 억세스 콘트롤 신호 변환부를 구비하는 것을 특징으로 하는 임베디드 MCU.
  4. 삭제
  5. 제3항에 있어서, 상기 임베디드 MCU는
    상기 내부 메모리 블락에 저장된 상기 테스트 벡터에 의한 테스트 결과를 출력시키는 입출력 콘트롤러를 더 구비하는 것을 특징으로 하는 임베디드 MCU.
  6. 임베디드 MCU를 테스트하기 위한 테스트 벡터를 제공하는 단계;
    메모리 에뮬레이션 모듈을 통해 상기 테스트 벡터가 저장될 내부 메모리 블락의 영역을 설정하는 단계;
    상기 설정된 내부 메모리 블락의 억세스 신호를 발생하는 단계;
    상기 설정되는 내부 메모리 블락 영역으로 상기 테스트 벡터를 저장하는 단계;
    상기 내부 메모리 블락에 저장된 테스트 벡터에 따라 상기 임베디드 MCU를 테스트하는 단계; 및
    상기 테스트 결과를 출력하는 단계를 구비하는 것을 특징으로 하는 임베디드 MCU 테스트 방법.
KR1020040000366A 2004-01-05 2004-01-05 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법 KR100640579B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040000366A KR100640579B1 (ko) 2004-01-05 2004-01-05 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법
US11/013,116 US7222282B2 (en) 2004-01-05 2004-12-15 Embedded micro computer unit (MCU) for high-speed testing using a memory emulation module and a method of testing the same
JP2005000275A JP4426468B2 (ja) 2004-01-05 2005-01-04 メモリエミュレーションモジュールを用いて高速でテストできるエンベデッドｍｃｕ、及びそのテスト方法
CNB2005100039731A CN100501690C (zh) 2004-01-05 2005-01-05 使用存储器仿真模块的嵌入式微计算机单元及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000366A KR100640579B1 (ko) 2004-01-05 2004-01-05 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법

Publications (2)

Publication Number Publication Date
KR20050071963A KR20050071963A (ko) 2005-07-08
KR100640579B1 true KR100640579B1 (ko) 2006-10-31

Family

ID=34747765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000366A KR100640579B1 (ko) 2004-01-05 2004-01-05 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법

Country Status (4)

Country Link
US (1) US7222282B2 (ko)
JP (1) JP4426468B2 (ko)
KR (1) KR100640579B1 (ko)
CN (1) CN100501690C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099166B2 (en) 2013-02-07 2015-08-04 Samsung Electronics Co., Ltd. Memory module and memory system comprising same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730268B2 (en) * 2006-08-18 2010-06-01 Cypress Semiconductor Corporation Multiprocessor system having an input/output (I/O) bridge circuit for transferring data between volatile and non-volatile memory
JP4561782B2 (ja) * 2007-06-21 2010-10-13 ソニー株式会社 半導体メモリ装置、半導体メモリ装置の動作方法
CN102184134A (zh) * 2010-06-22 2011-09-14 上海盈方微电子有限公司 一种片上系统的性能分析器
KR101284002B1 (ko) * 2011-09-07 2013-07-10 삼성전자주식회사 외부 메모리의 장착 수단을 구비하는 장치
KR101877939B1 (ko) * 2012-03-15 2018-08-10 에스케이하이닉스 주식회사 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
US9275757B2 (en) 2013-02-01 2016-03-01 Scaleo Chip Apparatus and method for non-intrusive random memory failure emulation within an integrated circuit
CN105929818B (zh) * 2016-07-05 2020-03-06 深圳市博巨兴微电子科技有限公司 一种微控制器soc内建io映射测试装置
KR20180034853A (ko) * 2016-09-28 2018-04-05 에스케이하이닉스 주식회사 합성곱 신경망의 연산 장치 및 방법
CN106599343B (zh) * 2016-11-01 2020-10-20 深圳国微技术有限公司 一种提高仿真效率的soc系统验证方法和装置
CN112037831B (zh) 2019-06-04 2023-05-23 瑞昱半导体股份有限公司 处理芯片、芯片系统及其操作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068852A (en) * 1989-11-23 1991-11-26 John Fluke Mfg. Co., Inc. Hardware enhancements for improved performance of memory emulation method
DE69230642T2 (de) * 1991-11-12 2001-05-23 Microchip Tech Inc Automatischer programmierungs-mikrokontroller mit gespeichertem befehl zur programm-steuerung von externem speicher und verfahren
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
US5701488A (en) * 1995-06-07 1997-12-23 Motorola, Inc. Method and apparatus for restoring a target MCU debug session to a prior state
US5689684A (en) * 1995-06-07 1997-11-18 Motorola, Inc. Method and apparatus for automatically reconfiguring a host debugger based on a target MCU identity
JP3003587B2 (ja) * 1996-08-02 2000-01-31 日本電気株式会社 個別テストプログラム作成方式
US6249893B1 (en) 1998-10-30 2001-06-19 Advantest Corp. Method and structure for testing embedded cores based system-on-a-chip
US6370661B1 (en) 1999-04-26 2002-04-09 Ip-First, Llc Apparatus for testing memory in a microprocessor
TW556333B (en) 2001-09-14 2003-10-01 Fujitsu Ltd Semiconductor device
US6877114B2 (en) * 2002-02-14 2005-04-05 Delphi Technologies, Inc. On-chip instrumentation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099166B2 (en) 2013-02-07 2015-08-04 Samsung Electronics Co., Ltd. Memory module and memory system comprising same

Also Published As

Publication number Publication date
US7222282B2 (en) 2007-05-22
JP2005196782A (ja) 2005-07-21
CN1637716A (zh) 2005-07-13
JP4426468B2 (ja) 2010-03-03
CN100501690C (zh) 2009-06-17
US20050160333A1 (en) 2005-07-21
KR20050071963A (ko) 2005-07-08

Similar Documents

Publication Publication Date Title
US5995731A (en) Multiple BIST controllers for testing multiple embedded memory arrays
US6370661B1 (en) Apparatus for testing memory in a microprocessor
US7519873B2 (en) Methods and apparatus for interfacing between test system and memory
US7436204B2 (en) Apparatus and method for determining on die termination modes in memory device
US20060015788A1 (en) Semiconductor device
US20080180086A1 (en) Built-in system and method for testing integrated circuit timing parameters
KR100640579B1 (ko) 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법
KR19980032155A (ko) Jtag를 사용한 sdram 다이나믹 셀프 리프레쉬 입구 및 출구용 구조 및 방법
KR100540506B1 (ko) 메모리 소자 테스트를 위한 알고리즘 패턴 생성기 및 이를이용한 메모리 테스터
US10656203B1 (en) Low pin count test controller
CN111108564A (zh) 堆叠式ddr存储器的存储器测试控制
US20040216018A1 (en) Direct memory access controller and method
US20180313894A1 (en) Semiconductor device and test method for semiconductor device
US11037651B2 (en) Dual tap architecture for enabling secure access for DDR memory test controller
KR100735575B1 (ko) 메모리의 테스트 모드 인터페이스 방법 및 장치
US7853840B2 (en) Semiconductor memory device and methods thereof
US20050192791A1 (en) Method for emulating an integrated circuit and semiconductor chip for practicing the method
CN114461472A (zh) 一种基于ate的gpu核心全速功能测试方法
US6876564B2 (en) Integrated circuit device and method for applying different types of signals to internal circuit via one pin
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US7028237B2 (en) Internal bus testing device and method
KR20030055150A (ko) 마이크로프로세서 및 마이크로프로세서의 처리 방법
CN220252843U (zh) 一种电子保险丝操作逻辑的验证装置
KR20080034061A (ko) 정상 동작 속도로 테스트 가능한 시스템온칩 및 그 테스트방법
KR20020049386A (ko) 테스트시 기입 데이터의 마스킹 동작이 가능한 반도체메모리 장치 및 데이터 마스킹 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 13