CN112037831B - 处理芯片、芯片系统及其操作方法 - Google Patents

处理芯片、芯片系统及其操作方法 Download PDF

Info

Publication number
CN112037831B
CN112037831B CN201910481318.9A CN201910481318A CN112037831B CN 112037831 B CN112037831 B CN 112037831B CN 201910481318 A CN201910481318 A CN 201910481318A CN 112037831 B CN112037831 B CN 112037831B
Authority
CN
China
Prior art keywords
input
chip
memory
output
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910481318.9A
Other languages
English (en)
Other versions
CN112037831A (zh
Inventor
童力
彭作辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910481318.9A priority Critical patent/CN112037831B/zh
Priority to TW108131418A priority patent/TWI703570B/zh
Priority to US16/885,711 priority patent/US11354255B2/en
Publication of CN112037831A publication Critical patent/CN112037831A/zh
Application granted granted Critical
Publication of CN112037831B publication Critical patent/CN112037831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种处理芯片、芯片系统及其操作方法。一种芯片系统，包含：输入输出引脚、内存芯片以及处理芯片。处理芯片包含：输入输出接垫、内存存取接垫、处理器、输入输出控制器、内存控制器及传输栅模块。输入输出控制器在一般操作模式下，使处理器借助输入输出控制器通过输入输出接垫及输入输出引脚与外部电路装置通信。内存控制器在一般操作模式下，使处理器借助内存控制器通过内存存取接垫存取内存芯片。传输栅模块在刻录模式或测试模式下致能，以使外部刻录装置或外部测试装置通过输入输出引脚、输入输出接垫、传输栅模块以及内存存取接垫对内存芯片进行刻录或测试。

Description

处理芯片、芯片系统及其操作方法
技术领域
本发明系有关于一种芯片技术，且特别是有关于一种处理芯片、芯片系统及其操作方法。
背景技术
在芯片系统中，除了功能性的芯片外，常设置有内存以供数据储存之用。然而，部分内存需要经由刻录来改变数据内容，且刻录的过程往往需要特定规格的刻录装置进行。在这样的情形下，芯片系统的封装结构必须额外设置特定引脚给内存来进行刻录。此外，如欲进行内存的测试，也往往需要另行设置引脚给内存做为测试的用途。如此以来，这些引脚的设置将对芯片系统产生不小的面积成本与设置成本。
因此，如何设计一个新的处理芯片、芯片系统及其操作方法，以解决上述的缺失，乃为此一业界亟待解决的问题。
发明内容
发明内容旨在提供本揭示内容的简化摘要，以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述，且其用意并非在指出本发明实施例的重要/关键组件或界定本发明的范围。
本发明内容的一目的是在提供一种处理芯片、芯片系统及其操作方法，以便改善先前技术的问题。
为达上述目的，本发明内容的一实施方式关于一种芯片系统，包含：至少一输入输出引脚、内存芯片以及处理芯片。处理芯片包含：至少一输入输出接垫、至少一内存存取接垫、处理器、输入输出控制器、内存控制器以及传输栅模块。输入输出接垫电性耦接于输入输出引脚。内存存取接垫电性耦接于内存芯片。输入输出控制器配置以在一般操作模式下使处理器借助输入输出控制器通过输入输出接垫以及输入输出引脚与外部电路装置通信。内存控制器配置以在一般操作模式下使处理器借助内存控制器通过内存存取接垫存取内存芯片。传输栅模块电性耦接于输入输出接垫以及内存存取接垫间，配置以在刻录模式或测试模式下致能，以使外部刻录装置或外部测试装置通过输入输出引脚、输入输出接垫、传输栅模块以及内存存取接垫对内存芯片进行刻录或测试。
本发明内容的另一实施方式关于一种芯片系统操作方法，包含：判断芯片系统的处理芯片位于一般操作模式下，以进行：使处理芯片的处理器借助处理芯片的输入输出控制器通过处理芯片的至少一输入输出接垫以及与输入输出接垫电性耦接的至少一输入输出引脚与外部电路装置通信；以及使处理器借助处理芯片的内存控制器通过处理芯片的至少一内存存取接垫存取与内存存取接垫电性耦接的内存芯片。判断处理芯片位于于刻录模式或测试模式下，以进行：使处理芯片的传输栅模块致能，以使外部刻录装置或外部测试装置通过输入输出引脚、输入输出接垫、传输栅模块以及内存存取接垫对内存芯片进行刻录或测试，其中传输栅模块电性耦接于输入输出接垫以及内存存取接垫间。
本发明内容的又一实施方式关于一种处理芯片，包含：至少一输入输出接垫、至少一内存存取接垫、处理器、输入输出控制器、内存控制器以及传输栅模块。输入输出接垫电性耦接外部电路装置。内存存取接垫电性耦接内存芯片。输入输出控制器配置以在一般操作模式下使处理器借助输入输出控制器通过输入输出接垫与外部电路装置通信。内存控制器配置以在一般操作模式下使处理器借助内存控制器通过内存存取接垫存取内存芯片。传输栅模块电性耦接于输入输出接垫以及内存存取接垫间，配置以在刻录模式或测试模式下致能，以使外部电路装置通过输入输出接垫、传输栅模块以及内存存取接垫对内存芯片进行刻录或测试。
本发明的处理芯片、芯片系统及其操作方法可借助传输栅模块的设置，使内存芯片的刻录及测试路径得以与输入输出控制器在一般操作模式的数据传输路径共享相同的输入输出引脚以及输入输出接垫，不需因应内存芯片的刻录及测试额外设置其他的引脚与接垫，大幅降低引脚与接垫的设置成本，更可允许内存芯片由通用的刻录装置进行刻录以及由测试装置测量真实的模拟波形。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1为本发明一实施例中，一种芯片系统的方块图；
图2为本发明一实施例中，以有限状态机绘示处理芯片所运行的不同模式的示意图；以及
图3为本发明一实施例中，一种芯片系统操作方法的流程图。
具体实施方式
请参照图1。图1为本发明一实施例中，一种芯片系统1的方块图。芯片系统1包含：至少一输入输出引脚100、内存芯片110以及处理芯片120。
在一实施例中，内存芯片110以及处理芯片120形成在同一个封装结构中，以成为芯片系统1，并可借助输入输出引脚100与外部装置190电性耦接并通信。其中，依照不同的应用需求，外部装置190可为具有特定功能的外部电路装置、外部刻录装置或外部测试装置。
实际操作上，芯片系统1的封装结构可包含其他的芯片以及其他的输入输出引脚，而不限于图1所示的芯片及引脚。在另一实施例中，内存芯片110及处理芯片120可位于各自独立的封装结构中而借助存取引脚彼此电性耦接。
在一实施例中，内存芯片110可为闪存。内存芯片110配置以储存数据，例如但不限于程序代码或是其他类型的数据，以供处理芯片120存取后执行或运算。
处理芯片120包含：至少一输入输出接垫130、至少一内存存取接垫135、处理器140、模式控制模块150、输入输出控制器160、第一驱动模块165、内存控制器170、第二驱动模块175以及传输栅模块180。
输入输出接垫130电性耦接于输入输出引脚100。因此，处理芯片120实际上可通过输入输出接垫130以及输入输出引脚100来与外部装置190通信。
内存存取接垫135电性耦接于内存芯片110。因此，处理芯片120可通过内存存取接垫135存取内存芯片110，进行读取或是写入的操作。
处理器140配置以进行数据的存取与处理，并可与模式控制模块150协同运作，决定并控制处理芯片120运作的模式。
在一实施例中，芯片系统1更包含至少一模式控制引脚155。模式控制模块150可根据模式控制引脚155接收模式控制信号MCS，或是自处理器140接收模式控制指令MCC，以决定处理芯片120所运作的模式，并根据不同的模式控制第一驱动模块165、第二驱动模块175以及传输栅模块180，形成不同的数据与指令传输路径。在一实施例中，模式控制信号MCS为例如，但不限于两位的信号，以对多种不同的模式进行选择。
处理芯片120运作的模式包含例如，但不限于一般操作模式、刻录模式以及测试模式。以下将就不同的模式，详细说明处理芯片120中的各组件的运作方式。
在一般操作模式下，模式控制模块150将使第一驱动模块165以及第二驱动模块175致能，并使传输栅模块180抑能。
此时，输入输出控制器160配置以使处理器140借助输入输出控制器160与外部装置190通信。更详细地说，输入输出控制器160实际上，是通过致能的第一驱动模块165与输入输出接垫130电性耦接，以使处理器140借助输入输出控制器160通过第一驱动模块165、输入输出接垫130以及输入输出引脚100与外部装置190通信。
内存控制器170配置以使处理器140借助内存控制器170存取内存芯片110。更详细地说，内存控制器170实际上，是通过致能的第二驱动模块175与内存存取接垫135电性耦接，以使处理器140借助内存控制器170通过第二驱动模块175以及内存存取接垫135存取内存芯片110。
在一实施例中，第一驱动模块165包含至少一对三态驱动器。以其中一对三态驱动器为例，其包含三态驱动器166A以及三态驱动器166B，并在致能时根据来自输入输出控制器160的驱动信号DS1运作。
当驱动信号DS1为第一状态时，三态驱动器166A为致能，三态驱动器166B为抑能，以使输入输出控制器160得以通过第一驱动模块165传输来自处理器140的数据或是指令至外部装置190。而当驱动信号DS1为第二状态时，三态驱动器166B为致能，三态驱动器166A为抑能，以使输入输出控制器160得以通过第一驱动模块165自外部装置190接收数据或是指令并传送至处理器140。
类似地，第二驱动模块175包含至少一对三态驱动器。以其中一对三态驱动器为例，其包含三态驱动器176A以及三态驱动器176B，并在致能时根据来自内存控制器170的驱动信号DS2运作。
当驱动信号DS2为第一状态时，三态驱动器176A为致能，三态驱动器176B为抑能，以使内存控制器170得以通过第二驱动模块175传输来自处理器140的数据或是指令至内存芯片110。而当驱动信号DS2为第二状态时，三态驱动器176B为致能，三态驱动器176A为抑能，以使内存控制器170得以通过第二驱动模块175自内存芯片110接收数据或是指令并传送至处理器140。
此外，传输栅模块180的抑能，将使输入输出接垫130以及内存存取接垫135间不会电性耦接。
在刻录模式下，模式控制模块150将使第一驱动模块165以及第二驱动模块175抑能，并使传输栅模块180致能。
由于第一驱动模块165以及第二驱动模块175被抑能，因此处理器140将无法通过输入输出控制器160与外部装置190通信，且亦无法通过内存控制器170存取内存芯片110。
在一实施例中，在刻录模式下，外部装置190可为外部刻录装置，以通过输入输出引脚100电性耦接于处理芯片120的输入输出接垫130。
进一步地，传输栅模块180的致能将使输入输出接垫130以及内存存取接垫135间可实际互相电性耦接。在一实施例中，传输栅模块180包含多个传输栅182，分别可依据两端的电位高低进行双向的通信。举例而言，数据或指令可由电位高的一端往电位低的一端传送。
因此，外部刻录装置将可通过输入输出引脚100、输入输出接垫130、传输栅模块180以及内存存取接垫135对内存芯片110进行刻录，以更动内存芯片110中的数据内容。在这样的情形下，外部刻录装置可为通用的刻录装置，而不需使用特定传输规格的刻录装置。
并且，芯片系统1的封装结构将不需要为内存芯片110额外设置专用的刻录引脚，而可与处理芯片120在一般操作模式时使用的引脚共享，大幅节省引脚的设置成本与面积成本。
在测试模式下，模式控制模块150将使第一驱动模块165抑能，并使第二驱动模块175以及传输栅模块180致能。
由于第一驱动模块165被抑能，因此处理器140将无法通过输入输出控制器160与外部装置190通信。
由于第二驱动模块175被致能，因此处理器140可通过先前在一般操作模式中的描述，通过内存控制器170存取内存芯片110。
在一实施例中，在测试模式下，外部装置190可为外部测试装置，以通过输入输出引脚100电性耦接于处理芯片120的输入输出接垫130。
进一步地，传输栅模块180的致能将使输入输出接垫130以及内存存取接垫135间可实际互相电性耦接。
因此，在处理器140通过内存控制器170存取内存芯片110时，外部测试装置将可通过输入输出引脚100、输入输出接垫130、传输栅模块180以及内存存取接垫135对内存芯片110进行测试。在这样的情形下，外部测试装置将可测量到内存芯片110对应于内存存取接垫135的信号，例如频率信号、芯片选择信号、数据信号等的模拟波形。
并且，芯片系统1的封装结构将不需要为内存芯片110额外设置专用的测试引脚，而可与处理芯片120在一般操作模式时使用的引脚共享，大幅节省引脚的设置成本与面积成本。
需注意的是，上述的接垫与引脚的数目仅为一范例。在其他实施例中，芯片系统1以及所包含的组件可具有不同数目的接垫与引脚。
在一实施例中，芯片系统1更包含芯片致能引脚157。模式控制模块150电性耦接于芯片致能引脚157，以通过芯片致能引脚157接收芯片致能信号CEN。
在一实施例中，当芯片致能信号CEN为第一状态时，模式控制模块150将使处理器140位于电源开启状态并运作。而当芯片致能信号CEN为第二状态时，模式控制模块150将使处理器140维持在电源关闭的状态。
根据模式控制信号MCS以及芯片致能信号CEN的组合，处理芯片120将可处于不同的模式，并使第一驱动模块165、第二驱动模块175以及传输栅模块180位于不同的状态。
请参照表1。表1为本发明一实施例中，不同指令所对应的模式以及组件的运作状态的对照表。其中，表1中的0表示低态或是抑能的状态，而1表示高态或是致能的状态，X表示不理会(don’t care)状态。第一驱动模块165、第二驱动模块175以及传输栅模块180则分别在表1中简称为第一、第二与传输栅。
表1
MCS CEN 模式 第一 第二 传输栅
00 1 一般 1 1 0
01 1 刻录 0 0 1
10 1 测试 0 1 1
X 0 关闭 0 0 0
X 0->1 开启 0 0 0
请同时参照图2。图2为本发明一实施例中，以有限状态机绘示处理芯片120所运行的不同模式的示意图。
如表1所示，当芯片致能信号CEN为0时，处理芯片120是位于电源关闭状态200。此时，模式控制信号MCS的高低与否对于处理芯片120的模式没有影响，且第一驱动模块165、第二驱动模块175以及传输栅模块180均为抑能的状态。
而当芯片致能信号CEN由0变为1时，将使处理芯片120进入电源开启状态210。模式控制模块150可产生例如，但不限于电源开启重置(power-on reset)的信号。此时，处理芯片120还在初始化，模式控制信号MCS的高低与否尚未对于处理芯片120的模式有所影响，第一驱动模块165、第二驱动模块175以及传输栅模块180均为抑能的状态。
在处理芯片120进入电源开启状态210后，模式控制模块150将检测模式控制引脚155所接收的模式控制信号MCS的状态，以决定接下来运行的模式，并将此状态放到相关的缓存器(未绘示)中。在一实施例中，在检测完毕后，用以接收模式控制信号MCS的模式控制引脚155可转为其他功能。然而，本发明并不为此所限。
当模式控制信号MCS为00时，模式控制模块150将使处理芯片120进入一般操作模式220，并使第一驱动模块165以及第二驱动模块175致能，并使传输栅模块180抑能。当模式控制信号MCS为01时，模式控制模块150将使处理芯片120进入刻录模式230，并使第一驱动模块165以及第二驱动模块175抑能，并使传输栅模块180致能。模式控制信号MCS为10时，模式控制模块150将使处理芯片120进入测试模式240，并使第一驱动模块165抑能，并使第二驱动模块175以及传输栅模块180致能。
在进入上述三种模式的任一种后，处理器140亦可通过模式控制指令MCC控制模式控制模块150，使处理芯片120进入其他的模式。举例而言，处理器140可借助模式控制指令MCC控制模式控制模块150，使处理芯片120由一般操作模式220进入测试模式240，或由测试模式240回到一般操作模式220。
因此，本发明的芯片系统1可借助传输栅模块180的设置，使内存芯片110的刻录及测试路径得以与输入输出控制器160在一般操作模式的数据传输路径共享相同的输入输出引脚100以及输入输出接垫130，不需因应内存芯片110的刻录及测试额外设置其他的引脚与接垫，大幅降低引脚与接垫的设置成本，更可允许内存芯片110由通用的刻录装置进行刻录以及由测试装置测量真实的模拟波形。
请参照图3。图3为本发明一实施例中，一种芯片系统操作方法300的流程图。芯片系统操作方法300可应用于例如，但不限于第1图所绘示的芯片系统1中。芯片系统操作方法300包含下列步骤(应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。
在步骤301，判断处理芯片120是否位于一般操作模式。
当处理芯片120位于一般操作模式时，在步骤302，使第一驱动模块165致能，并使处理芯片120的处理器140借助处理芯片120的输入输出控制器160通过处理芯片120的输入输出接垫130以及与输入输出接垫130电性耦接的输入输出引脚100与外部电路装置190通信。
进一步地，在步骤303，使第二驱动模块175致能，并使处理器140借助处理芯片120的内存控制器170通过处理芯片120的内存存取接垫135存取与内存存取接垫135电性耦接的内存芯片110。
当步骤301中判断处理芯片120并非位于一般操作模式时，在步骤304，判断处理芯片120是否位于刻录模式。
当处理芯片120位于刻录模式时，在步骤305，使第一驱动模块165以及第二驱动模块175抑能。
进一步地，在步骤306，使处理芯片120的传输栅模块180致能，以使外部刻录装置通过输入输出引脚100、输入输出接垫130、传输栅模块180以及内存存取接垫135对内存芯片110进行刻录。
当步骤304中判断处理芯片120并非位于刻录模式时，在步骤307，判断处理芯片120位于测试模式。
在步骤308，使第一驱动模块165抑能以及使第二驱动模块175致能。
进一步地，在步骤309，使处理芯片120的传输栅模块180致能，以使外部测试装置通过输入输出引脚100、输入输出接垫130、传输栅模块180以及内存存取接垫135对内存芯片110进行测试。
需注意的是，上述的处理芯片与芯片系统中的各个模块或是芯片系统操作方法的步骤，可依据设计者的需求，借助硬件、软件或是韧体来实现。
虽然上文实施方式中揭露了本发明的具体实施例，然其并非用以限定本发明，本发明所属技术领域中普通技术人员，在不背离本发明的原理与精神的情形下，当可对其进行各种更动与修饰，因此本发明的保护范围当以附随权利要求范围所界定者为准。
【符号说明】
1：芯片系统
110：内存芯片
130：输入输出接垫
140：处理器
155：模式控制引脚
160：输入输出控制器
166A、166B：三态驱动器
175：第二驱动模块
180：传输栅模块
190：外部装置
210：电源开启状态
230：刻录模式
300：芯片系统操作方法
CEN：芯片致能信号
MCS：模式控制信号100：输入输出引脚
120：处理芯片
135：内存存取接垫
150：模式控制模块
157：芯片致能引脚
165：第一驱动模块
170：内存控制器
176A、176B：三态驱动器
182：传输栅
200：电源关闭状态
220：一般操作模式
240：测试模式
301-309：步骤
DS1、DS2：驱动信号MCC：模式控制指令。

Claims (10)

1.一种芯片系统，包含：
至少一输入输出引脚；
一内存芯片；以及
一处理芯片，包含：
至少一输入输出接垫，电性耦接于该至少一输入输出引脚；
至少一内存存取接垫，电性耦接于该内存芯片；
一处理器；
一输入输出控制器，配置以在一一般操作模式下使该处理器借助该输入输出控制器通过该至少一输入输出接垫以及该至少一输入输出引脚与一外部电路装置通信；
一内存控制器，配置以在该一般操作模式下使该处理器借助该内存控制器通过该至少一内存存取接垫存取该内存芯片；以及
一传输栅模块，电性耦接于该至少一输入输出接垫以及该至少一内存存取接垫间，配置以在一刻录模式或一测试模式下致能，以使该外部电路装置通过该至少一输入输出引脚、该至少一输入输出接垫、该传输栅模块以及该至少一内存存取接垫对该内存芯片进行刻录或测试，
其中，在该测试模式下，该处理器通过该内存控制器存取该内存芯片，且该处理器并不通过该输入输出控制器与该外部电路装置通信。
2.一种芯片系统操作方法，应用于一芯片系统中，并包含：
判断该芯片系统的一处理芯片位于一一般操作模式下，以进行：
使该处理芯片的一处理器借助该处理芯片的一输入输出控制器通过该处理芯片的至少一输入输出接垫以及与该至少一输入输出接垫电性耦接的至少一输入输出引脚与一外部电路装置通信；以及
使该处理器借助该处理芯片的一内存控制器通过该处理芯片的至少一内存存取接垫存取与该至少一内存存取接垫电性耦接的一内存芯片；以及
判断该处理芯片位于一刻录模式或一测试模式下，以进行：
使该处理芯片的一传输栅模块致能，以使该外部电路装置通过该至少一输入输出引脚、该至少一输入输出接垫、该传输栅模块以及该至少一内存存取接垫对该内存芯片进行刻录或测试，其中该传输栅模块电性耦接于该至少一输入输出接垫以及该至少一内存存取接垫间，
其中，当该外部电路装置执行该测试模式以在该内存芯片上进行测试时，该处理器通过该内存控制器存取该内存芯片，且该处理器并不通过该输入输出控制器与该外部电路装置通信。
3.一种处理芯片，包含：
至少一输入输出接垫，电性耦接一外部电路装置；
至少一内存存取接垫，电性耦接一内存芯片；
一处理器；
一输入输出控制器，配置以在一一般操作模式下使该处理器借助该输入输出控制器通过该至少一输入输出接垫与该外部电路装置通信；
一内存控制器，配置以在该一般操作模式下使该处理器借助该内存控制器通过该至少一内存存取接垫存取该内存芯片；以及
一传输栅模块，电性耦接于该至少一输入输出接垫以及该至少一内存存取接垫间，配置以在一刻录模式或一测试模式下致能，以使该外部电路装置通过该至少一输入输出接垫、该传输栅模块以及该至少一内存存取接垫对该内存芯片进行刻录或测试，
其中，在该测试模式下，该处理器通过该内存控制器存取该内存芯片，且该处理器并不通过该输入输出控制器与该外部电路装置通信。
4.根据权利要求3所述的处理芯片，其中，该处理芯片还包含：
一第一驱动模块，配置以电性耦接于该输入输出控制器以及该至少一输入输出接垫间，以在致能时使该输入输出控制器通过该第一驱动模块以及该至少一输入输出接垫与该外部电路装置进行通信；以及
一第二驱动模块，配置以电性耦接于该内存控制器以及该至少一内存存取接垫间，以在致能时使该内存控制器通过该第二驱动模块以及该至少一内存存取接垫存取该内存芯片。
5.根据权利要求4所述的处理芯片，其中，该处理芯片还包含一模式控制模块，配置以使该第一驱动模块以及该第二驱动模块在该一般操作模式下致能，以及在该刻录模式下抑能。
6.根据权利要求5所述的处理芯片，其中，该模式控制模块还被配置以使该第一驱动模块以及该第二驱动模块在该测试模式下分别抑能与致能，以使该外部电路装置在该处理器通过该第二驱动模块以及该至少一内存存取接垫存取该内存时，通过该至少一输入输出接垫、该传输栅模块以及该至少一内存存取接垫对该内存芯片进行测试。
7.根据权利要求5所述的处理芯片，其中，该模式控制模块根据至少一模式控制引脚接收一模式控制信号，或自该处理器接收一模式控制指令，以决定该处理芯片所运作的模式。
8.根据权利要求5所述的处理芯片，其中，该模式控制模块根据一芯片致能引脚接收一芯片致能信号，以根据该芯片致能信号决定该处理芯片位于一电源开启状态或一电源关闭状态。
9.根据权利要求3所述的处理芯片，其中，该内存芯片为一闪存。
10.根据权利要求3所述的处理芯片，其中，该外部电路装置对该内存芯片进行一接垫模拟波形测量。
CN201910481318.9A 2019-06-04 2019-06-04 处理芯片、芯片系统及其操作方法 Active CN112037831B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910481318.9A CN112037831B (zh) 2019-06-04 2019-06-04 处理芯片、芯片系统及其操作方法
TW108131418A TWI703570B (zh) 2019-06-04 2019-08-30 處理晶片、晶片系統及其操作方法
US16/885,711 US11354255B2 (en) 2019-06-04 2020-05-28 Processing chip having different modes and corresponding chip system and operation method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910481318.9A CN112037831B (zh) 2019-06-04 2019-06-04 处理芯片、芯片系统及其操作方法

Publications (2)

Publication Number Publication Date
CN112037831A CN112037831A (zh) 2020-12-04
CN112037831B true CN112037831B (zh) 2023-05-23

Family

ID=73575818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910481318.9A Active CN112037831B (zh) 2019-06-04 2019-06-04 处理芯片、芯片系统及其操作方法

Country Status (3)

Country Link
US (1) US11354255B2 (zh)
CN (1) CN112037831B (zh)
TW (1) TWI703570B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841784A (en) * 1996-04-02 1998-11-24 Stmicroelectronics, Inc. Testing and repair of embedded memory
JPH1125698A (ja) * 1997-07-07 1999-01-29 Toshiba Corp 半導体記憶装置及びそのメモリテスト方法及びメモリテスト用の配線基板
US6996758B1 (en) * 2001-11-16 2006-02-07 Xilinx, Inc. Apparatus for testing an interconnecting logic fabric
CN109495408A (zh) * 2017-09-13 2019-03-19 瑞昱半导体股份有限公司 波特率跟踪及补偿装置与方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680537A (en) * 1985-04-12 1987-07-14 Conax Florida Corporation Method and apparatus for testing a conductivity sensing circuit
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US7466160B2 (en) * 2002-11-27 2008-12-16 Inapac Technology, Inc. Shared memory bus architecture for system with processor and memory units
KR100521372B1 (ko) * 2003-01-24 2005-10-12 삼성전자주식회사 통합 디큐 모드 테스트시 에스디알 또는 디디알 모드로테스트 가능한 반도체 메모리 장치
KR100640579B1 (ko) * 2004-01-05 2006-10-31 삼성전자주식회사 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법
US7574634B2 (en) * 2004-06-21 2009-08-11 Micron Technology, Inc. Real time testing using on die termination (ODT) circuit
KR101261022B1 (ko) 2006-01-19 2013-05-06 삼성전자주식회사 데이터 처리 장치 및 이의 프로그램 데이터 셋팅 방법
US9673840B2 (en) * 2014-12-08 2017-06-06 SK Hynix Inc. Turbo product codes for NAND flash
KR20160075094A (ko) * 2014-12-19 2016-06-29 삼성전자주식회사 메모리 컨트롤러와 이를 포함하는 메모리 시스템
CN104538060B (zh) * 2014-12-27 2017-12-26 西安紫光国芯半导体有限公司 一种dram芯片的晶圆级测试结构和测试方法
CN106160717B (zh) * 2015-04-03 2020-08-18 恩智浦美国有限公司 传输门电路
CN109074851B (zh) * 2016-05-02 2023-09-22 英特尔公司 利用额外系统位的内部错误校验和校正（ecc）
CN108197047B (zh) 2017-08-18 2020-12-29 Tcl空调器(中山)有限公司 智能接口电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841784A (en) * 1996-04-02 1998-11-24 Stmicroelectronics, Inc. Testing and repair of embedded memory
JPH1125698A (ja) * 1997-07-07 1999-01-29 Toshiba Corp 半導体記憶装置及びそのメモリテスト方法及びメモリテスト用の配線基板
US6996758B1 (en) * 2001-11-16 2006-02-07 Xilinx, Inc. Apparatus for testing an interconnecting logic fabric
CN109495408A (zh) * 2017-09-13 2019-03-19 瑞昱半导体股份有限公司 波特率跟踪及补偿装置与方法

Also Published As

Publication number Publication date
US20200387461A1 (en) 2020-12-10
TWI703570B (zh) 2020-09-01
CN112037831A (zh) 2020-12-04
US11354255B2 (en) 2022-06-07
TW202046330A (zh) 2020-12-16

Similar Documents

Publication Publication Date Title
KR100429336B1 (ko) 다중포트 메모리를 테스트하기 위한 방법 및 장치
US4460999A (en) Memory tester having memory repair analysis under pattern generator control
US8181067B2 (en) Apparatus and method for test and debug of a processor/core having advanced power management
US4460997A (en) Memory tester having memory repair analysis capability
JP3078530B2 (ja) 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法
KR100276654B1 (ko) 내장 메모리를 구비한 반도체 장치
US20060218452A1 (en) Area efficient BIST system for memories
CN101095119B (zh) 用于分析具有测试接口的嵌入式系统的装置和方法
CN112037831B (zh) 处理芯片、芯片系统及其操作方法
US5436856A (en) Self testing computer system with circuits including test registers
US6493840B1 (en) Testability architecture for modularized integrated circuits
US11971838B2 (en) Apparatuses, systems, and methods for providing communication between memory cards and host devices
US7526691B1 (en) System and method for using TAP controllers
US10922023B2 (en) Method for accessing code SRAM and electronic device
US20110296086A1 (en) Flash memory having test mode function and connection test method for flash memory
KR20040002440A (ko) 자기 테스트 기능 내장 반도체 집적 회로 및 그것을구비한 시스템
US20090300439A1 (en) Method and Apparatus for Testing Write-Only Registers
US11630153B2 (en) Chip testing apparatus and system with sharing test interface
US20150348651A1 (en) Multiple access test architecture for memory storage devices
JP3204308B2 (ja) マイクロコンピュータ及びそのテスト方法
KR0177749B1 (ko) 읽기 포트가 없는 카운터를 테스트하는 방법
US6700402B2 (en) Output control circuit and output control method
KR100222038B1 (ko) 반도체 메모리 장치의 번 인 테스트 방법 및 회로
KR20080048799A (ko) 메모리 테스트 시스템의 자가 진단 장치
JPH04205435A (ja) インサーキットエミュレータ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant