KR100222038B1 - 반도체 메모리 장치의 번 인 테스트 방법 및 회로 - Google Patents

반도체 메모리 장치의 번 인 테스트 방법 및 회로 Download PDF

Info

Publication number
KR100222038B1
KR100222038B1 KR1019960063296A KR19960063296A KR100222038B1 KR 100222038 B1 KR100222038 B1 KR 100222038B1 KR 1019960063296 A KR1019960063296 A KR 1019960063296A KR 19960063296 A KR19960063296 A KR 19960063296A KR 100222038 B1 KR100222038 B1 KR 100222038B1
Authority
KR
South Korea
Prior art keywords
data
memory device
semiconductor memory
burn
test
Prior art date
Application number
KR1019960063296A
Other languages
English (en)
Other versions
KR19980045135A (ko
Inventor
임성민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960063296A priority Critical patent/KR100222038B1/ko
Publication of KR19980045135A publication Critical patent/KR19980045135A/ko
Application granted granted Critical
Publication of KR100222038B1 publication Critical patent/KR100222038B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 메모리 장치의 번 인 테스트 방법 및 회로를 공개한다. 그 방법은 복수개의 메모리 셀들을 구비한 반도체 메모리 장치의 번 인 테스트 방법에 있어서,
상기 테스트를 위하여 상기 반도체 메모리 장치를 리셋하는 리셋단계, 데이타를 입력하여 래치하고 로우 및 컬럼 어드레스에 의해서 선택된 상기 복수개의 메모리 셀들중 하나의 셀로 상기 데이타를 라이트하기 위한 데이타 래치 및 라이트 단계, 상기 로우 및 컬럼 어드레스를 변경하면서 상기 래치된 데이타를 상기 변경된 로우 및 컬럼 어드레스에 의해서 선택된 메모리 셀로 라이트함으로써 상기 반도체 메모리 장치의 전 메모리 셀들에 상기 래치된 데이타를 라이트하기 위한 데이타 라이트 단계로 이루어져 있다. 따라서, 반도체 메모리 장치의 번 인 테스트 타임이 단축된다.

Description

반도체 메모리 장치의 번 인 테스트 방법 및 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 효율적인 번 인 테스트 방법 및 회로에 관한 것이다.
일반적으로 반도체 메모리 장치는 신뢰성을 보장하기 위해 칩이 만들어지면 단기간내에 칩에 스트레스를 가해 수명이 짧은 칩을 제거하는 테스트를 진행하게 되는데 이를 번 인 테스트라 한다.
그런데 번 인 테스트를 하는 테스트 장비의 동작속도는 일반적으로 칩을 테스트하는데 사용하는 테스트 장비보다 매우 느린처리 속도를 갖는다.
따라서, 많은 물량을 생산하기 위해서는 번 인시 사용하는 보드위에 될 수 있는대로 많은 칩을 올려 놓을 수 있도록 하지만, 이로인한 동작속도 저하로 일정 수이상 증가시킬 수 없다. 따라서, 빠른 시간내에 많은 물량을 번 인하기 위해서는 기본적으로 번 인 장비의 사이클 타임이 빨라야 하고 번 인 테스트 타임이 간단해야한다.
특히 우리가 흔히 알고 있는 동적 메모리 장치와는 달리 패킷 방식으로 데이타와 명령을 주는 메모리 장치, 예를 들면 램버스 동적 메모리 장치(Rambus DRAM)에 있어서는 메모리 장치를 일반 동적 메모리 장치처럼 직접적으로 테스트할 수 없다.
따라서, 소정의 테스트 모드를 갖는데 그 테스트 모드에는 메모리 장치를 테스트하는 모드를 갖는다. 그러나, 패킷 방식의 프로토콜(protocol)을 하는 메모리 장치에 있어서는 데이타와 어드레스를 동일한 선으로 사용하고, 데이타와 어드레스는 소정의 파이프라인(pipeline)을 통해 메모리 셀내로 데이타를 라이트할 수 있다.
그러므로, 일반적인 동적 메모리 장치보다도 소정의 파이프라인을 통과하는 시간만큼 메모리 셀에 라이트하는데 소요되는 시간이 길어지고 이로인해 번 인 타임도 길어진다.
본 발명의 목적은 메모리 셀에 데이타를 라이트하는 시간을 줄여 번 인 타임을 줄일 수 있는 반도체 메모리 장치의 번 인 테스트 방법을 제공하는데 있다.
본 발명의 다른 목적은 메모리 셀에 데이타를 라이트하는 시간을 줄여 번 인 타임을 줄일 수 있는 반도체 메모리 장치의 번 인 테스트 회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 번 인 테스트 방법은 복수개의 메모리 셀들을 구비한 반도체 메모리 장치의 번 인 테스트 방법에 있어서,
상기 테스트를 위하여 상기 반도체 메모리 장치를 리셋하는 리셋단계, 데이타를 입력하여 래치하고 로우 및 컬럼 어드레스에 의해서 선택된 상기 복수개의 메모리 셀들중 하나의 셀로 상기 데이타를 라이트하기 위한 데이타 래치 및 라이트 단계, 상기 로우 및 컬럼 어드레스를 변경하면서 상기 래치된 데이타를 상기 변경된 로우 및 컬럼 어드레스에 의해서 선택된 메모리 셀로 라이트함으로써 상기 반도체 메모리 장치의 전 메모리 셀들에 상기 래치된 데이타를 라이트하기 위한 데이타 라이트 단계를 구비한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 번 인 테스트 회로는 데이타를 저장하기 위한 메모리 셀 어레이, 상기 메모리 셀 어레이로 데이타를 전송하기 위한 데이타 입력수단, 상기 메모리 셀 어레이로 부터의 데이타를 리드하기 위한 데이타 출력수단, 데이타 입출력선쌍으로 부터의 데이타를 구동하기 위한 라이트 드라이버, 상기 라이트 드라이버의 출력신호를 래치하여 상기 데이타 입력수단으로 전송하기 위한 래치, 및 상기 데이타 출력수단으로 부터의 데이타를 증폭하여 상기 데이타 입출력선쌍으로 전송하기 위한 센스 증폭기를 구비한 것을 특징으로 한다.
도1은 종래의 반도체 메모리 장치의 번 인 테스트 방법을 설명하기 위한 것이다.
도2는 도1에 나타낸 구간(①)에서 구간(②)사이의 동작을 설명하기 위한 타이밍도이다.
도3은 도1에 나타낸 구간(③)의 동작을 설명하기 위한 타이밍도이다.
도4는 본 발명의 반도체 메모리 장치의 번 인 테스트 방법을 설명하기 위한 것이다.
도5는 도4에 나타낸 구간(④)의 동작을 설명하기 위한 동작 타이밍도이다.
도6은 패킷 방식의 프로토콜을 갖는 반도체 메모리 장치의 블럭도이다.
도7은 본 발명의 번 인 테스트를 위한 일실시예의 반도체 메모리 장치의 구성을 나타내는 블럭도이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 반도체 메모리 장치의 번 인 테스트 방법 및 회로를 설명하기 전에 종래의 번 인 테스트 방법을 설명하면 다음과 같다.
도1은 종래의 반도체 메모리 장치의 번 인 테스트 방법을 설명하기 위한 것으로, 구간(①)은 메모리 셀을 테스트하는 모드를 설정하는 구간이고, 구간(②)는 입/출력 파이프라인을 리셋하는 리셋구간이다. 구간(③)은 라이트할 데이타를 입력 파이프라인에 로드하고 로드된 데이타를 메모리 셀에 라이트하는 구간이다. 이와같은 방법은 번 인 테스트시에 데이타를 메모리 셀에 라이트한다. 그런데, 종래의 번 인 테스트시에는 구간(①)에서 구간(②)의 동작을 1회 진행하고 구간(③)을 메모리 셀의 수만큼 반복해서 수행함으로써 번 인 테스트를 하였다.
도2는 도1에 나타낸 구간(①)에서 구간(②)사이의 동작을 설명하기 위한 타이밍도로서, 구간(①)에서는 라이트 인에이블 신호(WE)가 "하이"레벨에서 "로우"레벨로 "로우"레벨에서 "하이"레벨로 클럭킹하고, 기준전압(Vref)이 "하이"레벨에서 "로우"레벨로 "로우"레벨에서 "하이"레벨로 천이하고, 테스트 클럭신호(testclk)가 "로우"레벨이고, 반전 로우 어드레스 스트로우브 신호(RASB)가 "하이"레벨에서 "로우"레벨로 "로우"레벨에서 "하이"레벨로 클럭킹함으로써 복합화 반도체 메모리 장치의 테스트 모드를 설정한다. 구간(②)에서는 라이트 인에이블 신호(WE)가 "하이"레벨, 기준전압(Vref)이 "하이"레벨, 테스트 클럭신호(Testclk)가 8회 발생하고, 반전 로우 어드레스 스트로우브 신호(RASB)가 "하이"레벨이 되어 입/출력 파이프라인을 리셋한다. 그래서, 구간(①)에서 구간(②)까지의 동작을 위해서는 반전 로우 어드레스 스트로우브 신호(RASB)가 1사이클, 테스트 클럭신호(Testclk)가 8사이클의 사이클 타임이 필요하다.
도3은 도1에 나타낸 구간(③)의 동작을 설명하기 위한 타이밍도로서, 반전 로우 어드레스 스트로우브 신호(RASB)가 "하이"레벨, 반전 컬럼 어드레스 스트로우브 신호(CASB)가 "하이"레벨, 라이트 인에이블 신호(WE)가 "로우"레벨이고 기준전압(Vref)이 "하이"레벨인 경우에 6회의 테스트 클럭신호(testclk)가 테스트 장비로 부터 인가되면 테스트 장비는 버스 데이타(BD) 및 테스트 어드레스(TestAD) 핀을 통하여 데이타와 어드레스를 인가하게 되는데 테스트 클럭신호(Testclk)에 응답하여서는 데이타가 입력된다. 도3에서는 테스트 클럭신호(testclk)가 6회 입력되는 것을 나타내었지만 메모리 장치의 특성에 따라 달라질 수 있다. 데이타의 입력 후에는 버스 데이타 및 어드레스 핀을 통하여 로우 어드레스(RADDR) 및 블럭 선택신호(BLKSEL)를 입력한다. 다음 반전 로우 어드레스 스트로우브 신호(RASB)가 "로우"레벨이 되고, 반전 컬럼 어드레스 스트로우브 신호(CASB)가 "로우"레벨이 되고, 라이트 인에이블 신호(WE)가 "하이"레벨인 구간에서 컬럼 어드레스 신호(CADDR)가 버스 데이타 및 어드레스 핀을 통하여 입력된다. 이와같이 동작을 수행하면 하나의 메모리 셀에 데이타가 라이트된다. 즉, 이와같은 동작은 전 메모리 셀들에 대하여 모두 수행되어야 하므로 도3에 나타낸 사이클이 메모리 셀들의 수만큼 반복해서 수행되어야 한다. 즉, 도3에 나타낸 1사이클은 데이타 입력, 로우 어드레스 입력, 컬럼 어드레스 입력의 동작으로 이루어지는데 이와같은 동작이 메모리 셀들의 수만큼 반복되어야 한다는 것이다. 그런데, 번 인 테스트시에는 모든 메모리 셀들에 동일한 데이타를 라이트하는 것이므로 매사이클마다 데이타를 입력하여 라이트한다는 것은 시간이 많이 소요되고 비효율적이라고 볼 수 있다.
도4는 본 발명의 반도체 메모리 장치의 번 인 테스트 방법을 설명하기 위한 것으로, 구간(①)은 메모리 셀을 테스트하는 모드를 설정하는 구간이고, 구간(②)는 입/출력 파이프라인을 리셋하는 리셋구간이다. 구간(③)은 라이트할 데이타를 입력 파이프라인에 로드하고 로드된 데이타를 하나의 메모리 셀에 라이트하는 구간으로 1회의 라이트 동작을 말한다. 구간(④)는 구간(③)에서 메모리 장치 내부로 입력된 데이타를 전 메모리 셀로 라이트하기 위하여 어드레스 입력에 응답하여 미리 래치된 데이타를 라이트하는 것으로 데이타의 재입력은 필요하지 않다. 즉, 구간(①, ②)은 종래의 동작과 동일하고, 구간(③)은 데이타 입력 및 하나의 지정된 메모리 셀로의 데이타 라이트 동작이고, 구간(④)은 구간(③)에서 로드된 데이타를 어드레스를 증가하면서 전 메모리 셀로 라이트하는 것이다.
도5는 도4에 나타낸 구간(④)의 동작을 설명하기 위한 동작 타이밍도로서, 반전 로우 어드레스 스트로우브 신호(RASB)가 "로우"레벨이고, 반전 컬럼 어드레스 스트로우브 신호(CASB)가 "하이"레벨이고 테스트 클럭신호(Testclk)가 "로우"레벨일 때 버스 데이타(BD) 및 테스트 어드레스(TestAD) 핀을 통하여 로우 어드레스(RADDR) 및 블럭 선택신호(BLKSEL)를 입력하고, 반전 로우 어드레스 스트로우브 신호(RASB)가 "로우"레벨이고 반전 컬럼 어드레스 스트로우브 신호(CASB)가 "로우"레벨로 천이하고, 라이트 인에이블 신호(WE)가 "하이"레벨이고 테스트 클럭신호(Testclk)가 "로우"레벨일 때 버스 데이타 및 테스트 어드레스 핀을 통하여 컬럼 어드레스(CADDR)를 입력한다. 이와같은 동작은 어드레스를 증가시켜 가면서 전 메모리 셀을 선택하게 되고 메모리 셀이 선택되면 선택된 메모리 셀로 구간(③)에서 입력된 데이타를 래치하고 있다가 래치된 데이타를 라이트한다. 즉, 구간(④)에서는 데이타의 입력 동작은 필요하지 않게 된다. 따라서, 번 인 테스트시에 테스트 타임을 줄일 수 있게 된다.
도6은 패킷 방식의 프로토콜을 갖는 반도체 메모리 장치의 블럭도로서, 메모리 셀(10), 인터페이스부(20), 및 입출력부(30)으로 구성되어 있다.
외부로 부터 데이타가 입출력부(30)로 입력되고, 입출력부(10)를 통과한 데이타는 인터페이스부(20)를 통하여 메모리 셀(10)로 저장된다. 이는 데이타를 라이트할 시에 동작이며 데이타 리드시에는 메모리 셀(10)의 데이타가 인터페이스부(20) 및 입출력부(30)를 통하여 외부로 출력된다.
도7은 본 발명의 번 인 테스트를 위한 일실시예의 반도체 메모리 장치의 구성을 나타내는 블럭도로서, 라이트 드라이버(40), 센스 증폭기(50), 래치(60), 데이타 입력라인(70), 및 데이타 출력 라인(80)으로 구성되어 있다.
라이트 드라이버(40)는 데이타 입출력선쌍(IO, IOB)으로 부터의 데이타를 구동한다. 래치(60)는 라이트 드라이버(40)로 부터의 데이타를 래치한다. 데이타 입력라인(70)은 래치(60)에 의해서 래치된 데이타를 도6에 나타낸 메모리 셀(10)로 전송한다. 데이타 출력라인(80)은 메모리 셀(10)에 저장된 데이타를 데이타 라인(D)으로 전송한다. 센스 증폭기(50)는 데이타 라인(D)에 전송된 데이타를 데이타 입출력선쌍(IO, IOB)으로 증폭하여 전송한다.
본 발명의 반도체 메모리 장치의 번 인 테스트 방법 및 회로는 맨 처음 라이트 동작이 수행될 때 데이타를 메모리 장치내부에 래치하여 두고 그 이후에는 어드레스를 변경하면서 래치된 데이타를 선택된 메모리 셀에 라이트함으로써 전 메모리 셀로의 데이타의 라이트 동작이 수행된다. 따라서, 반도체 메모리 장치의 번 인 테스트 타임이 단축된다.

Claims (3)

  1. 복수개의 메모리 셀들을 구비한 반도체 메모리 장치의 번 인 테스트 방법에 있어서,
    상기 테스트를 위하여 상기 반도체 메모리 장치를 리셋하는 리셋단계; 데이타를 입력하여 래치하고 로우 및 컬럼 어드레스에 의해서 선택된 상기 복수개의 메모리 셀들중 하나의 셀로 상기 데이타를 라이트하기 위한 데이타 래치 및 라이트 단계; 상기 로우 및 컬럼 어드레스를 변경하면서 상기 래치된 데이타를 상기 변경된 로우 및 컬럼 어드레스에 의해서 선택된 메모리 셀로 라이트함으로써 상기 반도체 메모리 장치의 전 메모리 셀들에 상기 래치된 데이타를 라이트하기 위한 데이타 라이트 단계를 구비한 것을 특징으로 하는 반도체 메모리 장치의 번 인 테스트방법.
  2. 복수개의 메모리 셀들을 구비한 반도체 메모리 장치의 번 인 테스트 방법에 있어서,
    라이트 인에이블 신호, 기준전압, 테스트 클럭신호, 및 반전 로우 어드레스 스트로우브 신호에 응답하여 테스트 모드를 설정하고 상기 반도체 메모리 장치를 리셋하는 리셋단계; 상기 테스트 클럭신호에 응답하여 데이타를 입력하고 상기 반전 로우 어드레스 스트로우브 신호에 응답하여 로우 어드레스를 입력하고 반전 컬럼 어드레스 스트로우브 신호에 응답하여 컬럼 어드레스를 입력하고 상기 라이트 인에이블 신호에 응답하여 상기 로우 및 컬럼 어드레스에 의해서 선택된 하나의 메모리 셀에 데이타를 라이트하는 데이타 래치 및 라이트 단계; 및 상기 반전 로우 및 컬럼 어드레스 스트로우브 신호에 응답하여 상기 어드레스를 변경하면서 상기 복수개의 메모리 셀들 각각에 상기 래치된 데이타를 라이트하기 위한 데이타 라이트 단계를 구비한 것을 특징으로 하는 반도체 메모리 장치의 번 인 테스트 방법.
  3. 데이타를 저장하기 위한 메모리 셀 어레이; 상기 메모리 셀 어레이로 데이타를 전송하기 위한 데이타 입력수단; 상기 메모리 셀 어레이로 부터의 데이타를 리드하기 위한 데이타 출력수단; 데이타 입출력선쌍으로 부터의 데이타를 구동하기 위한 라이트 드라이버; 상기 라이트 드라이버의 출력신호를 래치하여 상기 데이타 입력수단으로 전송하기 위한 래치; 및 상기 데이타 출력수단으로 부터의 데이타를 증폭하여 상기 데이타 입출력선쌍으로 전송하기 위한 센스 증폭기를 구비한 것을 특징으로 하는 반도체 메모리 장치의 번 인 테스트 회로.
KR1019960063296A 1996-12-09 1996-12-09 반도체 메모리 장치의 번 인 테스트 방법 및 회로 KR100222038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960063296A KR100222038B1 (ko) 1996-12-09 1996-12-09 반도체 메모리 장치의 번 인 테스트 방법 및 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960063296A KR100222038B1 (ko) 1996-12-09 1996-12-09 반도체 메모리 장치의 번 인 테스트 방법 및 회로

Publications (2)

Publication Number Publication Date
KR19980045135A KR19980045135A (ko) 1998-09-15
KR100222038B1 true KR100222038B1 (ko) 1999-10-01

Family

ID=19486702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960063296A KR100222038B1 (ko) 1996-12-09 1996-12-09 반도체 메모리 장치의 번 인 테스트 방법 및 회로

Country Status (1)

Country Link
KR (1) KR100222038B1 (ko)

Also Published As

Publication number Publication date
KR19980045135A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US5331596A (en) Address multiplexed dynamic RAM having a test mode capability
US4573146A (en) Testing and evaluation of a semiconductor memory containing redundant memory elements
US4507761A (en) Functional command for semiconductor memory
EP0460692A2 (en) Semiconductor memory with failure handling circuit
KR100301645B1 (ko) 테스트모드에있어서워드선을임의로또한고속으로선택상태로하는선택회로를갖는반도체기억장치
US20030007413A1 (en) Semiconductor memory and burn-in method for the same
KR100303923B1 (ko) 싱크로너스디램에서의멀티뱅크테스트장치
US5936975A (en) Semiconductor memory device with switching circuit for controlling internal addresses in parallel test
KR940010665B1 (ko) 다이나믹메모리장치 및 그 번인방법
US6297996B1 (en) Test mode activation and data override
JP3244033B2 (ja) 同期型半導体記憶装置
JPS61292299A (ja) オンチツプメモリテスト容易化回路
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
KR100222038B1 (ko) 반도체 메모리 장치의 번 인 테스트 방법 및 회로
KR100645343B1 (ko) 반도체 장치 및 그 시험 방법
KR100543449B1 (ko) 상대 어드레스 방식으로 모든 메모리 셀들의 액세스가가능하게 하는 반도체 메모리 장치
US6317373B1 (en) Semiconductor memory device having a test mode and semiconductor testing method utilizing the same
US6701470B1 (en) Method for testing a memory device having different number of data pads than the tester
KR950001127B1 (ko) 반도체 기억장치
KR19990040441A (ko) 테스트 타임이 감소되는 고속 반도체 메모리장치의입출력회로
KR0164397B1 (ko) 데이타 변경회로를 구비한 반도체 메모리장치의 멀티 비트 테스트 회로
JPH0263280B2 (ko)
KR100524925B1 (ko) 테스트 시간을 줄일 수 있는 병렬 비트 테스트를 구현하는 반도체 메모리 장치 및 이를 이용한 병렬 비트 테스트 방법
JPH0411959B2 (ko)
KR100209335B1 (ko) 메모리셀 스트레스 인가 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee