KR20040002440A - 자기 테스트 기능 내장 반도체 집적 회로 및 그것을구비한 시스템 - Google Patents

자기 테스트 기능 내장 반도체 집적 회로 및 그것을구비한 시스템 Download PDF

Info

Publication number
KR20040002440A
KR20040002440A KR1020030011562A KR20030011562A KR20040002440A KR 20040002440 A KR20040002440 A KR 20040002440A KR 1020030011562 A KR1020030011562 A KR 1020030011562A KR 20030011562 A KR20030011562 A KR 20030011562A KR 20040002440 A KR20040002440 A KR 20040002440A
Authority
KR
South Korea
Prior art keywords
port
input
output
register
test
Prior art date
Application number
KR1020030011562A
Other languages
English (en)
Inventor
기무라겐지
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040002440A publication Critical patent/KR20040002440A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 주변 기능 블록에 대하여 자기 테스트를 가능하게 하여, 테스트 비용의 저감을 실현하는 자기 테스트 기능 내장 반도체 집적 회로를 얻는 것으로, 패드(1)에 접속되어, 포트 방향 레지스터(3), 포트 레지스터(4) 및 비교기(5)로 이루어지는 입출력 포트와, 패드(1)에 접속된 주변 기능 블록(6)을 구비하되, 주변 기능 블록(6)의 출력을 테스트하고자 하는 경우에는, 포트 레지스터(4)에 주변 기능 블록(6)의 출력에 대한 기대값을 설정하고, 또한 포트 방향 레지스터(3)에 입출력 포트를 입력 포트로 하는 값을 설정하여, 주변 기능 블록(6)으로부터 출력되어 패드(1)를 경유한 값과 그 포트 레지스터(4)에 설정된 기대값을 비교기(5)에 의해 비교해서, 테스트 판정을 행한다.

Description

자기 테스트 기능 내장 반도체 집적 회로 및 그것을 구비한 시스템{SEMICONDUCTOR INTEGRATED CIRCUIT WITH BUILT-IN SELF-TEST FUNCTION AND SYSTEM INCLUDING THE SAME}
본 발명은 자기 테스트 기능 내장 반도체 집적 회로 및 그것을 구비한 시스템에 관한 것이다.
종래의 마이크로컴퓨터에서는, 외부로부터의 입력 및 출력을 수반하는 테스트에 대하여 반도체 테스터를 이용하여 테스트를 행하고 있었지만, 최근의 마이크로컴퓨터의 고속화에 따라, 고속이고 고액의 반도체 테스터가 필요하게 되어 테스트 비용이 커지고 있다.
그 때문에 마이크로컴퓨터 내부에 테스트 회로가 마련된 자기 테스트 기능 내장 반도체 집적 회로가 구성되는 경우가 있다.
종래의 자기 테스트 기능 내장 반도체 집적 회로는 이상과 같이 구성되어 있으므로, 마이크로컴퓨터 내부에 마련된 테스트 회로의 규모가 문제로 되어, 마이크로컴퓨터의 논리에 있어서 충분한 테스트를 행하기 위해서는 큰 테스트 회로가 필요해지고, 그 만큼 마이크로컴퓨터의 구성이 대형화되는 문제가 있었다.
또한, 제품 출시 후에, 시스템에 내장된 마이크로컴퓨터를 테스트하는 것이 어렵다는 문제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 소규모의 회로를 추가함으로써 주변 기능 블록에 대하여 자기 테스트를 가능하게 하여, 테스트 비용의 저감 및 제품에 대한 고장 안전(fail safe)을 실현하는 자기 테스트 기능 내장 반도체 집적 회로 및 그것을 구비한 시스템을 얻는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 자기 테스트 기능 내장 반도체 집적 회로를 나타내는 구성도,
도 2는 본 발명의 실시예 1에 따른 자기 테스트 기능 내장 반도체 집적 회로의 동작을 나타내는 타이밍차트,
도 3은 종래의 반도체 집적 회로의 과제를 나타내는 설명도,
도 4는 종래의 반도체 집적 회로의 과제를 나타내는 설명도,
도 5는 본 발명의 실시예 5에 따른 자기 테스트 기능 내장 반도체 집적 회로를 나타내는 구성도.
도면의 주요 부분에 대한 부호의 설명
1 : 패드(단자)2 : 경로 선택 스위치
3 : 포트 방향 레지스터4 : 포트 레지스터
5 : 비교기6 : 주변 기능 블록
7 : 입력 신호선(포트 입력 신호선)8 : 리로드 레지스터
A, B : 경로
본 발명에 따른 자기 테스트 기능 내장 반도체 집적 회로는, 주변 기능 블록의 출력을 테스트하고자 하는 경우에, 포트 레지스터에 주변 기능 블록의 출력에 대한 기대값을 설정하고, 또한 포트 방향 레지스터에 입출력 포트를 입력 포트로 하는 값을 설정하여, 주변 기능 블록으로부터 출력되어 단자를 경유한 값과 포트 레지스터에 설정된 기대값을 비교기에 의해 비교해서, 테스트 판정을 행하도록 한 것이다.
본 발명에 따른 자기 테스트 기능 내장 반도체 집적 회로는 비교기에 의한 테스트 판정 결과에 따라 인터럽트 처리를 행하도록 한 것이다.
본 발명에 따른 자기 테스트 기능 내장 반도체 집적 회로는 비교기에 의한 테스트 판정 결과를 외부핀에 의해 외부로 출력하도록 한 것이다.
본 발명에 따른 자기 테스트 기능 내장 반도체 집적 회로는, 복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 포트 방향 레지스터의 값 외에, 비교 허가 신호에 의해 복수의 입출력 포트에 대하여 동시에 테스트의 허가 또는 불허가를 부여하도록 한 것이다.
본 발명에 따른 자기 테스트 기능 내장 반도체 집적 회로는, 입출력 포트의 각 포트 레지스터에 대응하여 마련되고, 복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 비교 허가 신호에 의해 복수의 입출력 포트의 대응하는 포트 레지스터에 값을 리로드하는 리로드 레지스터를 구비한 것이다.
본 발명에 따른 자기 테스트 기능 내장 반도체 집적 회로를 구비한 시스템은, 자기 테스트 기능 내장 반도체 집적 회로가 시스템에 내장되어, 전원 투입 후 또는 리셋 후 내지는 이상 판정 시 내지는 진단 시에 스스로가 갖는 주변 기능 블록에 대하여 테스트를 행하고, 이상 동작의 조기 검출과 이상 검출 시의 동작 정지 또는 상위 제어 블록에 대하여 이상을 알리는 신호의 출력 또는 그들의 조합에 의해 고장 안전 기능을 실현하도록 한 것이다.
이하, 본 발명의 일 실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 자기 테스트 기능 내장 반도체 집적 회로를 나타내는 구성도이며, 도면에서, 참조 부호 1은 패드(단자), 참조 부호 2는 경로 선택 스위치, 참조 부호 3은 포트 방향 레지스터, 참조 부호 4는 포트 레지스터, 참조 부호 5는 비교기이다. 또, 포트 방향 레지스터(3), 포트 레지스터(4) 및 비교기(5)에 의해 입출력 포트를 구성한다.
참조 부호 6은 주변 기능 블록, 참조 부호 7은 입력 신호선(포트 입력 신호선)이다. 참조 부호 A, B는 경로를 나타낸다.
도 2는 본 발명의 실시예 1에 따른 자기 테스트 기능 내장 반도체 집적 회로의 동작을 나타내는 타이밍차트(timing chart)이다.
다음에 동작에 대하여 설명한다.
도 3, 도 4는 종래의 반도체 집적 회로의 과제를 나타내는 설명도이다.
도 3에 도시하는 바와 같이 포트 레지스터(4)와 주변 기능 블록(6)이 동일한 패드(1)에 접속되어 있을 때, 포트 레지스터(4)로의 기록 명령에 의해, 경로 A를 통해 주변 기능 블록(6)에 대하여 입력을 부여할 수 있다(도 4의 IN). 반대로, 포트 레지스터(4)로부터 판독하는 것에 의해, 경로 B를 통해 그 때의 주변 기능 블록(6)의 출력이 패드(1)를 경유하여 포트 레지스터(4)의 입력으로서 입력 신호선으로부터 판독할 수 있기 때문에(이 때, 포트 레지스터(4)는 기록한 값을 유지하고, 판독 값에 의해서 갱신하는 경우에는 없음), 주변 기능 블록(6)의 출력을 판독할 수 있다(도 4의 OUT).
그러나, 주변 기능 블록(6)에 대한 입력 및 주변 기능 블록(6)의 출력에서는 동일한 포트 레지스터(4)를 사용하기 때문에, 주변 기능 블록(6)에 대한 입력 및 출력을 동시에 테스트할 수가 없다. 즉, 주변 기능 블록(6)의 출력값이 포트 레지스터(4)로부터의 판독 기간동안 밖에 테스트할 수 없다는 문제가 있다.
그래서, 도 1에 나타낸 바와 같이, 설정되는 값에 따라서 입출력 포트를 출력 포트 또는 입력 포트로 설정하는 포트 방향 레지스터(3)와, 포트 방향레지스터(3)에 설정되는 값에 따라서, 즉, 포트 방향 레지스터(3)에 설정된 값이 주변 기능 블록(6)의 출력을 테스트하는 값인 경우에, 포트 레지스터(4)에 설정된 기대값과 주변 기능 블록(6)으로부터 출력된 값을 비교하여, 테스트 판정을 행하는 비교기(5)를 마련한다.
그리고, 주변 기능 블록(6)에 대하여 입력을 부여하고자 하는 경우에는, 포트 방향 레지스터(3)에 입출력 포트를 출력 포트로 하는 값, 예컨대, "0"을 설정하여, 경로 A를 통해 포트 레지스터(4)에 설정된 값을 패드(1)를 경유하여 주변 기능 블록(6)에 부여한다. 이 때, 비교기(5)는 포트 방향 레지스터(3)의 "0" 설정에 의해 비교 불허가로 된다.
또한, 주변 기능 블록(6)의 출력을 테스트하고자 하는 경우에는, 포트 레지스터(4)에 그 주변 기능 블록(6)의 출력에 대한 기대값을 설정하고, 또한 포트 방향 레지스터(3)에 입출력 포트를 입력 포트로 하는 값, 예컨대, "1"을 설정하여, 경로 B를 통해 주변 기능 블록(6)으로부터 출력되어 패드(1)를 경유한 값과, 포트 레지스터(4)에 설정된 기대값을 비교기(5)에 의해 비교해서 테스트 판정을 행한다. 이 때, 비교기(5)는 포트 방향 레지스터(3)의 "1" 설정에 의해 비교 허가로 된다.
이상과 같이, 이 실시예 1에 따르면, 도 2에 도시하는 바와 같이 포트 레지스터(4)에 기록한 값을, 포트 방향 레지스터(3)에 설정되는 값에 의해 주변 기능 블록(6)에 대한 입력값과, 주변 기능 블록(6)의 출력값의 기대값으로 구별하고, 주변 기능 블록(6)의 출력값이 기대값과 동일한지, 비교기(5)를 이용하여 상시 비교함으로써, 앞의 포트 레지스터(4)로부터의 판독 기간동안 밖에 주변 기능 블록(6)의 출력값을 비교할 수 없어, 입력과 출력을 동시에 테스트할 수 없다는 문제를 해결할 수 있다.
또한, 포트 방향 레지스터(3)에 의한 비교기(5)의 제어에 대하여, 동시에 다른 예컨대 주변 기능 블록(6)의 출력을 나타내는 신호를 더불어 제어하는 데 이용해도 무방하다.
(실시예 2)
이 실시예 2는, 상기 실시예 1에 따른 자기 테스트 기능 내장 반도체 집적 회로에 있어서, 비교기(5)에 의한 테스트 판정 결과를 인터럽트 요구로 하여, 인터럽트 처리로서 오류 처리를 행하도록 한 것이다.
이와 같이, 오류 처리를 인터럽트 처리로서 처리할 수 있어 효율적인 테스트 판정을 할 수 있다.
(실시예 3)
이 실시예 3은, 상기 실시예 1에 따른 자기 테스트 기능 내장 반도체 집적 회로에 있어서, 비교기(5)에 의한 테스트 판정 결과를 외부핀에 의해 외부로 출력하도록 한 것이다.
이와 같이, 외부핀에 의해 본 장치 이외로 테스트 판정 결과를 출력할 수 있다.
(실시예 4)
이 실시예 4는, 상기 실시예 1에 따른 자기 테스트 기능 내장 반도체 집적 회로에 있어서, 동시에 액세스할 수가 없는 복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 포트 방향 레지스터(3)의 값 외에, 비교 허가 신호에 의해 복수의 입출력 포트에 대하여 동시에 테스트의 허가 또는 불허가를 부여하도록 한 것이다.
이와 같이, 포트 방향 레지스터(3)만으로는 복수의 입출력 포트에 대하여 동시에 테스트를 행할 수 없지만, 비교 허가 신호에 의해 복수의 입출력 포트에 대하여 동시에 테스트의 허가 또는 불허가를 부여하는 것에 의해, 복수의 입출력 포트에 대하여 동시에 테스트를 행할 수 있다.
(실시예 5)
도 5는 본 발명의 실시예 5에 따른 자기 테스트 기능 내장 반도체 집적 회로를 나타내는 구성도이며, 도면에서, 참조 부호 8은 리로드 레지스터이다. 그 밖의 구성은 실시예 4와 동등하다.
다음에 동작에 대하여 설명한다.
상기 실시예 4에서 나타낸 자기 테스트 기능 내장 반도체 집적 회로에 있어서, 입출력 포트의 각 포트 레지스터(4)에 대응하여, 비교 허가 신호에 의해 복수의 입출력 포트의 대응하는 포트 레지스터(4)에 미리 설정된 리로드값을 리로드하는 리로드 레지스터(8)를 마련한다.
복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 비교 허가 신호에 의해 복수의 입출력 포트의 대응하는 포트 레지스터(4)에 리로드값을 동시에 리로드하는 것에 의해, 복수의 입출력 포트에 대하여 동시에 리로드값을 부여하여, 동시에 테스트를 행할 수 있다.
(실시예 6)
이 실시예 6은, 상기 실시예 1 내지 상기 실시예 5에 따른 자기 테스트 기능 내장 반도체 집적 회로 중의 어느 하나를 이용하여, 그 자기 테스트 기능 내장 반도체 집적 회로가 시스템에 내장되고, 전원 투입 후 또는 리셋 후 내지는 이상 판정 시 내지는 진단 시에, 그 자기 테스트 기능 내장 반도체 집적 회로 자신에 있어서 스스로가 갖는 주변 기능 블록에 대하여 테스트를 행하여, 이상 동작의 조기 검출과 이상 검출 시의 동작 정지 또는 상위 제어 블록에 대하여 이상을 알리는 신호의 출력 또는 그들의 조합에 의해 고장 안전 기능을 실현하도록 구성한 것이다.
이와 같이 구성함으로써, 고장 안전 기능을 실현하는 시스템이 얻어진다.
이상과 같이, 본 발명에 의하면, 주변 기능 블록의 출력을 테스트하고자 하는 경우에, 포트 레지스터에 주변 기능 블록의 출력에 대한 기대값을 설정하고, 또한 포트 방향 레지스터에 입출력 포트를 입력 포트로 하는 값을 설정하여, 주변 기능 블록으로부터 출력되어 단자를 경유한 값과 포트 레지스터에 설정된 기대값을비교기에 의해 비교해서, 테스트 판정을 행하도록 구성했으므로, 고가인 테스터를 이용하지 않고 다기능화한 반도체 집적 회로의 테스트를 셀프테스팅화하여, 테스트 비용의 저감을 도모할 수 있는 효과가 있다.
본 발명에 의하면, 비교기에 의한 테스트 판정 결과에 따라 인터럽트 처리를 행하도록 구성했으므로, 오류 처리를 인터럽트 처리로서 처리할 수 있어 효율적인 테스트 판정을 할 수 있는 효과가 있다.
본 발명에 의하면, 비교기에 의한 테스트 판정 결과를 외부핀에 의해 외부로 출력하도록 구성했으므로, 본 장치 이외로 테스트 판정 결과를 출력할 수 있는 효과가 있다.
본 발명에 의하면, 복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 포트 방향 레지스터의 값 외에, 비교 허가 신호에 의해 복수의 입출력 포트에 대하여 동시에 테스트의 허가 또는 불허가를 부여하도록 구성했으므로, 복수의 입출력 포트에 대하여 동시에 테스트를 행할 수 있는 효과가 있다.
본 발명에 의하면, 입출력 포트의 각 포트 레지스터에 대응하여 마련되고, 복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 비교 허가 신호에 의해 복수의 입출력 포트의 대응하는 포트 레지스터에 값을 리로드하는 리로드 레지스터를 구비하도록 구성했으므로, 복수의 입출력 포트에 대하여 동시에 값을 부여하여, 동시에 테스트를 행할 수 있는 효과가 있다.
본 발명에 의하면, 자기 테스트 기능 내장 반도체 집적 회로가 시스템에 내장되어, 전원 투입 후 또는 리셋 후 내지는 이상 판정 시 내지는 진단 시에 스스로가 갖는 주변 기능 블록에 대하여 테스트를 행하고, 이상 동작의 조기 검출과 이상 검출 시의 동작 정지 또는 상위 제어 블록에 대하여 이상을 알리는 신호의 출력 또는 그들의 조합에 의해 고장 안전 기능을 실현하도록 구성했으므로, 고장 안전 기능을 실현하는 시스템이 얻어지는 효과가 있다.

Claims (4)

  1. 단자에 물리적 내지는 논리적으로 접속되는 포트 방향 레지스터, 출력 포트 시에 출력값을 저장하는 포트 레지스터, 그 포트 레지스터와 어드레스 공간을 공용하는 포트 입력 신호선 및 비교기로 이루어지는 프로그래밍 가능한 입출력 포트와,
    상기 단자에 물리적 내지는 논리적으로 접속된 주변 기능 블록을 구비하되,
    상기 주변 기능 블록에 대하여 입력을 인가하고자 하는 경우에는, 상기 포트 방향 레지스터에 상기 입출력 포트를 출력 포트로 하는 값을 설정하여, 상기 포트 레지스터에 설정된 값을 상기 단자를 경유하여 그 주변 기능 블록에 부여하고,
    상기 주변 기능 블록의 출력을 테스트하고자 하는 경우에는, 상기 포트 레지스터에 그 주변 기능 블록의 출력에 대한 기대값을 설정하고, 또한 상기 포트 방향 레지스터에 상기 입출력 포트를 입력 포트로 하는 값을 설정하여, 그 주변 기능 블록으로부터 출력되어 상기 단자를 경유한 값과 그 포트 레지스터에 설정된 기대값을 상기 비교기에 의해 비교해서, 테스트 판정을 행하는
    것을 특징으로 하는 자기 테스트 기능 내장 반도체 집적 회로.
  2. 제 1 항에 있어서,
    복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 포트 방향 레지스터의 값 외에, 비교 허가 신호에 의해 복수의 입출력 포트에 대하여 동시에 테스트의 허가 또는 불허가를 인가하는 것을 특징으로 하는 자기 테스트 기능 내장 반도체 집적 회로.
  3. 제 2 항에 있어서,
    입출력 포트의 각 포트 레지스터에 대응하여 마련되고, 복수의 입출력 포트에 대하여 동시에 테스트를 행하는 경우에, 비교 허가 신호에 의해 복수의 입출력 포트의 대응하는 포트 레지스터에 값을 리로드하는 리로드 레지스터를 구비한 것을 특징으로 하는 자기 테스트 기능 내장 반도체 집적 회로.
  4. 청구항 1에 기재된 자기 테스트 기능 내장 반도체 집적 회로가 시스템에 내장되어, 전원 투입 후 또는 리셋 후 내지는 이상 판정 시 내지는 진단 시에, 상기 자기 테스트 기능 내장 반도체 집적 회로 자신에 있어서 스스로가 갖는 주변 기능 블록에 대하여 테스트를 행하고, 이상 동작의 조기 검출과 이상 검출 시의 동작 정지 또는 상위 제어 블록에 대하여 이상을 알리는 신호의 출력 또는 그들의 조합에 의해 고장 안전(fail safe) 기능을 실현하는 것을 특징으로 하는 자기 테스트 기능 내장 반도체 집적 회로를 구비한 시스템.
KR1020030011562A 2002-06-19 2003-02-25 자기 테스트 기능 내장 반도체 집적 회로 및 그것을구비한 시스템 KR20040002440A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002178872A JP2004021833A (ja) 2002-06-19 2002-06-19 自己テスト機能内蔵半導体集積回路およびそれを備えたシステム
JPJP-P-2002-00178872 2002-06-19

Publications (1)

Publication Number Publication Date
KR20040002440A true KR20040002440A (ko) 2004-01-07

Family

ID=29728210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030011562A KR20040002440A (ko) 2002-06-19 2003-02-25 자기 테스트 기능 내장 반도체 집적 회로 및 그것을구비한 시스템

Country Status (6)

Country Link
US (1) US20030237036A1 (ko)
JP (1) JP2004021833A (ko)
KR (1) KR20040002440A (ko)
CN (1) CN1467637A (ko)
DE (1) DE10303654A1 (ko)
TW (1) TWI222528B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4754355B2 (ja) * 2004-02-09 2011-08-24 パナソニック株式会社 半導体集積回路及びその半導体集積回路を含んだ半導体システム
JP4516110B2 (ja) * 2005-01-27 2010-08-04 パナソニック株式会社 システムｌｓｉ
JP5072251B2 (ja) * 2006-04-06 2012-11-14 三菱重工業株式会社 モノ低級アルキルモノアルカノールアミンの製造方法および装置
KR100944480B1 (ko) 2006-04-27 2010-03-03 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 시스템
CN101907683B (zh) * 2009-06-02 2013-05-08 上海摩波彼克半导体有限公司 数字基带芯片中i2c模块的自动测试方法
CN104679196B (zh) * 2015-03-10 2018-07-06 江苏邦融微电子有限公司 基于处理器的自检测、异常时复位系统及其实现方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137824A (ja) * 1994-11-15 1996-05-31 Mitsubishi Semiconductor Software Kk セルフテスト機能内蔵シングルチップマイコン
KR19980050368A (ko) * 1996-12-20 1998-09-15 김광호 자기 테스트회로를 가진 반도체 메모리장치
US6028443A (en) * 1996-10-11 2000-02-22 Nec Corporation Test circuit for semiconductor integrated logic circuit using tristate buffers allowing control circuit for tristate to be tested
JP2001166003A (ja) * 1999-12-07 2001-06-22 Matsushita Electric Ind Co Ltd 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法
KR20020030537A (ko) * 2000-10-18 2002-04-25 윤종용 복수개의 메모리의 결함을 동시에 테스트하고 분석하는비라 회로를 구비하는 반도체 장치 및 결함 분석방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867507A (en) * 1995-12-12 1999-02-02 International Business Machines Corporation Testable programmable gate array and associated LSSD/deterministic test methodology
US6381717B1 (en) * 1998-04-24 2002-04-30 Texas Instruments Incorporated Snoopy test access port architecture for electronic circuits including embedded core having test access port with instruction driven wake-up
US6594802B1 (en) * 2000-03-23 2003-07-15 Intellitech Corporation Method and apparatus for providing optimized access to circuits for debug, programming, and test

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137824A (ja) * 1994-11-15 1996-05-31 Mitsubishi Semiconductor Software Kk セルフテスト機能内蔵シングルチップマイコン
US6028443A (en) * 1996-10-11 2000-02-22 Nec Corporation Test circuit for semiconductor integrated logic circuit using tristate buffers allowing control circuit for tristate to be tested
KR19980050368A (ko) * 1996-12-20 1998-09-15 김광호 자기 테스트회로를 가진 반도체 메모리장치
JP2001166003A (ja) * 1999-12-07 2001-06-22 Matsushita Electric Ind Co Ltd 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法
KR20020030537A (ko) * 2000-10-18 2002-04-25 윤종용 복수개의 메모리의 결함을 동시에 테스트하고 분석하는비라 회로를 구비하는 반도체 장치 및 결함 분석방법

Also Published As

Publication number Publication date
TWI222528B (en) 2004-10-21
TW200400358A (en) 2004-01-01
CN1467637A (zh) 2004-01-14
US20030237036A1 (en) 2003-12-25
DE10303654A1 (de) 2004-01-15
JP2004021833A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
US4460999A (en) Memory tester having memory repair analysis under pattern generator control
US4736373A (en) Memory tester having concurrent failure data readout and memory repair analysis
US4460997A (en) Memory tester having memory repair analysis capability
US8181067B2 (en) Apparatus and method for test and debug of a processor/core having advanced power management
US6370661B1 (en) Apparatus for testing memory in a microprocessor
KR20070006806A (ko) 내부 레지스터 인터페이스를 통한 하드웨어 해킹 방지 방법및 장치
US7996738B2 (en) Semiconductor chip with a plurality of scannable storage elements and a method for scanning storage elements on a semiconductor chip
US7676698B2 (en) Apparatus and method for coupling a plurality of test access ports to external test and debug facility
US6862704B1 (en) Apparatus and method for testing memory in a microprocessor
KR20040002440A (ko) 자기 테스트 기능 내장 반도체 집적 회로 및 그것을구비한 시스템
WO1995010048A1 (en) A method and device for testing of an integrated circuit
KR100188170B1 (ko) 회로소자 상태의 진단 장치 및 그 방법, 디지탈 프로세서 시스템
JPH07287054A (ja) 集積回路制御
US6463562B1 (en) Semiconductor device including macros and its testing method
JP4008086B2 (ja) データモニタ回路
US6539507B1 (en) Integrated circuit with alternately selectable state evaluation provisions
US5341380A (en) Large-scale integrated circuit device
KR19990079785A (ko) 내장 자기 테스트 회로
CN112037831B (zh) 处理芯片、芯片系统及其操作方法
KR0184154B1 (ko) 원칩 마이크로 컴퓨터
KR20010043554A (ko) 스캔 레지스터 체인을 포함하는 집적 회로
KR20000000990A (ko) 에러 검출장치
JP2024030167A (ja) 半導体テスト装置及び半導体テスト方法
JPH04157535A (ja) レジスタ検査方法
KR20080039702A (ko) 시스템온칩 및 그 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee