CN104538060B - 一种dram芯片的晶圆级测试结构和测试方法 - Google Patents

一种dram芯片的晶圆级测试结构和测试方法 Download PDF

Info

Publication number
CN104538060B
CN104538060B CN201410828842.6A CN201410828842A CN104538060B CN 104538060 B CN104538060 B CN 104538060B CN 201410828842 A CN201410828842 A CN 201410828842A CN 104538060 B CN104538060 B CN 104538060B
Authority
CN
China
Prior art keywords
pad
power
path
wafer
transmission gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410828842.6A
Other languages
English (en)
Other versions
CN104538060A (zh
Inventor
王正文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201410828842.6A priority Critical patent/CN104538060B/zh
Publication of CN104538060A publication Critical patent/CN104538060A/zh
Application granted granted Critical
Publication of CN104538060B publication Critical patent/CN104538060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dram (AREA)

Abstract

本发明一种DRAM芯片的晶圆级测试结构，包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；第二电源焊盘分别与内部供电网络通过电源通路连通设置，与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；电压通路和电源通路上分别通过输入输出端连接有第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号。本发明所述测试方法是将内部电压网络连接在非测试用的电源焊盘上，然后在非测试用的电源焊盘与内部供电网络与内部电压网络的连接通路上分别设置传输门，两个传输门的控制端极性相反且接入同一控制信号；在晶圆级测试时将此电源焊盘作为测试焊盘使用。

Description

一种DRAM芯片的晶圆级测试结构和测试方法
技术领域
本发明涉及一种DRAM芯片的测试，具体为一种DRAM芯片的晶圆级测试结构和测试方法。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存取存储器)是最为常见的系统内存。DRAM芯片中有多种内部电压，在DRAM晶圆级测试(CP)时，芯片内部的电压网络都需要进行量测和压值精确调整，因此在芯片设计时就需要额外为内部电压测试预留测试焊盘(xPad)，以便探针接触完成测试。这些测试焊盘不属于标准封装端口，在后端封装时候并不会被连接，因此对于终端客户而言是不可见和无用的。在测试焊盘设计时，考虑到它对于终端客户不可见，都总是希望它从数量上尽量少，以减少芯片面积的消耗，减低芯片成本。
通常为了测量内部电压压值，现有技术中采用的就是设计测试焊盘与内部电压(internal_voltage)相连，这样测试机台(tester)通过探针卡(prober)就可以直接对内部电压进行量测，如图1所示。当内部电压数量增加时，势必要设计多个测试焊盘，现有技术中减少测试焊盘都是采用功能复用的方法，多个电压值通过受测试模式(TM)控制的传输门(transfer gate)同时接到一个公共测试焊盘上，如图2所示。采用复用测试焊盘的设计方法，虽然可以从数量上减少测试焊盘，但公用的测试焊盘仍然必须额外设计，并且不能同时对内部电压进行量测，没有真正解决芯片面积大，芯片成本高的问题。
在实际DRAM芯片晶圆级测试时，芯片上的数据、地址(ADD)和控制信号(CMD)都需要跟测试机台连接，以便控制芯片行为，做芯片功能验证。于此同时电源(supply)信号也需要连接，包括VDD、VDDq、VSS、VSSq；并且基于DRAM电源完整性设计，芯片上大多预留了许多电源焊盘，这些焊盘在封装时大多都会连接到主板上以实现对芯片的稳定供电，但是在晶圆级测试时，这些电源焊盘并不会都跟测试机台连接，因为晶圆级测试对电源完整性要求远低于后端测试(FT)和客户实际应用。测试时的连接结构如图3所示。
由图可知，芯片实际设计了3个电源焊盘，而测试机台实际只连接了一个，一方面是对电源完整性的较低要求，另外也是出于针卡成本考虑，针卡的价格往往与探针的数量正相关。并且由于要量测两个内部电压，芯片上设计了两个测试焊盘。这里可以看到一方面电源上空余了两个焊盘，没有被晶圆级测试使用到，另外一方面为了量测内部电压又额外设计了两个焊盘。不仅在测试时需要测试专用的针卡，增加的成本，而且在使用时不会利用的测试焊盘又会占用芯片面积，也增加了成本。
发明内容
针对现有技术中存在的问题，本发明提供一种结构巧妙，占用芯片面积小，成本低廉的DRAM芯片的晶圆级测试结构和测试方法。
本发明是通过以下技术方案来实现：
本发明一种DRAM芯片的晶圆级测试结构，包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；第二电源焊盘与内部供电网络通过电源通路连通设置，第二电源焊盘与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；电压通路和电源通路上分别通过输入输出端连接有第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号。
优选的，电压通路上串联设置有金属熔丝。
优选的，还包括提供地址信号的地址焊盘和提供控制信号的控制焊盘。
本发明一种DRAM芯片的晶圆级测试方法，包括：将内部电压网络连接在非测试用的电源焊盘上，然后在非测试用的电源焊盘与内部供电网络与内部电压网络的连接通路上分别设置第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号；在晶圆级测试时将此电源焊盘作为测试焊盘使用；在电源焊盘与内部电压网络的通路上设置金属熔丝，并在晶圆级测试完成后将其烧断。
优选的，在DRAM芯片的晶圆级测试时，将熔丝烧断与采用金属熔丝设计的DRAM修复过程合并。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过对现有技术中测试时不连接的多余电源焊盘进行复用，分别连接内部供电网络和电压网络，在晶圆级测试时作为测试焊盘，实现对内部电压的量测，在终端客户使用时作为电源焊盘，实现对内部电源的供给，利用设置在不同通路，控制端极性相反且接入同一控制信号的传输门，实现内部供电网络和电压网络之间的切换，大幅的减少甚至无需设置测试焊盘，芯片面积大幅降低，利用率提高，减小芯片面积，降低生产成本。同时在DRAM测试时能够实现与使用时的针卡一致，无需再进行额外针卡的设置，更好的降低了成本，提高了测试操作的便捷性。
进一步的，为了在客户端的使用安全，电源焊盘与内部电压网络的通路上，还设置了金属熔丝，这个金属熔丝可以在晶圆级测试完成后烧断，达到从物理上隔断可能的供电网络到内部电压网络的漏电通路。
进一步的，利用地址焊盘和控制焊盘的设置能够满足实际中DRAM芯片晶圆级测试时，对数据、地址和控制信号的需要，以便控制芯片行为，做芯片功能验证。
本发明所述的方法，利用受控传输门，电源焊盘在可以在内部供电网络与内部电压网络间切换；为了在客户端的使用安全，电源焊盘与内部电压网络的通路上，还设置了金属熔丝，这个金属熔丝可以在晶圆级测试完成后烧断，达到从物理上隔断可能的供电网络到内部电压网络的漏电通路。
进一步的，将熔丝烧断的过程可以与采用金属熔丝设计的DRAM修复过程合并，不会额外增加测试过程，操作简单，安全可靠。
附图说明
图1为现有技术中内部电压测试时的结构原理图。
图2为现有技术中需测试多个内部电压时的结构原理图。
图3为现有技术中进行晶圆级测试时的结构原理图。
图4为本发明实例中所述结构的连接示意图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种DRAM芯片的晶圆级测试结构，如图4所示，其包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；第二电源焊盘与内部供电网络通过电源通路连通设置，第二电源焊盘与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；电压通路和电源通路上分别通过输入输出端连接有第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号。其中，在每个电压通路上串联设置有金属熔丝。并且其还包括提供地址信号的地址焊盘和提供控制信号的控制焊盘。
本发明一种DRAM芯片的晶圆级测试方法，将内部电压网络连接在非测试用的电源焊盘上，然后在非测试用的电源焊盘与内部供电网络与内部电压网络的连接通路上分别设置第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号；在晶圆级测试时将此电源焊盘作为测试焊盘使用；在电源焊盘与内部电压网络的通路上设置金属熔丝，并在晶圆级测试完成后将其烧断。其中，在DRAM芯片的晶圆级测试时，将熔丝烧断与采用金属熔丝设计的DRAM修复过程合并。
具体的，芯片设计时，被复用的电源焊盘Supply应该是选用不关键的焊盘，也就是在测试中不会用到的第二电源焊盘，从而不会影响晶圆级测试电源完整性；本优选实施例中，在探针卡设计时，如图4所示的结构，对于测试焊盘xPad，只需连接焊盘电源Supply。测试中，芯片上电前，复用的第二电源焊盘与内部电压网络连接的第一传输门关闭，而与内部电源网络连接的第二传输门导通，而由于内部电源上电前为高阻态，所以复用的焊盘电源Supply端通过第二传输门的控制保持高阻，待芯片上电完成相应的测试模式被激活，使得复用的第二焊盘与内部电压网络连接的第一传输门导通，而与内部电源网络连接的第二传输门关闭，被复用的焊盘电源Supply就可以具有相应的功能，保证内部电压网络的接通，就能够用作测试焊盘xPad了。在芯片使用过程前，将金属熔丝烧断，电压通路关断，使得复用的第二焊盘与内部电压网络连接的第一传输门关闭，而与内部电源网络连接的第二传输门导通，能够保证电源通路的畅通和安全。

Claims (5)

1.一种DRAM芯片的晶圆级测试结构，其特征在于，包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；
所述的第二电源焊盘与内部供电网络通过电源通路连通设置，第二电源焊盘与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；
所述的电压通路和电源通路上分别通过输入输出端连接有第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号。
2.根据权利要求1所述的一种DRAM芯片的晶圆级测试结构，其特征在于，电压通路上串联设置有金属熔丝。
3.根据权利要求1所述的一种DRAM芯片的晶圆级测试结构，其特征在于，还包括提供地址信号的地址焊盘和提供控制信号的控制焊盘。
4.一种DRAM芯片的晶圆级测试方法，其特征在于，包括：
将内部电压网络连接在非测试用的电源焊盘上，然后在非测试用的电源焊盘与内部供电网络与内部电压网络的连接通路上分别设置第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号；在晶圆级测试时将此电源焊盘作为测试焊盘使用；
在电源焊盘与内部电压网络的通路上设置金属熔丝，并在晶圆级测试完成后将其烧断。
5.根据权利要求4所述的一种DRAM芯片的晶圆级测试方法，其特征在于，在DRAM芯片的晶圆级测试时，将熔丝烧断与采用金属熔丝设计的DRAM修复过程合并。
CN201410828842.6A 2014-12-27 2014-12-27 一种dram芯片的晶圆级测试结构和测试方法 Active CN104538060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410828842.6A CN104538060B (zh) 2014-12-27 2014-12-27 一种dram芯片的晶圆级测试结构和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410828842.6A CN104538060B (zh) 2014-12-27 2014-12-27 一种dram芯片的晶圆级测试结构和测试方法

Publications (2)

Publication Number Publication Date
CN104538060A CN104538060A (zh) 2015-04-22
CN104538060B true CN104538060B (zh) 2017-12-26

Family

ID=52853571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410828842.6A Active CN104538060B (zh) 2014-12-27 2014-12-27 一种dram芯片的晶圆级测试结构和测试方法

Country Status (1)

Country Link
CN (1) CN104538060B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559374B2 (en) * 2017-02-20 2020-02-11 Piecemakers Technology, Inc. Circuit topology of memory chips with embedded function test pattern generation module connected to normal access port physical layer
CN112037831B (zh) * 2019-06-04 2023-05-23 瑞昱半导体股份有限公司 处理芯片、芯片系统及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0880171A2 (en) * 1997-05-19 1998-11-25 Harris Corporation Integrated circuit chip structure for improved packaging
CN103178053A (zh) * 2011-12-23 2013-06-26 上海华虹Nec电子有限公司 晶圆级测试结构和测试方法
CN204375743U (zh) * 2014-12-27 2015-06-03 山东华芯半导体有限公司 一种dram 芯片的晶圆级测试结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201554A1 (de) * 2002-01-17 2003-08-21 Philips Intellectual Property Integrierter Schaltkreis mit Selbsttest-Schaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0880171A2 (en) * 1997-05-19 1998-11-25 Harris Corporation Integrated circuit chip structure for improved packaging
CN103178053A (zh) * 2011-12-23 2013-06-26 上海华虹Nec电子有限公司 晶圆级测试结构和测试方法
CN204375743U (zh) * 2014-12-27 2015-06-03 山东华芯半导体有限公司 一种dram 芯片的晶圆级测试结构

Also Published As

Publication number Publication date
CN104538060A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
Lee et al. 25.2 A 1.2 V 8Gb 8-channel 128GB/s high-bandwidth memory (HBM) stacked DRAM with effective microbump I/O test methods using 29nm process and TSV
KR100400952B1 (ko) 집적 회로 모듈내의 집적 회로 다이를 검사하기 위한 장치 및 방법
US8436639B2 (en) Circuits and methods for testing through-silicon vias
US20070200571A1 (en) Verifying individual probe contact using shared tester channels
US7990163B2 (en) Systems and methods for defect testing of externally accessible integrated circuit interconnects
US20180096734A1 (en) Selectors on interface die for memory device
CN102053207A (zh) 用于测试半导体装置的电路和方法
KR100200916B1 (ko) 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치
US9640279B1 (en) Apparatus and method for built-in test and repair of 3D-IC memory
KR20170007585A (ko) 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
CN103367327A (zh) 测试电路和包括测试电路的半导体装置
US6622108B1 (en) Circuit with interconnect test unit and a method of testing interconnects between a first and a second electronic circuit
CN103617810A (zh) 嵌入式存储器的测试结构及方法
US20090295420A1 (en) Semiconductor device and testing method
CN104538060B (zh) 一种dram芯片的晶圆级测试结构和测试方法
US11488879B2 (en) Methods and apparatuses to wafer-level test adjacent semiconductor die
KR20150033101A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US8381049B2 (en) Apparatus and method for testing shadow logic
CN103366827B (zh) 存储器、通过测试机台对存储器进行测试的方法
CN204375743U (zh) 一种dram 芯片的晶圆级测试结构
KR20170034178A (ko) 반도체 패키지 장치
CN102903393B (zh) 存储器内建自测试电路
Wu et al. The HOY tester-Can IC testing go wireless?
JP2010266254A (ja) 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置
CN101887089A (zh) 包括可移除结合焊盘扩展的电路设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170425

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer

Applicant before: Shandong Sinochip Semiconductors Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant