CN204375743U - 一种dram 芯片的晶圆级测试结构 - Google Patents
一种dram 芯片的晶圆级测试结构 Download PDFInfo
- Publication number
- CN204375743U CN204375743U CN201420850894.9U CN201420850894U CN204375743U CN 204375743 U CN204375743 U CN 204375743U CN 201420850894 U CN201420850894 U CN 201420850894U CN 204375743 U CN204375743 U CN 204375743U
- Authority
- CN
- China
- Prior art keywords
- pad
- power
- path
- voltage
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型一种DRAM芯片的晶圆级测试结构，包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；第二电源焊盘分别与内部供电网络通过电源通路连通设置，与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；电压通路和电源通路上分别通过输入输出端连接有控制端极性相反且接入同一控制信号的两个传输门。对中测试时不连接的多余电源焊盘进行复用，分别连接内部供电网络和电压网络，在晶圆级测试时作为测试焊盘，实现对内部电压的量测，在终端客户使用时作为电源焊盘，实现对内部电源的供给，利用设置在不同通路，控制端极性相反且接入同一控制信号的传输门，实现内部供电网络和电压网络之间的切换。
Description
技术领域
本实用新型涉及一种DRAM芯片的测试，具体为一种DRAM芯片的晶圆级测试结构。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存取存储器)是最为常见的系统内存。DRAM芯片中有多种内部电压，在DRAM晶圆级测试(CP)时，芯片内部的电压网络都需要进行量测和压值精确调整，因此在芯片设计时就需要额外为内部电压测试预留测试焊盘(xPad)，以便探针接触完成测试。这些测试焊盘不属于标准封装端口，在后端封装时候并不会被连接，因此对于终端客户而言是不可见和无用的。在测试焊盘设计时，考虑到它对于终端客户不可见，都总是希望它从数量上尽量少，以减少芯片面积的消耗，减低芯片成本。
通常为了测量内部电压压值，现有技术中采用的就是设计测试焊盘与内部电压(internal_voltage)相连，这样测试机台(tester)通过探针卡(prober)就可以直接对内部电压进行量测，如图1所示。当内部电压数量增加时，势必要设计多个测试焊盘，现有技术中减少测试焊盘都是采用功能复用的方法，多个电压值通过受测试模式(TM)控制的传输门(transfer gate)同时接到一个公共测试焊盘上，如图2所示。采用复用测试焊盘的设计方法，虽然可以从数量上减少测试焊盘，但公用的测试焊盘仍然必须额外设计，并且不能同时对内部电压进行量测，没有真正解决芯片面积大，芯片成本高的问题。
在实际DRAM芯片晶圆级测试时，芯片上的数据、地址(ADD)和控制信号(CMD)都需要跟测试机台连接，以便控制芯片行为，做芯片功能验证。于此同时电源(supply)信号也需要连接，包括VDD、VDDq、VSS、VSSq；并且基于DRAM电源完整性设计，芯片上大多预留了许多电源焊盘，这些焊盘在封装时大多都会连接到主板上以实现对芯片的稳定供电，但是在晶圆级测试时，这些电源焊盘并不会都跟测试机台连接，因为晶圆级测试对电源完整性要求远低于后端测试(FT)和客户实际应用。测试时的连接结构如图3所示。
由图可知，芯片实际设计了3个电源焊盘，而测试机台实际只连接了一个，一方面是对电源完整性的较低要求，另外也是出于针卡成本考虑，针卡的价格往往与探针的数量正相关。并且由于要量测两个内部电压，芯片上设计了两个测试焊盘。这里可以看到一方面电源上空余了两个焊盘，没有被晶圆级测试使用到，另外一方面为了量测内部电压又额外设计了两个焊盘。不仅在测试时需要测试专用的针卡，增加的成本，而且在使用时不会利用的测试焊盘又会占用芯片面积，也增加了成本。
实用新型内容
针对现有技术中存在的问题，本实用新型提供一种结构巧妙，占用芯片面积小，成本低廉的DRAM芯片的晶圆级测试结构。
本实用新型是通过以下技术方案来实现：
一种DRAM芯片的晶圆级测试结构，包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；第二电源焊盘与内部供电网络通过电源通路连通设置，第二电源焊盘与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；电压通路和电源通路上分别通过输入输出端连接有第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号。
优选的，电压通路上串联设置有金属熔丝。
优选的，还包括提供地址信号的地址焊盘和提供控制信号的控制焊盘。
与现有技术相比，本实用新型具有以下有益的技术效果：
本实用新型通过对现有技术中测试时不连接的多余电源焊盘进行复用，分别连接内部供电网络和电压网络，在晶圆级测试时作为测试焊盘，实现对内部电压的量测，在终端客户使用时作为电源焊盘，实现对内部电源的供给，利用设置在不同通路，控制端极性相反且接入同一控制信号的传输门，实现内部供电网络和电压网络之间的切换，大幅的减少甚至无需设置测试焊盘，芯片面积大幅降低，利用率提高，减小芯片面积，降低生产成本。同时在DRAM测试时能够实现与使用时的针卡一致，无需再进行额外针卡的设置，更好的降低了成本，提高了测试操作的便捷性。
进一步的，为了在客户端的使用安全，电源焊盘与内部电压网络的通路上，还设置了金属熔丝，这个金属熔丝可以在晶圆级测试完成后烧断，达到从物理上隔断可能的供电网络到内部电压网络的漏电通路。
进一步的，利用地址焊盘和控制焊盘的设置能够满足实际中DRAM芯片晶圆级测试时，对数据、地址和控制信号的需要，以便控制芯片行为，做芯片功能验证。
附图说明
图1为现有技术中内部电压测试时的结构原理图。
图2为现有技术中需测试多个内部电压时的结构原理图。
图3为现有技术中进行晶圆级测试时的结构原理图。
图4为本实用新型实例中所述结构的连接示意图。
具体实施方式
下面结合具体的实施例对本实用新型做进一步的详细说明，所述是对本实用新型的解释而不是限定。
本实用新型一种DRAM芯片的晶圆级测试结构，如图4所示，其包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；第二电源焊盘与内部供电网络通过电源通路连通设置，第二电源焊盘与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；电压通路和电源通路上分别通过输入输出端连接有第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号。在每个电压通路上串联设置有金属熔丝。其中，还包括提供地址信号的地址焊盘和提供控制信号的控制焊盘。
在进行测试时，将内部电压网络连接在非测试用的电源焊盘上，然后在非测试用的电源焊盘与内部供电网络与内部电压网络的连接通路上分别设置第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号；在晶圆级测试时将此电源焊盘作为测试焊盘使用；在电源焊盘与内部电压网络的通路上设置金属熔丝，并在晶圆级测试完成后将其烧断。在DRAM芯片的晶圆级测试时，将熔丝烧断与采用金属熔丝设计的DRAM修复过程合并。
利用受控传输门，电源焊盘在可以在内部供电网络与内部电压网络间切换；为了在客户端的使用安全，电源焊盘与内部电压网络的通路上，还设置了金属熔丝，这个金属熔丝可以在晶圆级测试完成后烧断，达到从物理上隔断可能的供电网络到内部电压网络的漏电通路。将熔丝烧断的过程可以与采用金属熔丝设计的DRAM修复过程合并，不会额外增加测试过程，操作简单，安全可靠。
具体的，芯片设计时，被复用的电源焊盘Supply应该是选用不关键的焊盘，也就是在测试中不会用到的第二电源焊盘，从而不会影响晶圆级测试电源完整性；本优选实施例中，在探针卡设计时，如图4所示的结构，对于测试焊盘xPad，只需连接焊盘电源Supply。测试中，芯片上电前，复用的第二电源焊盘与内部电压网络连接的第一传输门关闭，而与内部电源网络连接的第二传输门导通，而由于内部电源上电前为高阻态，所以复用的焊盘电源Supply端通过第二传输门的控制保持高阻，待芯片上电完成相应的测试模式被激活，使得复用的第二焊盘与内部电压网络连接的第一传输门导通，而与内部电源网络连接的第二传输门关闭，被复用的焊盘电源Supply就可以具有相应的功能，保证内部电压网络的接通，就能够用作测试焊盘xPad了。在芯片使用过程前，将金属熔丝烧断，电压通路关断，使得复用的第二焊盘与内部电压网络连接的第一传输门关闭，而与内部电源网络连接的第二传输门导通，能够保证电源通路的畅通和安全。
Claims (3)
1.一种DRAM芯片的晶圆级测试结构，其特征在于，包括分别连接在DRAM芯片内部供电网络上的第一电源焊盘和第二电源焊盘；
所述的第二电源焊盘与内部供电网络通过电源通路连通设置，第二电源焊盘与内部电压网络通过电压通路连通设置，电压通路并联设置在电源通路上；
所述的电压通路和电源通路上分别通过输入输出端连接有第一传输门和第二传输门，第一传输门与第二传输门的控制端极性相反且接入同一控制信号。
2.根据权利要求1所述的一种DRAM芯片的晶圆级测试结构，其特征在于，电压通路上串联设置有金属熔丝。
3.根据权利要求1所述的一种DRAM芯片的晶圆级测试结构，其特征在于，还包括提供地址信号的地址焊盘和提供控制信号的控制焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420850894.9U CN204375743U (zh) | 2014-12-27 | 2014-12-27 | 一种dram 芯片的晶圆级测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420850894.9U CN204375743U (zh) | 2014-12-27 | 2014-12-27 | 一种dram 芯片的晶圆级测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204375743U true CN204375743U (zh) | 2015-06-03 |
Family
ID=53331938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420850894.9U Withdrawn - After Issue CN204375743U (zh) | 2014-12-27 | 2014-12-27 | 一种dram 芯片的晶圆级测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204375743U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538060A (zh) * | 2014-12-27 | 2015-04-22 | 山东华芯半导体有限公司 | 一种dram芯片的晶圆级测试结构和测试方法 |
| CN106526344A (zh) * | 2015-09-09 | 2017-03-22 | 台达电子电源(东莞)有限公司 | 电子产品测试装置及系统 |
-
2014
- 2014-12-27 CN CN201420850894.9U patent/CN204375743U/zh not_active Withdrawn - After Issue
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538060A (zh) * | 2014-12-27 | 2015-04-22 | 山东华芯半导体有限公司 | 一种dram芯片的晶圆级测试结构和测试方法 |
| CN104538060B (zh) * | 2014-12-27 | 2017-12-26 | 西安紫光国芯半导体有限公司 | 一种dram芯片的晶圆级测试结构和测试方法 |
| CN106526344A (zh) * | 2015-09-09 | 2017-03-22 | 台达电子电源(东莞)有限公司 | 电子产品测试装置及系统 |
| CN106526344B (zh) * | 2015-09-09 | 2019-02-26 | 台达电子电源(东莞)有限公司 | 电子产品测试装置及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | A 1.2 V 8 Gb 8-channel 128 GB/s high-bandwidth memory (HBM) stacked DRAM with effective I/O test circuits | |
| US6801869B2 (en) | Method and system for wafer and device-level testing of an integrated circuit | |
| US8543873B2 (en) | Multi-site testing of computer memory devices and serial IO ports | |
| CN102981093B (zh) | 一种针对cpu模块的测试系统 | |
| CN103792498A (zh) | 一种电源自动测试方法 | |
| CN103631738B (zh) | 一种片外配置和回读fpga装置 | |
| KR20170007585A (ko) | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 | |
| CN104569780A (zh) | 一种基于fpga的测试装置 | |
| CN204375743U (zh) | 一种dram 芯片的晶圆级测试结构 | |
| CN101923897A (zh) | 半导体集成电路和用于半导体集成电路的测试方法 | |
| US8381049B2 (en) | Apparatus and method for testing shadow logic | |
| CN109801666A (zh) | 一种混合电路中存储器芯片的测试装置 | |
| CN104538060A (zh) | 一种dram芯片的晶圆级测试结构和测试方法 | |
| CN103366827B (zh) | 存储器、通过测试机台对存储器进行测试的方法 | |
| US8773932B2 (en) | Built-in self-test circuit applied to high speed I/O port | |
| CN113806148B (zh) | 快速周边组件互连插槽检测系统 | |
| US20120210179A1 (en) | Memory interface with selectable evaluation modes | |
| CN107677951A (zh) | Die测试装置及方法 | |
| CN210666782U (zh) | 用于电能表管理芯片验证的系统及装置 | |
| Che | FPGA-based memory test system design and test algorithm implementation | |
| CN104808646B (zh) | 1‑Wire总线测温电路DS18B20单粒子效应评估系统及方法 | |
| KR20140147968A (ko) | 테스트 장치 및 그의 동작 방법 | |
| KR20150018092A (ko) | 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템 | |
| US20210063487A1 (en) | Methods and apparatuses to detect test probe contact at external terminals | |
| CN107860412A (zh) | 一种光电收发管自检电路及自检方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170425 Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer Patentee before: Shandong Sinochip Semiconductors Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20150603 Effective date of abandoning: 20171226 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20150603 Effective date of abandoning: 20171226 |