CN106599343B

CN106599343B - 一种提高仿真效率的soc系统验证方法和装置

Info

Publication number: CN106599343B
Application number: CN201610936215.3A
Authority: CN
Inventors: 李亚明; 张同友
Original assignee: Shenzhen State Micro Technology Co Ltd
Current assignee: GUOWEI GROUP (SHENZHEN) Co.,Ltd.
Priority date: 2016-11-01
Filing date: 2016-11-01
Publication date: 2020-10-20
Anticipated expiration: 2036-11-01
Also published as: CN106599343A

Abstract

本发明公开了一种提高仿真效率的SOC系统验证方法和装置，其中方法所用到的主要硬件包括系统验证平台和待验证的SOC芯片，包括如下步骤：将测试激励中的硬件激励的代码整合在所述系统验证平台（105）中；在对SOC芯片（101）仿真验证之前，对构成系统验证平台（105）和SOC芯片（101）的硬件代码进行一次性编译；所述系统验证平台（105）接收外部的测试命令，选择相应的SOC芯片（101）的硬件运行环境，编译并运行相应的软件激励的代码，对所述SOC芯片（101）进行仿真验证。本发明节约了硬件代码的编译时间和SOC芯片重复上电初始化的运行时间，大大提高了SOC芯片仿真验证的效率。

Description

一种提高仿真效率的SOC系统验证方法和装置

技术领域

本发明涉及集成电路验证测试领域，特别涉及一种减少编译时间和运行时间的SOC系统验证方法。

背景技术

现有的SOC（System On Chip）芯片的规模越来越大，SOC芯片的验证也越来越复杂和耗时。SOC系统验证是使用电子设计自动化（Electronic Design Automation，EDA）工具对SOC芯片进行仿真验证，以确保SOC芯片设计的正确性。

SOC芯片的系统验证通常采用软件硬件协同仿真验证的方式，测试激励由软件激励和硬件激励组成。其中软件激励由C、C++等软件语言编码后经编译器编译生成可执行文件，存放在SOC芯片的程序存储器中，再由SOC芯片的中央处理单元（Central ProcessorUnit，CPU）从程序存储器中读取指令并执行以完成SOC芯片所设计的功能。硬件激励由Verilog、VHDL、SystemVerilog等硬件描述语言或硬件验证语言编码，用于构建SOC芯片运行软件激励时对应的硬件环境。系统验证平台以及待验证SOC芯片也是由硬件语言编码，包括硬件激励、系统验证平台和待验证SOC芯片的硬件代码需要经编译器编译生成可执行文件后才能开始仿真运行。

传统的SOC系统验证方法在测试激励运行切换时，虽然构成系统验证平台和待验证SOC芯片的硬件代码不变，但由于测试激励的软件激励代码和硬件激励代码都发生了变化，就需要对构成软件激励的软件代码和构成硬件激励、系统验证平台和待验证SOC芯片的硬件代码各编译一次后才能开始仿真运行。随着SOC芯片的设计规模越来越大，SOC系统验证花费在编译硬件代码上的时间也越来越多，特别是在做规模较大的SOC芯片门级电路的仿真时，其硬件代码的编译时间已经达到以小时为单位计算了。而软件代码的编译时间通常以秒为单位计算，相对硬件代码的编译时间可以忽略不计。传统的SOC系统验证方法需要软件代码和硬件代码各编译一次后才能开始仿真运行，存在如下缺点：

1、造成系统验证调试阶段编译时间的浪费：在系统验证的测试激励调试阶段，测试激励每调试修改一次，就需要软件代码和硬件代码各编译一次之后才能重新开始仿真运行。

2、造成系统验证回归阶段编译时间的浪费：在系统验证仿真回归阶段，每次一个测试激励运行完切换到另一个测试激励时都需要软件代码和硬件代码各编译一次之后才能重新开始仿真运行。

3、造成SOC芯片上电初始化过程运行时间的浪费：由于每一次重新开始仿真运行，SOC芯片都需要在上电初始化过程完成以后才能开始运行测试激励，就会导致每次测试激励的调试修改或者测试激励的切换都会多花费一段SOC芯片上电初始化过程的运行时间。

发明内容

本发明为了解决上述现有技术中存在的技术问题，提出一种提高仿真效率的SOC系统验证方法，该方法所用到的主要硬件包括系统验证平台和待验证的SOC芯片，其包括如下步骤：

将测试激励中的硬件激励的代码整合在所述系统验证平台（105）中；

在对SOC芯片（101）仿真验证之前，对构成系统验证平台（105）和SOC芯片（101）的硬件代码进行一次性编译；

所述系统验证平台（105）接收外部的测试命令，选择相应的SOC芯片（101）的硬件运行环境，编译并运行相应的软件激励的代码，对所述SOC芯片（101）进行仿真验证。

也就是说，该方法在仿真过程中所编译的测试激励只有软件激励，在系统验证平台中整合了传统的SOC系统验证方法中的硬件激励所构建的各种SOC芯片的硬件运行环境，在编译阶段只需要对构成系统验证平台和SOC芯片的硬件代码编译一次，在SOC芯片的系统仿真运行阶段，系统验证平台根据接收到的测试命令选择相应的SOC芯片硬件运行环境，编译并运行相应的软件激励，对所述SOC芯片进行仿真验证，节约了硬件代码的编译时间，同时也节约SOC芯片的重复上电初始化的运行时间。

同时，本发明还提出了一种提高仿真效率的SOC系统验证装置，主要包括系统验证平台和待验证的SOC芯片，系统验证平台包括用于接收外部测试命令的命令缓冲单元，存储测试激励的测试激励模块和监视仿真运行情况的监视器；SOC芯片（101）包括用于接收命令缓冲单元（106）缓存的测试命令的命令存储器（102）、用于运行测试激励的处理器（103）和用于存储软件激励程序的程序存储器（104）；所述系统验证平台（105）内预先整合了测试激励中的硬件激励，使所述系统验证平台（105）具备各种软件激励对应的SOC芯片（101）的硬件运行环境。

本发明通过将传统的SOC系统验证方法中的硬件激励所构建的各种SOC芯片的硬件运行环境整合到统一的系统验证平台中，而在仿真过程中编译的测试激励只有软件激励，之后通过用户操作平台发送测试命令给SOC芯片处理器实现软件激励的修改或者切换，在软件激励发生代码修改或者运行切换时，SOC芯片设计本身以及系统验证平台的硬件代码都保持不变，不需要重新编译，从而大幅减少了SOC系统验证时硬件代码的编译时间。此外，可以通过用户操作平台发送测试命令实现测试激励的实时更新，减少了测试激励修改或者切换时SOC芯片上电初始化过程的仿真运行时间，增强了SOC系统验证的灵活性，有助于提高SOC系统验证效率。

附图说明

图1为本发明装置的结构框图；

图2为本发明为SOC芯片处理器运行程序状态切换示意图；

图3为本发明修改或切换测试激励的流程示意图。

具体实施方式

下面结合附图对本发明的原理及方法进行详细说明。

如图1所示，本发明一实施例提供的提高仿真效率的SOC系统验证装置，包括待验证的SOC芯片101、系统验证平台105和用于输入测试命令的用户操作平台109三部分构成。

其中用户操作平台109采用图形用户界面或者脚本工具制成，主要是为了提供人机交互的界面或接口。测试时，用户可以通过用户操作平台109发出外部的测试命令给系统验证平台105。

系统验证平台105由硬件描述语言Verilog或VHDL或者硬件验证语言SystemVerilog搭建，包含三个模块：命令缓冲单元106、监视器107以及测试激励模块108。用户通过用户操作平台109发送给系统验证平台105的测试命令都存储在命令缓冲单元106中，然后再把测试命令加载到SOC芯片101中的命令存储器102中。监视器107可以在仿真验证SOC芯片101时，监视SOC芯片101的整个仿真运行过程中硬件信号的状态，从而判断SOC芯片101的运行情况，一旦发现异常则立即报告，以及在最后SOC芯片101仿真验证完毕以后，报告本次测试激励对应的仿真验证的结果。

测试激励包括软件激励和硬件激励，在本发明中，测试激励模块108中只包含有软件激励部分，软件激励由C、C++等软件语言编码，经编译器编译后生成可执行文件，存储在SOC芯片101的程序存储器104中，软件激励由多个不同编号的软件代码构成。系统验证平台105将测试激励中的硬件激励的代码整合在其内了，也就是说，将每个软件激励程序运行所需要的硬件环境已经集成在统一的系统验证平台105中了，硬件激励部分在编译阶段统一编译，且只需要编译一次即可，大大提高了仿真的效率，在运行阶段系统验证平台105根据用户操作平台109发送过来的测试命令选择相应的硬件运行环境即可，不再需要硬件代码的重新编译过程了。

SOC芯片101由硬件描述语言Verilog或VHDL编码，其包含三个模块：命令存储器102、处理器103和程序存储器104。命令存储器102可以用SOC芯片中本身就存在的一些处理器103可访问到的通用存储器代替，并不需要在SOC芯片101的设计中增加专用的命令存储器。处理器103运行存储在程序存储器104中的程序，程序存储器104中的程序由两部分组成：一部分是主循环体程序，负责SOC芯片101上电启动后的系统初始化配置和循环查询命令存储器102中的测试命令，主循环体程序的代码保持固定不变。另一部分是软件激励程序，来源于测试激励108。

图2是SOC芯片处理器运行程序状态切换示意图，处理器103在SOC芯片101的上电初始化过程完成后运行程序存储器104中的主循环体程序，循环查询命令存储器102中是否有新的测试命令到来，当查询到有新的测试命令到来后，处理器103根据测试命令的指示跳转到程序存储器104中的软件激励程序运行，在软件激励程序运行完成后，处理器103再跳转回主循环体程序循环查询命令存储器102中是否有新的测试命令到来。

除了上述装置，本发明同时还提出了基于上述装置可以提高仿真效率的SOC系统验证方法，其所使用到的硬件包括SOC芯片101、系统验证平台105和用户操作平台109，该方法的测试激励模块108中只含有软件激励，在系统验证平台105中集成了运行软件激励所需的各种硬件环境，在编译阶段只需要对构成系统验证平台105和SOC芯片101的硬件代码编译一次，在系统仿真运行阶段，系统验证平台105根据接收到用户操作平台109发过来的外部的测试命令选择与软件激励相对应的硬件运行环境，编译并运行软件激励，省略掉了硬件代码的编译时间，从而提升了整个仿真验证过程的效率。

如图3所示，在对SOC芯片101仿真时，具体包括如下步骤：

步骤S301、所述系统验证平台将接收到的外部的测试命令缓存在命令缓冲单元106中；在本实施例中，通过用户操作平台109使用图形用户界面或者脚本工具发出外部的测试命令给所述系统验证平台105，系统验证平台将接收到的测试命令缓存在命令缓冲单元106中；

步骤S302、系统验证平台105根据测试命令选择相应的软件激励并编译；

步骤S303、系统验证平台105把编译过的软件激励程序加载到SOC芯片101的程序存储器104中；

步骤S304、系统验证平台105把命令缓冲单元106中缓存的测试命令加载到SOC芯片101的命令存储器102中；

步骤S305、SOC芯片101的处理器103在运行主循环体程序状态下查询到命令存储器102中有新的测试命令到来；

步骤S306、处理器103根据测试命令的指示跳转到程序存储器104中的软件激励程序运行，直至运行完毕；

步骤S307、处理器103跳转回主循环体程序运行，循环查询命令存储器102中是否有新的测试命令到来。

在上述步骤S305至步骤S307处理器103运行测试激励的过程中，系统验证平台105的监视器107实时地监视SOC芯片101的运行情况，若SOC芯片101运行异常，监视器107实时地报告异常情况；当软件激励程序运行完成后，监视器107报告测试激励的仿真结果。

从上述对SOC芯片101仿真验证的过程中可以看出，本发明可以对测试激励进行修改或切换，并且本发明使用用户操作平台109修改或切换测试激励108时，只需要对测试激励108的软件代码进行编译，而SOC芯片101以及系统验证平台105的硬件代码不需要重复编译，能够大幅减少传统的SOC系统验证方法由于测试激励的修改或者切换带来的硬件代码的编译时间。同时，在仿真运行时SOC芯片101的上电初始化过程只会运行一次，减少了传统的SOC系统验证方法在测试激励修改或者切换时需要的SOC芯片101上电初始化过程的仿真运行时间。

以上具体实施例仅用以举例说明本发明的结构，本领域的普通技术人员在本发明的构思下可以做出多种变形和变化，这些变形和变化均包括在本发明的保护范围之内。

Claims

1.一种提高仿真效率的SOC系统验证方法，包括系统验证平台（105）和待验证的SOC芯片（101），其特征在于，包括如下步骤：

将测试激励中每个软件激励对应的硬件激励的代码整合在所述系统验证平台（105）中；

所述系统验证平台（105）接收外部的测试命令，选择相应的已编译的SOC芯片（101）的硬件运行环境，编译并运行相应的软件激励的代码，对所述SOC芯片（101）进行仿真验证；

在对SOC芯片（101）仿真时，具体包括如下步骤：

步骤S301、所述系统验证平台将接收到的外部的测试命令缓存在命令缓冲单元（106）中；

步骤S302、系统验证平台（105）根据测试命令选择相应的软件激励，并编译软件激励的代码；

步骤S303、系统验证平台（105）把编译过的软件激励加载到SOC芯片（101）的程序存储器（104）中；

步骤S304、系统验证平台（105）把命令缓冲单元（106）中缓存的测试命令加载到SOC芯片（101）的命令存储器（102）中；

步骤S305、SOC芯片（101）的处理器（103）在运行主循环体程序的状态下，查询到命令存储器（102）中有新的测试命令到来；

步骤S306、处理器（103）根据测试命令的指示跳转到程序存储器（104）中运行软件激励程序，直至运行完毕；

步骤S307、处理器（103）跳转回主循环体程序运行，循环查询命令存储器（102）中是否有新的测试命令到来。

2.如权利要求1所述的提高仿真效率的SOC系统验证方法，其特征在于，所述步骤S305至步骤S307处理器（103）运行测试激励的过程中，系统验证平台（105）的监视器（107）实时地监视SOC芯片（101）的运行情况，若SOC芯片（101）运行异常，监视器（107）实时地报告异常情况；

当软件激励程序运行完成后，监视器（107）报告测试激励的仿真结果。

3.如权利要求1所述的提高仿真效率的SOC系统验证方法，其特征在于，通过用户操作平台（109）使用图形用户界面或者脚本工具发出外部的测试命令给所述系统验证平台（105），所述系统验证平台将接收到的测试命令缓存在命令缓冲单元（106）中。

4.一种提高仿真效率的SOC系统验证的装置，包括系统验证平台和待验证的SOC芯片，其特征在于，

所述系统验证平台（105）包括用于接收外部测试命令的命令缓冲单元（106），存储软件激励的测试激励模块（108）；

所述SOC芯片（101）包括用于接收命令缓冲单元（106）缓存的测试命令的命令存储器（102）、用于运行测试激励的处理器（103）和用于存储软件激励程序的程序存储器（104）；

所述系统验证平台（105）内预先整合了测试激励中的硬件激励，使所述系统验证平台（105）具备各种软件激励对应的SOC芯片（101）的硬件运行环境；

对所述SOC芯片（101）仿真时，所述系统验证平台将接收到的外部的测试命令缓存在命令缓冲单元（106）中；系统验证平台（105）根据测试命令选择相应的软件激励，并编译软件激励的代码；系统验证平台（105）把编译过的软件激励加载到SOC芯片（101）的程序存储器（104）中；系统验证平台（105）把命令缓冲单元（106）中缓存的测试命令加载到SOC芯片（101）的命令存储器（102）中；SOC芯片（101）的处理器（103）在运行主循环体程序的状态下，查询到命令存储器（102）中有新的测试命令到来；处理器（103）根据测试命令的指示跳转到程序存储器（104）中运行软件激励程序，直至运行完毕；处理器（103）跳转回主循环体程序运行，循环查询命令存储器（102）中是否有新的测试命令到来。

5.如权利要求4所述的提高仿真效率的SOC系统验证装置，其特征在于，所述系统验证平台（105）还包括用于实时地监视SOC芯片（101）的运行情况的监视器（107）。

6.如权利要求4所述的提高仿真效率的SOC系统验证装置，其特征在于，所述SOC系统验证装置还包括采用图形用户界面或者脚本工具制成的用户操作平台（109），通过所述用户操作平台（109）发出外部的测试命令给所述系统验证平台（105）。

7.如权利要求4所述的提高仿真效率的SOC系统验证装置，其特征在于，所述命令存储器（102）为SOC芯片（101）自带的可访问的通用存储器。