KR102511104B1 - 메모리 테스트 장치 - Google Patents

메모리 테스트 장치 Download PDF

Info

Publication number
KR102511104B1
KR102511104B1 KR1020220071200A KR20220071200A KR102511104B1 KR 102511104 B1 KR102511104 B1 KR 102511104B1 KR 1020220071200 A KR1020220071200 A KR 1020220071200A KR 20220071200 A KR20220071200 A KR 20220071200A KR 102511104 B1 KR102511104 B1 KR 102511104B1
Authority
KR
South Korea
Prior art keywords
feature vector
address
command
extractor
workload
Prior art date
Application number
KR1020220071200A
Other languages
English (en)
Inventor
강유
채수현
박종민
장준기
이지용
심수연
예블라디미르
Original Assignee
삼성전자주식회사
서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020220071200A priority Critical patent/KR102511104B1/ko
Application granted granted Critical
Publication of KR102511104B1 publication Critical patent/KR102511104B1/ko
Priority to US18/301,842 priority patent/US20230401133A1/en
Priority to CN202310671424.XA priority patent/CN117238352A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

메모리 테스트 신뢰성이 향상된 메모리 테스트 장치가 제공된다. 몇몇 실시예에 따른 메모리 테스트 장치는, 복수의 메모리 셀들 각각에 포함된 커맨드를 바탕으로, 커맨드 특징(feature) 벡터를 추출하는 커맨드 특징 벡터 추출기, 및 복수의 메모리 셀들 각각에 포함된 어드레스 관련 정보를 바탕으로, 어드레스 특징 벡터를 추출하는 어드레스 특징 벡터 추출기를 포함한다.

Description

메모리 테스트 장치{Memory test device}
본 발명은 메모리 테스트 장치에 관한 것이다.
메모리 장치(예를 들어, DRAM 메모리 장치)의 품질 유지를 위해, 메모리 장치에 대한 불량을 유발하는 패턴(예를 들어, 메모리 장치 내의 메모리 셀과 관련된 정보를 바탕으로 한 워크로드(workload))을 확보하여, 실장 테스트를 진행할 수 있다. 즉, 메모리 장치에 대한 불량을 유발하는 패턴을 확보함으로써, 메모리 장치에 대한 테스트 커버리지(test coverage)를 강화할 수 있다.
이때, 메모리 장치에 대한 불량을 유발하는 패턴에 대해, 이미 알려진(known) 패턴과 알려지지 않은(unknown) 패턴으로 명확히 구분할 필요성이 대두된다.
본 발명이 해결하고자 하는 기술적 과제는 메모리 테스트 신뢰성이 향상된 메모리 테스트 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 테스트 장치는, 복수의 메모리 셀들 각각에 포함된 커맨드를 바탕으로, 커맨드 특징(feature) 벡터를 추출하는 커맨드 특징 벡터 추출기, 및 복수의 메모리 셀들 각각에 포함된 어드레스 관련 정보를 바탕으로, 어드레스 특징 벡터를 추출하는 어드레스 특징 벡터 추출기를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 테스트 장치는, 복수의 메모리 셀들에 대한 워크로드 시퀀스(sequence)를 바탕으로 생성된 특징 벡터를 바탕으로, 복수의 메모리 셀들에 대한 워크로드를 알려진(known) 워크로드와 알려지지 않은(unknown) 워크로드로 구분하는 클래스 감지기를 포함하되, 워크로드 시퀀스는, 복수의 메모리 셀들 각각에 대한 커맨드 및 어드레스 관련 정보를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 테스트 장치는, 복수의 메모리 셀들 각각에 포함된 커맨드를 바탕으로, 커맨드 특징(feature) 벡터를 추출하는 커맨드 특징 벡터 추출기, 복수의 메모리 셀들 각각에 포함된 어드레스 관련 정보를 바탕으로, 어드레스 특징 벡터를 추출하는 어드레스 특징 벡터 추출기, 커맨드 특징 벡터와 어드레스 특징 벡터를 포함하는 특징 벡터를 바탕으로, 복수의 메모리 셀들에 대한 워크로드를 알려진(known) 워크로드와 알려지지 않은(unknown) 워크로드로 구분하는 클래스 감지기를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 메모리 테스트 장치를 포함하는 메모리 테스트 시스템을 도시한 블록도이다.
도 2는 몇몇 실시예들에 따른 메모리 테스트 장치를 도시한 블록도이다.
도 3은 몇몇 실시예들에 따른 메모리 테스트 장치의 특징 벡터 추출기를 도시한 블록도이다.
도 4는 메모리 장치를 설명하기 위한 예시적인 블록도이다.
도 5는 메모리 장치의 뱅크를 설명하기 위한 예시적인 도면이다.
도 6은 워크로드 시퀀스를 설명하기 위한 예시적인 테이블이다.
도 7 및 도 8은 커맨드 특징 벡터 추출기의 동작을 설명하기 위한 도면들이다.
도 9는 어드레스 특징 벡터 추출기의 동작을 설명하기 위한 도면이다.
도 10은 클래스 감지기를 설명하기 위한 블록도이다.
도 11은 학습 특징 벡터를 수신받은 클래스 감지기의 동작을 설명하기 위한 흐름도이다.
도 12는 테스트 특징 벡터를 수신받은 클래스 감지기의 동작을 설명하기 위한 흐름도이다.
상세한 설명에서 사용되는 부 또는 유닛(unit), 모듈(module), 블록(block), ~기(~or, ~er) 등의 용어들을 참조하여 설명되는 구성 요소들 및 도면에 도시된 기능 블록들은 소프트웨어, 또는 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다. 예시적으로, 소프트웨어는 기계 코드, 펌웨어, 임베디드 코드, 및 애플리케이션 소프트웨어일 수 있다. 예를 들어, 하드웨어는 전기 회로, 전자 회로, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어들, 압력 센서, 관성 센서, 멤즈(microelectromechanical system; MEMS), 수동 소자, 또는 그것들의 조합을 포함할 수 있다.
도 1은 몇몇 실시예들에 따른 메모리 테스트 장치를 포함하는 메모리 테스트 시스템을 도시한 블록도이다.
도 1을 참조하면, 메모리 테스트 시스템(1)은 메모리 테스트 장치(10)와 스토리지 장치(20)를 포함한다.
메모리 테스트 장치(10)는 스토리지 장치(20) 내의 메모리 장치의 불량을 검출할 수 있다. 이하에서, 메모리 장치는 메모리 테스트 장치(10)가 테스트하는 스토리지 장치(20) 내에 포함된 것으로 설명한다. 더 자세히는, 메모리 테스트 장치(10)는 메모리 장치 내의 메모리 셀에 대한 불량을 검출할 수 있다.
메모리 테스트 장치(10)는 메모리 장치의 불량을 검출하기 위한 테스트 동작을 수행할 수 있다. 예를 들어, 메모리 테스트 장치(10)는 메모리 장치가 다양한 동작들(예를 들어, 쓰기, 또는 읽기 동작 등)을 정상적으로 수행하는 지를 판별하기 위한 테스트 동작을 수행할 수 있다.
메모리 장치는 휘발성 메모리 셀을 포함하는 메모리 장치일 수 있다. 예를 들어, 메모리 장치는 DRAM으로 구성된 메모리 장치일 수 있다.
메모리 테스트 장치(10)는 메모리 장치에 대한 테스트를 진행하기 위해, 메모리 장치에 불량을 유발하는 패턴(예를 들어, 워크로드(workload))을 미리 확보할 수 있다.
이때, 메모리 테스트 장치(10)는 메모리 장치에 불량을 유발하는 패턴이 기존에 알고 있던(known) 패턴인지, 기존에 알고 있지 않은(unknown) 패턴인지를 명확히 구분할 필요가 있다. 즉, 메모리 테스트 장치(10)가 메모리 장치에 불량을 유발하는 패턴이 기존에 알고 있지 않은 패턴이라고 판단되면, 이를 새로운 패턴으로 구분할 필요가 있다. 이를 통해, 메모리 테스트 장치(10)가 메모리 장치를 테스트할 때 수행하는 테스트 커버리지(test coverage)를 강화할 수 있다.
이하에서, 메모리 테스트 장치(10)의 구체적인 구성과 동작에 대해 자세히 설명한다.
도 2는 몇몇 실시예들에 따른 메모리 테스트 장치를 도시한 블록도이다.
도 2를 참조하면, 몇몇 실시예들에 따른 메모리 테스트 장치(10)는 특징 벡터 추출기(100)와 클래스 감지기(130)를 포함한다.
특징 벡터 추출기(100)는 메모리 장치 내 메모리 셀에 대한 워크로드를 바탕으로 특징 벡터들(CMD_vec_ft, 및 ADD_vec_ft)을 생성하고, 특징 벡터들(CMD_vec_ft, 및 ADD_vec_ft)을 클래스 감지기(130)로 전송한다.
클래스 감지기(130)는 특징 벡터 추출기(100)로부터 수신받은 특징 벡터들(CMD_vec_ft, 및 ADD_vec_ft)을 바탕으로, 메모리 장치의 워크로드에 대한 클래스를 감지하고, 이를 구분한다.
더 자세히는, 클래스 감지기(130)는 메모리 장치의 워크로드에 대해, 기존에 알고 있는(known) 클래스로 구분할 지, 기존에 알고 있지 않은(unknown) 클래스로 구분할 지 결정할 수 있다.
이하에서, 몇몇 실시예들에 따른 메모리 테스트 장치의 구성 및 동작을 자세히 설명한다.
도 3은 몇몇 실시예들에 따른 메모리 테스트 장치의 특징 벡터 추출기를 도시한 블록도이다.
도 3을 참조하면 특징 벡터 추출기(100)는 커맨드 특징 벡터 추출기(110)와 어드레스 특징 벡터 추출기(120)를 포함한다.
커맨드 특징 벡터 추출기(110)는 커맨드 필드 추출기(112)와 제1 추출기(114)를 포함한다.
커맨드 특징 벡터 추출기(110)는 메모리 테스트 장치(10)가 테스트하는 메모리 장치에 포함된 복수의 메모리 셀들 각각에 대한 커맨드를 바탕으로, 커맨드 특징(feature) 벡터(CMD_vec_ft)를 추출한다.
커맨드 특징 벡터 추출기(110)의 동작을 자세히 설명한다.
커맨드 필드 추출기(112)는 메모리 테스트 장치(10)가 테스트를 수행하는 메모리 장치에 포함된 복수의 메모리 셀들 각각에 포함된 커맨드를 추출한다. 또한, 제1 추출기(114)는 커맨드 필드 추출기(112)를 통해 추출된 커맨드를 바탕으로, 커맨드 특징 벡터(CMD_vec_ft)를 추출한다.
커맨드 특징 벡터 추출기(110)의 동작을 이하의 도 4 내지 도 8과 함께 설명한다.
도 4는 메모리 장치를 설명하기 위한 예시적인 블록도이다. 도 5는 메모리 장치의 뱅크를 설명하기 위한 예시적인 도면이다. 도 6은 워크로드 시퀀스를 설명하기 위한 예시적인 테이블이다. 도 7 및 도 8은 커맨드 특징 벡터 추출기의 동작을 설명하기 위한 도면들이다. 도 9는 어드레스 특징 벡터 추출기의 동작을 설명하기 위한 도면이다.
도 3 내지 도 6을 참조하면, 몇몇 실시예들에 따른 메모리 테스트 장치(10)는 복수의 랭크들(210, 및 212)을 포함한다. 복수의 랭크들(210, 및 212)는 본 도면에 제한되지 않고, 3개 이상이 될 수 있다.
복수의 랭크들 각각(예를 들어, 랭크 0(210))은 복수의 뱅크 그룹들(220, 및 222)을 포함한다. 복수의 뱅크 그룹들(220, 및 222)는 본 도면에 제한되지 않고, 3개 이상이 될 수 있다.
복수의 뱅크 그룹들(220, 및 222) 각각은 복수의 뱅크들(Bank 0 내지 Bank 3)을 포함한다. 복수의 뱅크 그룹들(220, 및 222) 각각에 포함된 복수의 뱅크들의 수는 본 도면에 제한되지 않는다.
복수의 뱅크들(Bank 0 내지 Bank 3) 각각은 복수의 메모리 셀들을 포함한다. 예를 들어, 제0 랭크(210)의 제0 뱅크 그룹(220)의 제0 뱅크(230)은 도 5와 같이 복수의 메모리 셀들을 포함할 수 있다.
예를 들어, 제0 뱅크(230)에 포함된 복수의 메모리 셀들 중 제1 메모리 셀(MC 1)은 도 6과 같이 제1 메모리 셀(MC 1)에 대한 워크로드를 포함할 수 있다.
워크로드는 메모리 셀에 대한 커맨드의 종류 및 어드레스 관련 정보를 포함할 수 있다.
커맨드의 종류(CMD)는 예를 들어, 메모리 셀이 활성화된 상태(ACT), 메모리 셀에 쓰기 동작이 수행된 상태(WRITE), 또는 메모리 셀에 리드 동작이 수행된 상태(READ) 등을 포함할 수 있다.
예를 들어, 제1 메모리 셀(MC 1)의 커맨드 종류는 제1 메모리 셀(MC 1)이 활성화된 상태(ACT)이고, 제2 메모리 셀(MC 2)의 커맨드 종류는 제2 메모리 셀(MC 2)에 대해 쓰기 동작이 수행된 상태(WRITE)일 수 있다.
어드레스 관련 정보는 메모리 셀의 어드레스 정보를 포함할 수 있다. 예를 들어, 어드레스 관련 정보는 메모리 셀이 위치한 랭크 주소(Rank), 랭크 주소 내 뱅크 그룹 주소(Bank Group), 뱅크 그룹 주소 내 뱅크 주소(Bank), 그리고 뱅크 주소 내 어드레스 주소(Address)를 포함할 수 있다.
예를 들어, 제1 메모리 셀(MC 1)은 제0 랭크의 제0 뱅크 그룹의 제0 뱅크의 제2 어드레스에 위치한 것을 제1 메모리 셀(MC 1)에 대한 어드레스 관련 정보로 포함할 수 있다. 다른 예를 들어, 제2 메모리 셀(MC 2)은 제0 랭크의 제0 뱅크 그룹의 제1 뱅크의 제1 어드레스에 위치한 것을 제2 메모리 셀(MC 1)에 대한 어드레스 관련 정보로 포함할 수 있다.
복수의 메모리 셀들 각각에 대한 워크로드들은 복수 개를 구성하여 하나의 워크로드 시퀀스(sequence)(Seq_WL)(예를 들어, 제1 워크로드 시퀀스(S1))를 구성할 수 있다.
도 7을 참조하면, 커맨드 필드 추출기(112)는 몇몇 실시예들에 따른 메모리 테스트 장치(10)가 테스트하는 메모리 장치에 포함된 복수의 메모리 셀들에 대한 워크로드를 바탕으로, 커맨드를 추출한다.
이때, 커맨드 필드 추출기(112)는 복수의 메모리 셀들 각각에 대한 커맨드의 종류에 따라, 서로 다른 숫자로 지정할 수 있다. 예를 들어, 쓰기(WRITE) 커맨드에 대해선 "1"로 지정하고, 활성화(ACT) 커맨드에 대해선 "2"로 지정할 수 있다. 커맨드 필드 추출기(112)가 복수의 메모리 셀들 각각에 대한 커맨드의 종류에 따라, 서로 다른 숫자로 지정하는 형식은 이에 제한되지 않는다.
커맨드 필드 추출기(112)는 복수의 워크로드 시퀀스들(S1, S2, S3, 및 S4)을 임의의 워크로드 풀로 나눌 수 있다. 예를 들어, 제1 워크로드 시퀀스(S1)와 제2 워크로드 시퀀스(S2)를 제1 워크로드 풀(WL pool 1)에 포함시키고, 제3 워크로드 시퀀스(S3)와 제4 워크로드 시퀀스(S4)를 제2 워크로드 풀(WL pool 2)에 포함시킬 수 있다.
커맨드 필드 추출기(112)는 복수의 워크로드 시퀀스들(S1, S2, S3, 및 S4) 각각에 포함된 커맨드 종류에 대한 정보를 추출하여, 복수의 워크로드 시퀀스들(S1, S2, S3, 및 S4) 각각에 대한 커맨드 필드를 구성시킬 수 있다.
예를 들어, 커맨드 필드 추출기(112)는 제1 워크로드 시퀀스(S1)의 커맨드 종류를 추출하여, 제1 워크로드 시퀀스(S1)에 포함된 커맨드 필드를 1, 3, 5, 1, 3으로 구성시킬 수 있다. 또한, 커맨드 필드 추출기(112)는 제2 워크로드 시퀀스(S2)의 커맨드 종류를 추출하여, 제2 워크로드 시퀀스(S2)에 포함된 커맨드 필드를 5, 1, 3, 5, 5으로 구성시킬 수 있다. 또한, 커맨드 필드 추출기(112)는 제3 워크로드 시퀀스(S3)의 커맨드 종류를 추출하여, 제3 워크로드 시퀀스(S3)에 포함된 커맨드 필드를 1, 3, 5, 5, 3으로 구성시킬 수 있다. 또한, 커맨드 필드 추출기(112)는 제4 워크로드 시퀀스(S4)의 커맨드 종류를 추출하여, 제4 워크로드 시퀀스(S4)에 포함된 커맨드 필드를 1, 1, 3, 5, 5으로 구성시킬 수 있다.
상술된 커맨드 필드를 구성하는 동작은 제1 추출기(114)가 수행할 수도 있다.
제1 추출기(114)는 n-gram 모델(n은 자연수)를 이용하여, 각각의 워크로드 풀들(예를 들어, 제1 워크로드 풀(WL pool 1), 및 제2 워크로드 풀(WL pool 2))에 포함된 워크로드 시퀀스들에 대한 커맨드 특징 벡터를 추출할 수 있다.
제1 추출기(114)가 Top-2 3-gram 모델을 사용하는 것으로 예를 들어 설명한다. 제1 추출기(114)는 제1 워크로드 풀(WL pool 1)에서 각각의 워크로드 시퀀스들(S1, 및 S2)에 대해서, 커맨드의 종류 중 빈도수가 2으로 가장 높은 커맨드의 종류를 선택할 수 있다. 예를 들어, 제1 추출기(114)는 제1 워크로드 시퀀스(S1)와 제2 워크로드 시퀀스(S2)에서 연속하여 배열된 커맨드의 종류가 "1 3 5"인 것을 확인할 수 있다. 또한, 제1 추출기(114)는 제1 워크로드 시퀀스(S1)와 제2 워크로드 시퀀스(S2)에서 연속하여 배열된 커맨드의 종류가 "5 1 3"인 것을 확인할 수 있다.
즉, 제1 추출기(114)는 제1 워크로드 풀(WL pool 1)에서 제1 워크로드 시퀀스(S1)와 제2 워크로드 시퀀스(S2) 각각에 나열된 커맨드의 종류 "1 3 5"와 "5 1 3"가 두 개 발생했다는 정보를 생성한다. 이를 통해, (135, 2) 및 (513, 2)와 같이, 제1 워크로드 풀(WL pool 1)에 "1 3 5"가 2번 나타나고, "5 1 3"이 2번 나타났다는 정보를 생성한다.
또한, 제1 추출기(114)는 제1 워크로드 시퀀스(S1)에서 "3 5 1"에 한 번 발생하고, 제2 워크로드 시퀀스(S2)에서 "3 5 5"가 한 번 발생했다는 정보를 바탕으로, (351, 1) 및 (355, 1)과 같은 정보를 생성할 수 있다.
마찬가지로, 제1 추출기(114)가 Top-2 3-gram 모델을 사용하는 것으로 예를 들어 설명한다. 제1 추출기(114)는 제2 워크로드 풀(WL pool 2)에서 각각의 워크로드 시퀀스들(S3, 및 S4)에 대해서, 커맨드의 종류 중 빈도수가 2로 가장 높은 커맨드의 종류를 선택할 수 있다. 예를 들어, 제1 추출기(114)는 제3 워크로드 시퀀스(S3)와 제4 워크로드 시퀀스(S4)에서 연속하여 배열된 커맨드의 종류가 "1 3 5"인 것을 확인할 수 있다. 또한, 제1 추출기(114)는 제3 워크로드 시퀀스(S3)와 제4 워크로드 시퀀스(S4)에서 연속하여 배열된 커맨드의 종류가 "3 5 5"인 것을 확인할 수 있다.
즉, 제1 추출기(114)는 제2 워크로드 풀(WL pool 2)에서 제3 워크로드 시퀀스(S3)와 제4 워크로드 시퀀스(S4) 각각에 나열된 커맨드의 종류 "1 3 5"와 "3 5 5"가 두 개 발생했다는 정보를 생성한다. 이를 통해, (135, 2) 및 (355, 2)와 같이, 제2 워크로드 풀(WL pool 2)에 "1 3 5"가 2번 나타나고, "3 5 5"이 2번 나타났다는 정보를 생성한다.
또한, 제1 추출기(114)는 제3 워크로드 시퀀스(S3)에서 "5 5 3"에 한 번 발생하고, 제4 워크로드 시퀀스(S4)에서 "1 1 3"가 한 번 발생했다는 정보를 바탕으로, (553, 1) 및 (113, 1)과 같은 정보를 생성할 수 있다.
도 8을 참조하면, 제1 추출기(114)가 생성한 정보들을 바탕으로 커맨드 특징 벡터(CMD_vec_ft)를 생성할 수 있다.
제1 추출기(114)가 Top-2 3-gram 모델을 사용하는 것으로 예를 들면, 도 7에서 생성한 정보들 중, 2번의 빈도수를 갖는 커맨드의 종류들("1 3 5", "5 1 3", 및 "3 5 5") 세 개에 대한 정보만을 가지고, 복수의 워크로드 시퀀스들에 대한 커맨드 특징 벡터를 추출한다.
예를 들어, 커맨드 특징 벡터(CMD_vec_ft)는 제1 워크로드 시퀀스(S1)에 대해, 커맨드 종류가 "1 3 5"가 1번, "5 1 3"이 1번, "3 5 5"가 0번 들어있음을 나타낼 수 있는 행렬 벡터를 포함한다. 또한, 커맨드 특징 벡터(CMD_vec_ft)는 제2 워크로드 시퀀스(S2)에 대해, 커맨드 종류가 "1 3 5"가 1번, "5 1 3"이 1번, "3 5 5"가 0번 들어있음을 나타낼 수 있는 행렬 벡터를 포함한다. 또한, 커맨드 특징 벡터(CMD_vec_ft)는 제3 워크로드 시퀀스(S3)에 대해, 커맨드 종류가 "1 3 5"가 1번, "5 1 3"이 0번, "3 5 5"가 1번 들어있음을 나타낼 수 있는 행렬 벡터를 포함한다. 또한, 커맨드 특징 벡터(CMD_vec_ft)는 제4 워크로드 시퀀스(S4)에 대해, 커맨드 종류가 "1 3 5"가 1번, "5 1 3"이 0번, "3 5 5"가 1번 들어있음을 나타낼 수 있는 행렬 벡터를 포함한다.
이어서, 도 3의 어드레스 특징 벡터 추출기(120)의 동작을 설명한다.
도 3을 다시 참조하면, 어드레스 특징 벡터 추출기(120)는 어드레스 필드 추출기(122)와 제2 추출기(124)를 포함한다.
어드레스 필드 추출기(122)는 몇몇 실시예들에 따른 메모리 테스트 장치(10)가 테스트하는 메모리 장치에 포함된 복수의 메모리 셀들에 대한 어드레스 관련 정보를 추출할 수 있다.
제2 추출기(124)는 어드레스 필드 추출기(122)가 추출한 어드레스 관련 정보를 바탕으로, 어드레스 특징 벡터(ADD_vec_ft)를 추출할 수 있다.
더 자세히는, 제2 추출기(124)는 도 4 내지 도 6에서 설명된 복수의 랭크들(210, 및 212)에 대한 랭크 필드를 추출하고, 복수의 뱅크 그룹들(220, 및 222)에 대한 뱅크 그룹 필드를 추출하고, 복수의 뱅크들(Bank 0 내지 Bank 3)에 대한 뱅크 필드를 추출할 수 있다. 상술된 랭크 필드, 뱅크 그룹 필드, 및 뱅크 필드들은 이에 제한되지 않고, 어드레스 필드 추출기(122)로부터 추출될 수도 있다.
즉, 제2 추출기(124)는 추출된 랭크 필드, 뱅크 그룹 필드, 및 뱅크 필드들을 바탕으로, 어드레스 필드 추출기(122)를 통해 추출된 어드레스 관련 정보들을 함께 이용하여 어드레스 특징 벡터(ADD_vec_ft)를 생성할 수 있다.
이에 대한 동작을 도 9를 통해 자세히 살펴본다.
도 9를 참조하면, 어드레스 필드 추출기(122)는 랭크 필드, 뱅크 그룹 필드, 및 뱅크 필드들에 대한 특징 벡터들을 추출하고, 어드레스 필드에 대한 특징 벡터를 따로 추출할 수 있다.
이에 제한되지 않고, 랭크 필드, 뱅크 그룹 필드, 및 뱅크 필드들에 대한 특징 벡터들은 제2 추출기(124)를 통해 추출될 수도 있다.
이후, 제2 추출기(124)는 복수의 메모리 셀들을 복수의 블록들(BLK1, BLK2, BLK3, 및 BLK4)로 영역을 나눌 수 있다. 복수의 메모리 셀들을 복수의 블록들(BLK1, BLK2, BLK3, 및 BLK4)로 나누는 크기는 본 도면에 제한되지 않고 임의적일 수 있다.
제2 추출기(124)는 복수의 블록들(BLK1, BLK2, BLK3, 및 BLK4) 각각에 대해, 엑세스된 횟수를 바탕으로, 어드레스 카운트 벡터(ADD_CNT_vec)를 생성할 수 있다. 예를 들어, 제2 추출기(124)는 제1 블록(BLK 1)에 포함된 메모리 셀들 중 하나의 셀에 대한 엑세스가 3회고, 다른 하나의 셀에 대한 엑세스가 1회고, 다른 하나의 셀에 대한 엑세스가 2회인 것을 판단하여, 제1 블록(BLK 1)에 총 6번의 엑세스가 이루어진 것을 판단할 수 있다.
제2 블록(BLK 2)과 제3 블록(BLK 3)에 대한 엑세스는 없는 것으로 판단할 수 있다.
이후, 제4 블록(BLK 4)에 포함된 메모리 셀들 중 하나의 셀에 1번의 엑세스가 시도된 것을 판단한다.
이를 통해, 제2 추출기(124)는 어드레스 카운트 벡터(ADD_CNT_vec)를 생성한다.
이를 바탕으로, 제2 추출기(124)는 메모리 장치에 포함된 독립적인 뱅크에 대한 접근 횟수를 바탕으로 생성된 뱅크 카운트 벡터와, 메모리 장치에 포함된 복수의 메모리 셀들에 대한 엑세스 횟수를 바탕으로 생성된 어드레스 카운트 벡터(ADD_CNT_vec)를 모아, 메모리 장치의 모든 메모리 셀들에 대한 어드레스 특징 벡터(ADD_vec_ft)를 생성할 수 있다.
몇몇 실시예들에 따른 어드레스 필드 추출기(122)는 예를 들어, 도 4에 도시된 랭크들(210, 및 212), 랭크들(210, 및 212) 각각에 포함된 뱅크 그룹들(220, 및 222), 그리고 뱅크 그룹들(220, 및 222) 각각에 포함된 뱅크들(Bank 0, Bank 1, Bank 2, 및 Bank 3) 각각에 대한 특징 벡터를 추출할 수 있다.
즉, 2개의 랭크들(210, 및 212), 랭크들(210, 및 212) 각각에 포함된 2 개의 뱅크 그룹들(220, 및 222), 그리고 뱅크 그룹들(220, 및 222) 각각에 포함된 4개의 뱅크들(Bank 0, Bank 1, Bank 2, 및 Bank 3) 총 2x2x4=16개의 억세스 루트 각각에 대한 억세스 횟수를 카운팅하여 뱅크 카운트 벡터가 생성될 수 있다.
다시 도 2를 참조하면, 특징 벡터 추출기(100)를 통해 생성된 커맨드 특징 벡터(CMD_vec_ft)와 어드레스 특징 벡터(ADD_vec_ft)가 클래스 감지기(130)로 전송된다. 클래스 감지기(130)는 특징 벡터 추출기(100)를 통해 수신된 커맨드 특징 벡터(CMD_vec_ft)와 어드레스 특징 벡터(ADD_vec_ft)를 바탕으로, 특징 벡터들이 알려진 클래스에 해당하는지, 알려지지 않은 클래스에 해당하는지 분류할 수 있다.
이하에서, 클래스 감지기(130)의 구성 및 동작을 자세히 살펴본다.
도 10은 클래스 감지기를 설명하기 위한 블록도이다.
클래스 감지기(130)는 학습 특징 벡터(kn_vec_ft)를 수신하는 SVD(Singular Value Decomposition) 생성기(131)와 훈련부(132)를 포함한다. 또한, 클래스 감지기(130)는 테스트 특징 벡터(unkn_vec_ft)를 수신하는 예측기(136)를 포함한다.
특징 벡터(vec_ft)는 참고적으로, 상술된 커맨드 특징 벡터(CMD_vec_ft)와 어드레스 특징 벡터(ADD_vec_ft)를 통칭한다.
SVD 생성기(131)는 학습 특징 벡터(kn_vec_ft)를 수신받고, 수신된 학습 특징 벡터(kn_vec_ft)를 바탕으로 특이값 분해(Singular Value Decomposition)를 수행한다.
예를 들어, 학습 특징 벡터(kn_vec_ft)가 수학식 1과 같이 실수 집합의 원소라 가정한다.
Figure 112022061105472-pat00001
수학식 1
수학식 1에서, w는 특정 클래스(class)를 가리키며, XW는 클래스 w의 학습 특징 벡터(kn_vec_ft)들의 모음 행렬이고, NW는 클래스 w의 특징 벡터(kn_vec_ft)들의 개수이며, F는 워크로드 각각에 대한 특징 벡터(kn_vec_ft)의 크기이다.
이후, SVD 생성기(131)는 수학식 2와 같이 학습 특징 벡터(kn_vec_ft)들의 모음 행렬에 대해서, 특이값 분해를 수행한다.
Figure 112022061105472-pat00002
수학식 2
Figure 112022061105472-pat00003
는 좌 특이 벡터 행렬(left-singular vector matrix)이며,
Figure 112022061105472-pat00004
는 우 특이 벡터 행렬(Right Singular Vector matrix, RSV)이며,
Figure 112022061105472-pat00005
는 대각선 원소가 음수가 아닌 대각 행렬이다.
클래스 감지기(130)는 RSV 추출기(133)를 포함한다.
RSV 추출기(133)는 SVD 생성기(131)를 통해 수행된 특이값 분해를 바탕으로, 우 특이 벡터를 추출한다.
우 특이 벡터는 아래의 수학식 3과 같이 각각의 워크로드에 따른 특징 벡터들에 대한 실수 집합의 원소일 수 있다.
Figure 112022061105472-pat00006
수학식 3
VW는 RSV 추출기(133)를 통해 추출된 우 특이 벡터 행렬이며, RW는 특이값 분해 계산에서 근사를 위해 활용하는 값으로, 목표 계수(target rank)가 될 수 있다.
클래스 감지기(130)는 제1 에러 계산기(134)를 포함한다.
제1 에러 계산기(134)는 아래의 수학식 4를 통해, 제1 재구성 오차(reconstruction error))를 계산한다.
제1 재구성 오차 =
Figure 112022061105472-pat00007
수학식 4
제1 재구성 오차는 제1 에러 계산기(134)를 통해, 수학식 4와 같이 유클리디안 거리를 통해 계산될 수 잇다. T는 전치 행렬을 나타내는 기호이다.
클래스 감지기(130)는 임계값 계산기(135)를 포함한다.
임계값 계산기(135)는 아래의 수학식 5를 통해, 임계값을 구한다.
Figure 112022061105472-pat00008
수학식 5
Figure 112022061105472-pat00009
는 제1 에러 계산기(134)를 통해 계산된 제1 재구성 오차들을 바탕으로 계산된 임계값이다.
Figure 112022061105472-pat00010
는 제1 에러 계산기(134)를 통해 계산된 제1 재구성 오차들에 대한 평균값이다.
Figure 112022061105472-pat00011
는 가중치이다. 예를 들어, 가중치는 1이상 3이하의 값을 가질 수 있다.
Figure 112022061105472-pat00012
는 제1 에러 계산기(134)를 통해 계산된 제1 재구성 오차들에 대한 표준 편차값이다.
훈련부(132)는 학습 특징 벡터(kn_vec_ft)를 바탕으로, 기계 학습을 수행할 수 있다. 기계 학습은 예를 들어, MLP(Multi Layer Perceptron)을 통해 수행될 수 있으나, 훈련부(132)가 수행하는 기계 학습은 이에 제한되는 것은 아니다.
예측기(136)는 테스트 특징 벡터(unkn_vec_ft)와 훈련부(132)를 통해 학습된 학습 결과를 수신받는다.
예측기(136)가 수신받는 테스트 특징 벡터(unkn_vec_ft)는 아래의 수학식 6과 같을 수 있다.
Figure 112022061105472-pat00013
수학식 6
x'는 테스트 특징 벡터(unkn_vec_ft)이며, 테스트 특징 벡터(unkn_vec_ft)는 특징 벡터(vec_ft)들의 집합에 대한 원소일 수 있다.
예측기(136)는 훈련부(132)를 통해 학습된 결과를 바탕으로, 테스트 특징 벡터(unkn_vec_ft)를 특정 클래스인 것으로 예측한다.
예를 들어, 예측기(136)는 테스트 특징 벡터(unkn_vec_ft)를
Figure 112022061105472-pat00014
로 라벨링된 클래스인 것으로 예측한다. 즉, 클래스 감지기(130)는 테스트 특징 벡터(unkn_vec_ft)를 일부 클래스로 예측하고, 해당 예측이 맞으면 테스트 특징 벡터(unkn_vec_ft)를 예측된 클래스인 것으로 분류하고, 그렇지 않으면 새로운 클래스로 분류하는 작업을 수행한다. 이하에서 자세히 살펴본다.
클래스 감지기(130)는 제2 에러 계산기(137)를 포함한다. 제2 에러 계산기(137)는 RSV 추출기(133)를 통해 추출된 우 특이 벡터를 수신하여, 제2 재구성 오차를 계산한다. 즉, 클래스 감지기(130)는 제2 에러 계산기(137)가 계산한 제2 재구성 오차를 이용하여 테스트 특징 벡터(unkn_vec_ft)에 대한 클래스 분류 작업을 수행할 수 있다.
제2 에러 계산기(137)는 수학식 7을 바탕으로 제2 재구성 오차를 구할 수 있다.
Figure 112022061105472-pat00015
수학식 7
클래스 감지기(130)는 비교기(138)를 포함한다. 비교기(138)는 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차와, 임계값 계산기(135)를 통해 계산된 임계값을 비교하여, 예측기(136)를 통해 예측된 테스트 특징 벡터(unkn_vec_ft)의 클래스 분류를 수행한다.
더 자세히는, 비교기(138)는 아래의 수학식 8을 바탕으로, 비교를 수행한다.
Figure 112022061105472-pat00016
<
Figure 112022061105472-pat00017
수학식 8
비교기(138)는 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차가 임계값 계산기(135)를 통해 생성된 임계값보다 작은 지 판단하고, 판단한 결과를 분류기(139)로 전송한다.
분류기(139)는 비교기(138)를 통해 비교된 결과를 바탕으로, 테스트 특징 벡터(unkn_vec_ft)에 대한 클래스 분류를 수행한다.
예를 들어, 분류기(139)는 비교기(138)를 통해 비교된 결과, 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차가 임계값보다 작다고 판단되었다면, 예측기(136)의 예측이 옳은 것으로 판단하고, 테스트 특징 벡터(unkn_vec_ft)에 대한 클래스를 예측기(136)가 예측한 클래스인 것으로 분류한다.
그렇지 않고, 분류기(139)는 비교기(138)를 통해 비교된 결과, 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차가 임계값보다 작지 않다고 판단되었다면, 예측기(136)의 예측이 틀린 것으로 판단하고, 테스트 특징 벡터(unkn_vec_ft)에 대한 클래스를 새로운 클래스인 것으로 분류한다.
이하에서, 흐름도들을 바탕으로, 클래스 감지기(130)의 동작을 자세히 살펴본다. 설명을 간략히 하기 위해, 도 10을 통해 서술된 설명과 중복된 내용은 생략한다.
도 11은 알려진 특징 벡터를 수신받은 클래스 감지기의 동작을 설명하기 위한 흐름도이다.
도 10 및 도 11을 참조하면, 클래스 감지기(130)는 SVD(Singular Value Decomposition) 생성기(131)와 훈련부(132)를 통해 학습 특징 벡터(kn_vec_ft)를 수신한다(S100).
이후, SVD 생성기(131)를 통해, 수신된 학습 특징 벡터(kn_vec_ft)를 바탕으로 특이값 분해(Singular Value Decomposition)를 수행한다(S110).
이후, RSV 추출기(133)를 통해, SVD 생성기(131)를 통해 수행된 특이값 분해를 바탕으로, 우 특이 벡터를 추출한다(S120).
이후, 제1 에러 계산기(134)를 통해, 제1 재구성 오차(reconstruction error))를 계산한다(S130).
이후, 임계값 계산기(135)를 통해, 임계값을 구한다(S140).
도 12는 알려지지 않은 특징 벡터를 수신받은 클래스 감지기의 동작을 설명하기 위한 흐름도이다.
도 10 및 도 12를 참조하면, 클래스 감지기(130)는 예측기(136)를 통해, 테스트 특징 벡터(unkn_vec_ft)를 수신한다(S200).
이후, 예측기(136)는 수신받는 테스트 특징 벡터(unkn_vec_ft)를, 훈련부(132)를 통해 학습된 학습 결과를 바탕으로, 클래스를 예측한다(S210).
이후, 제2 에러 계산기(137)는 RSV 추출기(133)를 통해 추출된 우 특이 벡터를 수신하여, 제2 재구성 오차를 계산한다(S220).
이후, 비교기(138)는 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차와 임계값 계산기(135)를 통해 생성된 임계값을 비교한다(S230).
이때, 분류기(139)는 비교기(138)를 통해 비교된 결과를 바탕으로, 테스트 특징 벡터(unkn_vec_ft)에 대한 클래스 분류를 수행한다.
예를 들어, 분류기(139)는 비교기(138)를 통해 비교된 결과, 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차가 임계값보다 작은지 판단한다(S240).
만약, 분류기(139)는 비교기(138)를 통해 비교된 결과, 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차가 임계값보다 작다고 판단되었다면(Y), 예측기(136)의 예측이 옳은 것으로 판단하고, 테스트 특징 벡터(unkn_vec_ft)에 대한 클래스를 예측기(136)가 예측한 클래스인 것으로 분류한다(S250).
그렇지 않고, 분류기(139)는 비교기(138)를 통해 비교된 결과, 제2 에러 계산기(137)를 통해 계산된 제2 재구성 오차가 임계값보다 작지 않다고 판단되었다면(N), 예측기(136)의 예측이 틀린 것으로 판단하고, 테스트 특징 벡터(unkn_vec_ft)에 대한 클래스를 새로운 클래스인 것으로 분류한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 메모리 테스트 시스템 10: 메모리 테스트 장치 20: 스토리지 장치 100: 특징 벡터 추출기 110: 커맨드 특징 벡터 추출기(110) 112: 커맨드 필드 추출기 114: 제1 추출기 120: 어드레스 특징 벡터 추출기 122: 어드레스 필드 추출기 124: 제2 추출기 130: 클래스 감지기 131: SVD 생성기 132: 훈련부 133: RSV 추출기 134: 제1 에러 계산기 135: 임계값 계산기 136: 예측기 137: 제2 에러 계산기 138: 비교기 139: 분류기

Claims (10)

  1. 복수의 메모리 셀들 각각에 포함된 커맨드와, 상기 커맨드의 종류를 바탕으로, 상기 커맨드의 종류가 반영된 커맨드 특징(feature) 벡터를 추출하는 커맨드 특징 벡터 추출기; 및
    상기 복수의 메모리 셀들 각각에 대한 랭크 주소, 뱅크 그룹 주소, 및 어드레스 주소가 포함된 어드레스 관련 정보를 바탕으로, 어드레스 특징 벡터를 추출하는 어드레스 특징 벡터 추출기를 포함하는 메모리 테스트 장치.
  2. 제 1항에 있어서,
    상기 커맨드 특징 벡터 추출기는,
    상기 복수의 메모리 셀들에 포함된 상기 커맨드를 추출하는 커맨드 필드 추출기와,
    상기 커맨드 필드 추출기를 통해 추출된 상기 커맨드를 바탕으로, 상기 커맨드 특징 벡터를 추출하는 제1 추출기를 포함하는 메모리 테스트 장치.
  3. 제 2항에 있어서,
    상기 제1 추출기는,
    n-gram 모델(n은 자연수)을 이용하여 상기 커맨드 특징 벡터를 추출하는 메모리 테스트 장치.
  4. 제 1항에 있어서,
    상기 어드레스 특징 벡터 추출기는,
    상기 복수의 메모리 셀들에 포함된 상기 어드레스 관련 정보를 추출하는 어드레스 필드 추출기와,
    상기 어드레스 필드 추출기를 통해 추출된 상기 어드레스 관련 정보를 바탕으로, 상기 어드레스 특징 벡터를 추출하는 제2 추출기를 포함하는 메모리 테스트 장치.
  5. 복수의 메모리 셀들에 대한 워크로드 시퀀스(sequence)를 바탕으로 생성된 특징 벡터를 바탕으로, 상기 복수의 메모리 셀들에 대한 워크로드를 알려진(known) 워크로드와 알려지지 않은(unknown) 워크로드로 구분하는 클래스 감지기를 포함하되,
    상기 워크로드 시퀀스는,
    상기 복수의 메모리 셀들 각각에 대한 커맨드 및 어드레스 관련 정보를 포함하며,
    상기 특징 벡터는,
    상기 워크로드 시퀀스의 상기 커맨드와, 상기 커맨드의 종류를 바탕으로 생성된 상기 커맨드의 종류가 반영된 커맨드 특징 벡터와,
    상기 워크로드 시퀀스의 랭크 주소, 뱅크 그룹 주소, 및 어드레스 주소가 포함된 상기 어드레스 관련 정보를 바탕으로 생성된 어드레스 특징 벡터를 포함하는 메모리 테스트 장치.
  6. 삭제
  7. 제 5항에 있어서,
    상기 클래스 감지기는,
    상기 특징 벡터 중 학습 특징 벡터를 수신하여, 상기 학습 특징 벡터에 대해 특이값 분해(Singular Value Decomposition, SVD)를 수행하는 SVD 생성기와,
    상기 학습 특징 벡터를 바탕으로 클래스 분류 학습을 수행하는 훈련부를 포함하는 메모리 테스트 장치.
  8. 복수의 메모리 셀들 각각에 포함된 커맨드와 상기 커맨드의 종류를 바탕으로, 상기 커맨드의 종류가 반영된 커맨드 특징(feature) 벡터를 추출하는 커맨드 특징 벡터 추출기와, 상기 복수의 메모리 셀들 각각에 대한 랭크 주소, 뱅크 그룹 주소, 및 어드레스 주소가 포함된 어드레스 관련 정보를 바탕으로, 어드레스 특징 벡터를 추출하는 어드레스 특징 벡터 추출기를 포함하는 특징 벡터 추출기; 및
    상기 커맨드 특징 벡터와 상기 어드레스 특징 벡터를 포함하는 특징 벡터를 바탕으로, 상기 복수의 메모리 셀들에 대한 워크로드를 알려진(known) 워크로드와 알려지지 않은(unknown) 워크로드로 구분하는 클래스 감지기를 포함하는 메모리 테스트 장치.
  9. 제 8항에 있어서,
    상기 커맨드 특징 벡터 추출기는, 상기 복수의 메모리 셀들에 포함된 상기 커맨드를 추출하는 커맨드 필드 추출기와, 상기 커맨드 필드 추출기를 통해 추출된 상기 커맨드를 바탕으로, 상기 커맨드 특징 벡터를 추출하는 제1 추출기를 포함하고,
    상기 어드레스 특징 벡터 추출기는, 상기 복수의 메모리 셀들에 포함된 상기 어드레스 관련 정보를 추출하는 어드레스 필드 추출기와, 상기 어드레스 필드 추출기를 통해 추출된 상기 어드레스 관련 정보를 바탕으로, 상기 어드레스 특징 벡터를 추출하는 제2 추출기를 포함하는 메모리 테스트 장치.
  10. 제 9항에 있어서,
    상기 클래스 감지기는,
    상기 특징 벡터 중 학습 특징 벡터를 수신하여, 상기 학습 특징 벡터에 대해 특이값 분해(Singular Value Decomposition, SVD)를 수행하는 SVD 생성기와,
    상기 학습 특징 벡터를 바탕으로 클래스 분류 학습을 수행하는 훈련부와,
    상기 특징 벡터 중 테스트 특징 벡터를 수신하고, 상기 훈련부를 통해 생성된 클래스 분류 학습 결과를 바탕으로, 상기 테스트 특징 벡터를 적어도 하나의 클래스로 예측하는 예측기와,
    상기 SVD 생성기를 통해 생성된 특이값 분해값을 바탕으로 우 특이 벡터(Right Singular Vector, RSV)를 추출하는 RSV 추출기와,
    상기 RSV 추출기를 통해 추출된 우 특이 벡터값을 바탕으로 제1 재구성 오차(reconstruction error)를 계산하는 제1 에러 계산기와,
    상기 제1 재구성 오차를 바탕으로 임계값을 생성하는 임계값 계산기와,
    상기 우 특이 벡터값과 상기 예측기를 통해 예측된 클래스 사이의 제2 재구성 오차를 계산하는 제2 에러 계산기와,
    상기 임계값과, 상기 제2 재구성 오차를 비교하는 비교기와,
    상기 비교기가 비교한 결과를 바탕으로, 상기 테스트 특징 벡터를 분류하는 분류기를 포함하는 메모리 테스트 장치.
KR1020220071200A 2022-06-13 2022-06-13 메모리 테스트 장치 KR102511104B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220071200A KR102511104B1 (ko) 2022-06-13 2022-06-13 메모리 테스트 장치
US18/301,842 US20230401133A1 (en) 2022-06-13 2023-04-17 Memory test drive
CN202310671424.XA CN117238352A (zh) 2022-06-13 2023-06-07 存储器测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220071200A KR102511104B1 (ko) 2022-06-13 2022-06-13 메모리 테스트 장치

Publications (1)

Publication Number Publication Date
KR102511104B1 true KR102511104B1 (ko) 2023-03-15

Family

ID=85512193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220071200A KR102511104B1 (ko) 2022-06-13 2022-06-13 메모리 테스트 장치

Country Status (3)

Country Link
US (1) US20230401133A1 (ko)
KR (1) KR102511104B1 (ko)
CN (1) CN117238352A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046375A (ko) * 2011-10-27 2013-05-07 마이시 일렉트로닉 (상하이) 엘티디 메모리를 시험하기 위한 시스템 및 방법
KR20130104732A (ko) * 2012-03-15 2013-09-25 에스케이하이닉스 주식회사 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
KR20190112414A (ko) * 2018-03-26 2019-10-07 에스케이하이닉스 주식회사 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
KR20210103069A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 메모리 테스트 장치 및 이의 동작 방법
KR20220058127A (ko) * 2020-10-30 2022-05-09 에스케이하이닉스 주식회사 컴퓨팅 시스템 및 그 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046375A (ko) * 2011-10-27 2013-05-07 마이시 일렉트로닉 (상하이) 엘티디 메모리를 시험하기 위한 시스템 및 방법
KR20130104732A (ko) * 2012-03-15 2013-09-25 에스케이하이닉스 주식회사 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
KR20190112414A (ko) * 2018-03-26 2019-10-07 에스케이하이닉스 주식회사 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
KR20210103069A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 메모리 테스트 장치 및 이의 동작 방법
KR20220058127A (ko) * 2020-10-30 2022-05-09 에스케이하이닉스 주식회사 컴퓨팅 시스템 및 그 동작 방법

Also Published As

Publication number Publication date
CN117238352A (zh) 2023-12-15
US20230401133A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
CN112784881B (zh) 网络异常流量检测方法、模型及系统
Mallapragada et al. Active query selection for semi-supervised clustering
US20040022442A1 (en) Method and system for face detection using pattern classifier
KR20160083127A (ko) 얼굴 이미지 인식 방법 및 시스템
USRE47830E1 (en) Computing device and method using associative pattern memory using recognition codes for input patterns
CN111612039A (zh) 异常用户识别的方法及装置、存储介质、电子设备
JPH05189401A (ja) データ分類方法および装置
CN112491796A (zh) 一种基于卷积神经网络的入侵检测及语义决策树量化解释方法
US20200065707A1 (en) Learning device and learning method
CN108877947B (zh) 基于迭代均值聚类的深度样本学习方法
CN114821825A (zh) 一种多粒度人脸伪造检测方法、系统、设备和介质
KR102511104B1 (ko) 메모리 테스트 장치
Lu et al. Resolving extreme jet substructure
CN111863135B (zh) 一种假阳性结构变异过滤方法、存储介质及计算设备
CN116413587B (zh) 回退路径的选择方法和装置
Marian et al. Software defect detection using self-organizing maps
CN114528441A (zh) 一种图结构数据节点分类方法、装置及电子设备
CN114140246A (zh) 模型训练方法、欺诈交易识别方法、装置和计算机设备
CN113420777A (zh) 异常日志检测方法、装置存储介质及设备
Margapuri et al. Detection of unknown galaxy types in large databases of galaxy images
CN111290369A (zh) 一种基于半监督递归特征保留的故障诊断方法
Shi et al. Unreliable partial label learning with recursive separation
KR102429120B1 (ko) 학습모델 기반 인간 ppar 감마의 길항제 예측 방법 및 분석장치
KR102646887B1 (ko) 이미지 픽셀의 위치 가중치 설정을 포함하는 이상 탐지 방법 및 장치
US20220222586A1 (en) Recording medium, information processing method, and information processing apparatus

Legal Events

Date Code Title Description
GRNT Written decision to grant