JPS62229452A - 周辺モジユ−ルアクセス方式 - Google Patents

周辺モジユ−ルアクセス方式

Info

Publication number
JPS62229452A
JPS62229452A JP61071163A JP7116386A JPS62229452A JP S62229452 A JPS62229452 A JP S62229452A JP 61071163 A JP61071163 A JP 61071163A JP 7116386 A JP7116386 A JP 7116386A JP S62229452 A JPS62229452 A JP S62229452A
Authority
JP
Japan
Prior art keywords
peripheral
module
peripheral module
cpu
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61071163A
Other languages
English (en)
Other versions
JPH0460260B2 (ja
Inventor
Akira Oba
章 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61071163A priority Critical patent/JPS62229452A/ja
Publication of JPS62229452A publication Critical patent/JPS62229452A/ja
Publication of JPH0460260B2 publication Critical patent/JPH0460260B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータを応用した計算機シス
テム等に使用して好適な周辺モジュールアクセス方式に
係わり、特に中央演算処理ユニット(以下、CPUと指
称する)モジュールが複数の周辺モジュールをアクセス
する場合の周辺モジュールアクセス方式の改良に関する
〔従来の技術〕
一般に、計算機システムは第3図に示すような模式的な
構成で表わすことができる。この計算機システムは、マ
ザーボード1に、CPUモジュール2のほか、?!数種
類の周辺モジュール31゜322・・・が接続され、こ
れらCPUモジュール2と各周辺モジュール31,32
 、・・・とがマザーボード1を介してデータの授受を
行う構成となっている。
ところで、従来、CPUモジュール2が特定の周辺モジ
ュールをセレクトしてデータを層込んだり、データを読
出したりする手段として、各周辺モジュール31.32
 、・・・にそれぞれ第4図に示すような周辺モジュー
ルセレク!・回路10を付加し、モジュールのセレクト
信号を作成している。
この周辺モジュールセレクト回路10は、自己の周辺モ
ジュール例えば35を特定するためのセレクト値゛1”
、0″、゛1°′を予めセレクト設定部11により設定
するとともに、このセレクト、Wiとマザーボード1の
アドレスライン121〜123のアドレス値とを比較し
、アドレス値がセレクト値に一致したとき、自己の周辺
モジュール3sがアクセスされた旨の信号13を出力す
るものである。14はアクセス信号ライン、15はマザ
ーボード1と各周辺モジュール31.32・・・どの接
#!を部分を示す。
第5図はCPUモジュール2から各周辺モジュール31
.32・・・を見たときのアクセスエリアを模式的に集
合させたアドレスマツプである。第4図に示す周辺モジ
ュールセレクト回路10は、3個のセレクト設定部11
から成るために8通りのセレクト値が各々100Hごと
にアドレスマツピングされている。従って、第4図の例
ではアクセス設定部11が左側からオフ、オン、オフに
設定されているために、アドレスライン121゜122
.123が11 i ## 、  M Q ##、“1
”となったときにアドレスとしての機能を持つセレクト
信@13が発生され、第5図の#5 8500Hがら8
5FFHのエリアのデータを読出し、あるいは■込むも
のである。
〔発明が解決しようとする問題点〕
しかし、第3図および第4図に示す従来の計算機システ
ムでは、CPUモジュール2が各周辺モジュール31,
32・・・の動作状態をチェックする場合、各周辺モジ
ュール31.32・・・ごとにアドレス信号を与えてセ
レクト値と比較させ、その比較結果の一致によって生じ
るセレクト信号13を受けたことを条件として各周辺モ
ジュール31゜32・・・から動作状態信号(図示せず
)を出力させ、それをマザーボード1を介して受取ると
いつた構成であるので、各周辺モジュール31 、32
 、・・・をチェックするのに時間がかかり、周辺モジ
ュールの数が多くなるとCPUモジュールが本来の処理
を行うときに制約を受け、データの高速処理に不向きな
ものとなっていた。
本発明は以上のような点に着目してなされたもので、C
PUモジュールが1回アクセスするだけで複数の周辺モ
ジュールの動作状態を同時に知り得るようにする周辺モ
ジュールアクセス方式を提供することを目的とする。
〔問題点を解決するための手段〕
そこで、本発明は上記目的を達成するために、CPUと
複数の周辺モジュールがマザーボードを通してデータの
授受を行う計算機システムにおいて、前記各周辺モジュ
ールは、予め設定されたセレクト設定部のセレクト値と
前記CPUから出力された周辺モジュール選択用アドレ
ス信号とを比較し、この周辺モジュール選択用アドレス
信号が前記セレクト値と一致したとき自己の周辺モジュ
ールがアクセスされたと判断し、また前記CPIJから
出力される個別・共通判断用アドレスラインの共通判断
用アドレス信号を受けて前記セレクト設定部のセレクト
値に対応す゛る出力ゲートを開けて自己周辺モジュール
の動作状態信号を前記マザーボードに送出し、前記CP
Uによる共通アクセスにより前記複数の周辺モジュール
から同時に動作状態信号を読取るようにしたものである
(作用ン 従って、以上のような手段とすることにより、CPUか
ら共通アクセス信号が入力されると、各周辺モジュール
は周辺モジュールごとに異なるセレクト設定部の出力に
基づいて1!数のデータラインに設けられる出力ゲート
を選択的に開けて動作状態信号を出力するので、CPU
が1回のアクセスにより複数の周辺モジュールから同時
に動作状態信号を取得することができるものである。
〔実施例〕
以下、本発明の一実施例について説明する。なお、計算
機システムとしては例えば第3図のような構成のものあ
るいは従来の一般的な構成のものを使用する。従って、
ここでは計算機システムの構成についてその説明を省略
し、専ら本発明方式を適用した第1図に示す周辺モジュ
ールセレクト回路について説明する。第1図において接
続部11を境にして図示左側がマザーボード111Il
に設けられたラインを示し、図示右側が各周辺モジュー
ル31 、32 、・・・にそれぞれ設けられた周辺モ
ジュールセレクト回路を示す。
前記マザーボード1側のラインとしては、周辺モジュー
ル選択用アドレスライン211〜213、アクセス信号
ライン22、個別アクセスエリア8000〜8800f
7)Ilに”O” 、共通アクセスエリア8800〜9
000の時に1111が設定される個別・共通判断用ア
ドレスライン23、り一ド信号ライン24および周辺モ
ジュールから動作状態信号(ステータス信号)を出力す
るデータ出力ライン250〜257が設けられている。
一方、周辺モジュールセレクト回路は、各周辺モジュー
ル31.32 、・・・ごとに異なるセレクト値を設定
するセレクト設定部31、このセレクト設定PiS31
の出力と各ライン211〜213゜22.23からの信
号を比較して自己の周辺モジュールがアクセスされてい
るか否かを判断する自己モジュールアクセス判断手段3
2、個別アクセスか共通アクセスかを判断する個別・共
通判断回路33、共通アクセスである旨の信号を受けて
ゲートオンしてセレクト設定部31の出力を読取って出
力するデコーダ等の動作制御部34およびこの動作ti
ll 8部34の出力ラインに対応してトライステート
バッファゲート(出力ゲート)が設けられ、前記セレク
ト設定部31の出力に基づいて特定の出力ゲートが開い
て自己の周辺モジュールの動作状態信号を出力するデー
タ出力部35等から構成されている。
次に、以上のように構成された計算機システムの動作を
説明する。
先ず、個別に各周辺モジュール3+ 、32 、・・・
をアクセスしてデータのリードおよびライトを行う場合
には、CPUモジュール2側からマザーボード1のアド
レスライン211〜213へ周辺モジュール選択用アド
レス信号、アクセス信号ライン22にアクセス信号、個
別・共通判断用ライン23には個別アクセスのために例
えばローレベル” o ”の個別判断用信号がそれぞれ
送出される。
このとき、周辺モジュールセレクト回路は、セレクト設
定部31の出力とアドレスライン211〜2]3のアド
レス信号とをラインごとにインヒビット回路で比較し、
一致したときローレベル信号を出力する。また、各ライ
ン22.23がローレベル信号となっており、このため
論理回路321から同様にローレベル信号が出力され′
、論理回路322からは自己の周辺モジュールがアクセ
スされた旨のセレクト信号が出力される。従って、各周
辺モジュールはこのセレクト信号を受けて各周辺モジュ
ールのセレクト設定部31で設定された第2図に示す8
000Hから87FFHの中の自己周辺モジュールに相
当するエリアを選択してエリア内のデータを読出し、あ
るいは該エリアにデータを書込み、または図示されてい
ないが動作状態信号等をマザーボード1に送出するもの
である。
この個別アクセスの時、個別・共通判断回路33は個別
アクセスと判断し、動作制御部34のゲートをオフ状態
に設定する。
次に、CPUモジュール2が?!数の周辺モジュール3
1 、32 、・・・を同時にアクセスして動作状態信
号を取得する場合、個別・共通判断用アドレスライン2
3に“1゛′を設定すると、個別・共通判断回路33が
そのアドレスライン23のレベルから共通アクセスと判
断し、動作制御部34のゲートをオン制御する。これに
よって動作制御部34はセレクト設定部31で設定され
たセレクト値を取込んでデコーディングし、前記セレク
ト値に対応する1つの出力ゲートを開き、動作状態信号
が該当する出力ゲートを通ってデータ出力ラインへ送出
される。各周辺モジュールについてはそれぞれ異なるセ
レクト値を設定しているので、そのセレクト値に対応し
た出力ゲートが開いてそれぞれ異なるデータ出力ライン
25a、・・・・・・を通って動作状態信号がマザーボ
ード1側へ送られる。
但し、この計算機システムは8個の周辺モジュールを設
けた例について示している。
従って、以上のような実施例の構成によれば、各周辺モ
ジュールを個別にアクセスして所定のデータを読出しあ
るいは書込むことができ、また個別・共通判断用アドレ
スライン23に共通アクセスエリアのアドレスに対応す
る所定のレベルを設定すれば、そのレベルから個別・共
通判断回路33が共通アクセスと判断して動作制御部3
4のゲートをオンし、セレクト設定部31のセレクト値
に対応する出力ゲートを開いて動作状態信号を出力する
ので、CPUモジュール2は1回のアクセスにより複数
の周辺モジュール3r 、 32 、・・・の動作状態
信号を同時に読出すことができる。従って、周辺モジュ
ールの数が多くてもCPUモジュールが本来の処理に影
響を与えることなく各周辺モジュールの動作状態をチェ
ックすることができる。
なお、上記実施例は8ビツト系のCP(Jについて述べ
たが、16ビツト、32ビツト系のCPUについても同
様に適用できるものである。また、各周辺モジュールの
動作状態信号を1ビツトにて伝送するようにしたが、2
ビツト、3ビツト・・・などデータバス長の1/2以下
のビット数であれば、CPUモジュール2のアクセス回
数を少なくとも1回以上節約できるものである。また、
1回で共通アクセスできるエリアを個別アクセスエリア
に隣接したエリアに設定したが、どのエリアに設定して
もよいものである。その他、本発明はその要旨を逸脱し
ない範囲で種々変形して実施できる。
〔発明の効果〕
以上詳記したように本発明によれば、CPUモジュール
が1回アクセスするだけで複数の周辺モジュールの動作
状態を同時に把握できる周辺モジュールアクセス方式を
提供できる。
【図面の簡単な説明】
第1図ないし第2図は本発明方式の一実施例を説明する
ために示したもので、第1図は本発明方式の要旨に係わ
る周辺モジュールセレクト回路の構成図、第2図はアド
レスマツプ図、第3図ないし第5図は従来例を説明する
ために示したもので、第3図は計算機システムの概略構
成図、第4図は従来方式を適用した周辺モジュールセレ
クト回路の構成図、第5図はアドレスマツプ図である。 1・・・マザーボード、2・・・CPUモジュール、3
1 、32 、・・・ ・・・周辺モジュール、31・
・・セレクト設定部、32・・・自己モジュールアクセ
ス判断手段、33・・・個別・共通判断回路、34・・
・動作I制御部、35・・・データ出力部。 出願人代理人 弁理士 鈴江武彦 ]1 第1図 第2図 第4図

Claims (1)

  1. 【特許請求の範囲】 CPUと複数の周辺モジュールがマザーボードを通して
    データの授受を行う計算機システムにおいて、 前記各周辺モジュールは、予め設定されたセレクト設定
    部のセレクト値と前記CPUから出力された周辺モジュ
    ール選択用アドレス信号とを比較し、この周辺モジュー
    ル選択用アドレス信号が前記セレクト値と一致したとき
    自己の周辺モジュールがアクセスされたと判断する自己
    モジュールアクセス判断手段と、前記CPUから出力さ
    れる個別・共通判断用アドレスラインの共通判断用アド
    レス信号を受けて前記セレクト設定部のセレクト値に対
    応する出力ゲートを開けて自己周辺モジュールの動作状
    態信号を前記マザーボードに送出する共通アクセス手段
    とを有し、前記CPUによる共通アクセスにより前記複
    数の周辺モジュールから同時に動作状態信号を読取るよ
    うにしたことを特徴とする周辺モジュールアクセス方式
JP61071163A 1986-03-31 1986-03-31 周辺モジユ−ルアクセス方式 Granted JPS62229452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61071163A JPS62229452A (ja) 1986-03-31 1986-03-31 周辺モジユ−ルアクセス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61071163A JPS62229452A (ja) 1986-03-31 1986-03-31 周辺モジユ−ルアクセス方式

Publications (2)

Publication Number Publication Date
JPS62229452A true JPS62229452A (ja) 1987-10-08
JPH0460260B2 JPH0460260B2 (ja) 1992-09-25

Family

ID=13452694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61071163A Granted JPS62229452A (ja) 1986-03-31 1986-03-31 周辺モジユ−ルアクセス方式

Country Status (1)

Country Link
JP (1) JPS62229452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143920A (ja) * 2015-01-29 2016-08-08 キヤノン株式会社 情報処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143920A (ja) * 2015-01-29 2016-08-08 キヤノン株式会社 情報処理装置

Also Published As

Publication number Publication date
JPH0460260B2 (ja) 1992-09-25

Similar Documents

Publication Publication Date Title
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
US5848258A (en) Memory bank addressing scheme
JPS62229452A (ja) 周辺モジユ−ルアクセス方式
JPS60176163A (ja) 入出力ボ−ドのアドレス選択方式
JPH0227696B2 (ja) Johoshorisochi
JPH06274462A (ja) 共有メモリの非同期書込み方式
JPS62226359A (ja) 周辺モジユ−ルアクセス方式
JP2806930B2 (ja) 主記憶一致制御方式
JP3436497B2 (ja) メモリアクセス回路
JP2975638B2 (ja) 半導体集積回路
JPH05250310A (ja) データ処理装置
JPH06259369A (ja) 情報処理装置
KR970007156Y1 (ko) 데이타 입출력장치의 엑세스 시간 제어회로
JPS60233751A (ja) アドレスデコ−ド回路
JP2680013B2 (ja) プログラマブルコントローラの外部入出力制御回路
KR19980083459A (ko) 데이터버스 사이즈 조정 장치
JPH04248190A (ja) メモリ制御回路
JPH04305784A (ja) マイクロコンピュータ
JPS61852A (ja) デ−タ送出方式
JPH02142223A (ja) パリティチェック方式
JPH0215342A (ja) メモリ装置
JPH01125621A (ja) レジスタセット方式
JPS6093508A (ja) プロセス信号の入出力方法
JPH06337847A (ja) マルチプロセッサ装置
JPH05189364A (ja) バス制御方式