JPH07104036A - Ｌｓｉ診断制御回路 - Google Patents
Ｌｓｉ診断制御回路Info
- Publication number
- JPH07104036A JPH07104036A JP5248937A JP24893793A JPH07104036A JP H07104036 A JPH07104036 A JP H07104036A JP 5248937 A JP5248937 A JP 5248937A JP 24893793 A JP24893793 A JP 24893793A JP H07104036 A JPH07104036 A JP H07104036A
- Authority
- JP
- Japan
- Prior art keywords
- register
- selection circuit
- counter
- output
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】 外部からの要求または内部に発生した事象に
よって起動してそれらの内容を保持するレジスタ群と、
このレジスタ群の内容を選択する選択回路と、選択回路
の出力信号をシリアルデータに変換するシフトレジスタ
とを設ける。 【効果】 レジスタに対するクロック信号を停止させず
にレジスタの内容を読出すことが可能になり、従ってク
ロックを制御するための回路を設ける必要がなくなり、
またクロックの分配の遅延もなくなる。
よって起動してそれらの内容を保持するレジスタ群と、
このレジスタ群の内容を選択する選択回路と、選択回路
の出力信号をシリアルデータに変換するシフトレジスタ
とを設ける。 【効果】 レジスタに対するクロック信号を停止させず
にレジスタの内容を読出すことが可能になり、従ってク
ロックを制御するための回路を設ける必要がなくなり、
またクロックの分配の遅延もなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に使用さ
れるＬＳＩを診断するためのＬＳＩ診断制御回路に関す
る。
れるＬＳＩを診断するためのＬＳＩ診断制御回路に関す
る。
【０００２】
【従来の技術】情報処理装置に障害が発生したとき、情
報処理装置の内部の状態を読出して障害の原因を調査す
ることが行われている。このような診断の目的で、情報
処理装置に使用されるＬＳＩ内のレジスタの状態を読出
すための手段として、一般的にスキャン方式が用いられ
ている。
報処理装置の内部の状態を読出して障害の原因を調査す
ることが行われている。このような診断の目的で、情報
処理装置に使用されるＬＳＩ内のレジスタの状態を読出
すための手段として、一般的にスキャン方式が用いられ
ている。
【０００３】スキャン方式では、まずレジスタに供給す
るクロックを停止し、次に、読出し対象のレジスタを直
列に接続した後クロックの供給を開始してレジスタの内
容をを直列に読出す。このスキャン動作に先立ち、内部
の状態を保持するため、次の２方式のうちのいずれかの
方式によってクロックを停止する。その第一の方式は、
ＬＳＩの外部から供給されるクロックを停止する方式で
あり、その第二の方式は、ＬＳＩの内部においてクロッ
クの分配を停止する方式である。
るクロックを停止し、次に、読出し対象のレジスタを直
列に接続した後クロックの供給を開始してレジスタの内
容をを直列に読出す。このスキャン動作に先立ち、内部
の状態を保持するため、次の２方式のうちのいずれかの
方式によってクロックを停止する。その第一の方式は、
ＬＳＩの外部から供給されるクロックを停止する方式で
あり、その第二の方式は、ＬＳＩの内部においてクロッ
クの分配を停止する方式である。
【０００４】
【発明が解決しようとする課題】上述したような従来の
ＬＳＩの診断手段は、第一の方式によるクロックの停止
手段の場合は、ＬＳＩの外部にクロックを制御するため
の回路を設ける必要があるため、部品点数が増加すると
いう欠点を有している。また、第二の方式によるクロッ
クの停止手段の場合は、ＬＳＩの内部にクロックを制御
するための回路が存在するため、クロックの分配が遅延
し、他のＬＳＩとの間のクロック分配時間の差（スキュ
ー）が大きくなるという問題がある。
ＬＳＩの診断手段は、第一の方式によるクロックの停止
手段の場合は、ＬＳＩの外部にクロックを制御するため
の回路を設ける必要があるため、部品点数が増加すると
いう欠点を有している。また、第二の方式によるクロッ
クの停止手段の場合は、ＬＳＩの内部にクロックを制御
するための回路が存在するため、クロックの分配が遅延
し、他のＬＳＩとの間のクロック分配時間の差（スキュ
ー）が大きくなるという問題がある。
【０００５】
【課題を解決するための手段】本発明の第一のＬＳＩ診
断制御回路は、外部からの要求または内部に発生した事
象によって起動してそれらの内容を保持するレジスタ群
と、前記レジスタ群の内容を選択する選択回路と、前記
選択回路の出力信号をシリアルデータに変換するシフト
レジスタと、前記選択回路の動作を制御するカウンタ
と、前記外部からの要求をデーコードして前記レジスタ
群のホールドを解除しかつ前記カウンタの動作を制御す
る制御部とを備えている。
断制御回路は、外部からの要求または内部に発生した事
象によって起動してそれらの内容を保持するレジスタ群
と、前記レジスタ群の内容を選択する選択回路と、前記
選択回路の出力信号をシリアルデータに変換するシフト
レジスタと、前記選択回路の動作を制御するカウンタ
と、前記外部からの要求をデーコードして前記レジスタ
群のホールドを解除しかつ前記カウンタの動作を制御す
る制御部とを備えている。
【０００６】本発明の第二のＬＳＩ診断制御回路は、外
部からの要求または内部に発生した事象によって起動し
てそれらの内容を保持する第一のレジスタ群と、前記第
一のレジスタ群の内容を選択する第一の選択回路と、前
記第一の選択回路の出力信号をシリアルデータに変換す
るシフトレジスタと、前記第一の選択回路の動作を制御
するカウンタと、スキャンパスを通す第二のレジスタ群
と、前記シフトレジスタの出力信号または前記第二のレ
ジスタ群の出力信号のいずれか一方を選択する第二の選
択回路と、前記外部からの要求をデーコードして前記レ
ジスタ群のホールドを解除しかつ前記カウンタおよび前
記第二の選択回路の動作を制御する制御部とを備えてい
る。
部からの要求または内部に発生した事象によって起動し
てそれらの内容を保持する第一のレジスタ群と、前記第
一のレジスタ群の内容を選択する第一の選択回路と、前
記第一の選択回路の出力信号をシリアルデータに変換す
るシフトレジスタと、前記第一の選択回路の動作を制御
するカウンタと、スキャンパスを通す第二のレジスタ群
と、前記シフトレジスタの出力信号または前記第二のレ
ジスタ群の出力信号のいずれか一方を選択する第二の選
択回路と、前記外部からの要求をデーコードして前記レ
ジスタ群のホールドを解除しかつ前記カウンタおよび前
記第二の選択回路の動作を制御する制御部とを備えてい
る。
【０００７】本発明の第三のＬＳＩ診断制御回路は、外
部からの要求または内部に発生した事象によって起動し
てそれらの内容を保持する複数のレジスタ群と、前記複
数のレジスタ群のそれぞれの内容を選択する複数の第一
の選択回路と、前記複数の第一の選択回路の動作を制御
するカウンタと、前記複数の第一の選択回路の出力信号
のうちの一つを選択する第二の選択回路と、前記第二の
選択回路の出力信号をシリアルデータに変換するシフト
レジスタと、前記外部からの要求をデーコードして前記
レジスタ群のホールドを解除しかつ前記カウンタおよび
前記第二の選択回路の動作を制御する制御部とを備えて
いる。
部からの要求または内部に発生した事象によって起動し
てそれらの内容を保持する複数のレジスタ群と、前記複
数のレジスタ群のそれぞれの内容を選択する複数の第一
の選択回路と、前記複数の第一の選択回路の動作を制御
するカウンタと、前記複数の第一の選択回路の出力信号
のうちの一つを選択する第二の選択回路と、前記第二の
選択回路の出力信号をシリアルデータに変換するシフト
レジスタと、前記外部からの要求をデーコードして前記
レジスタ群のホールドを解除しかつ前記カウンタおよび
前記第二の選択回路の動作を制御する制御部とを備えて
いる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の第一の実施例を示すブロッ
ク図である。
ク図である。
【００１０】図１のＬＳＩ診断制御回路は、外部からの
要求または内部に発生した事象によって起動してそれら
の内容を保持するレジスタ１１〜１４と、レジスタ１１
〜１４の内容を選択する選択回路２と、選択回路２の出
力信号をシリアルデータに変換するシフトレジスタ４
と、選択回路２の動作を制御するカウンタ３と、外部か
らの要求をデーコードしてレジスタ１１〜１４のホール
ドを解除し、かつカウンタ３の動作を制御する制御部５
とを備えている。
要求または内部に発生した事象によって起動してそれら
の内容を保持するレジスタ１１〜１４と、レジスタ１１
〜１４の内容を選択する選択回路２と、選択回路２の出
力信号をシリアルデータに変換するシフトレジスタ４
と、選択回路２の動作を制御するカウンタ３と、外部か
らの要求をデーコードしてレジスタ１１〜１４のホール
ドを解除し、かつカウンタ３の動作を制御する制御部５
とを備えている。
【００１１】制御部５は、診断コマンド１０１をデコー
ドし、レジスタホールド指示１０２およびカウンタ制御
信号１０３を出力する。レジスタ１１〜１４は、制御部
５からのレジスタホールド指示１０２によって、それぞ
れの内容を保持したり、保持を解除したりする。レジス
タホールド指示１０２は、診断コマンド１０１をデコー
ドすることによって出力される他、ＬＳＩの内部に発生
する事象、例えば障害の発生、によっても出力される。
制御部５はまた、カウンタ制御信号１０３によってカウ
ンタ３を初期化してカウント動作を開始させる。選択回
路２は、カウンタ３が出力する選択信号１０４によって
レジスタ１１〜１４の出力信号のうちのいずれか一つを
選択する。選択回路２によって選択されたレジスタ１１
〜１４の出力信号は、シフトレジスタ４によってシリア
ルデータに変換され、読出しデータ１０５として出力さ
れる。
ドし、レジスタホールド指示１０２およびカウンタ制御
信号１０３を出力する。レジスタ１１〜１４は、制御部
５からのレジスタホールド指示１０２によって、それぞ
れの内容を保持したり、保持を解除したりする。レジス
タホールド指示１０２は、診断コマンド１０１をデコー
ドすることによって出力される他、ＬＳＩの内部に発生
する事象、例えば障害の発生、によっても出力される。
制御部５はまた、カウンタ制御信号１０３によってカウ
ンタ３を初期化してカウント動作を開始させる。選択回
路２は、カウンタ３が出力する選択信号１０４によって
レジスタ１１〜１４の出力信号のうちのいずれか一つを
選択する。選択回路２によって選択されたレジスタ１１
〜１４の出力信号は、シフトレジスタ４によってシリア
ルデータに変換され、読出しデータ１０５として出力さ
れる。
【００１２】これにより、レジスタ１１〜１４に対する
クロック信号を停止させずに、レジスタ１１〜１４の内
容をシリアルに読出すことが可能となる。
クロック信号を停止させずに、レジスタ１１〜１４の内
容をシリアルに読出すことが可能となる。
【００１３】図２は本発明の第二の実施例を示すブロッ
ク図である。
ク図である。
【００１４】図２のＬＳＩ診断制御回路は、外部からの
要求または内部に発生した事象によって起動してそれら
の内容を保持するレジスタ１１〜１４と、レジスタ１１
〜１４の内容を選択する選択回路２と、選択回路２の出
力信号をシリアルデータに変換するシフトレジスタ４
と、選択回路２の動作を制御するカウンタ３と、スキャ
ンパスを通すレジスタ６１〜６３と、シフトレジスタ４
の出力信号またはレジスタ６１〜６３の出力信号のいず
れか一方を選択する選択回路７と、外部からの要求をデ
ーコードしてレジスタ１１〜１４のホールドを解除し、
かつカウンタ３および選択回路７の動作を制御する制御
部５１とを備えている。
要求または内部に発生した事象によって起動してそれら
の内容を保持するレジスタ１１〜１４と、レジスタ１１
〜１４の内容を選択する選択回路２と、選択回路２の出
力信号をシリアルデータに変換するシフトレジスタ４
と、選択回路２の動作を制御するカウンタ３と、スキャ
ンパスを通すレジスタ６１〜６３と、シフトレジスタ４
の出力信号またはレジスタ６１〜６３の出力信号のいず
れか一方を選択する選択回路７と、外部からの要求をデ
ーコードしてレジスタ１１〜１４のホールドを解除し、
かつカウンタ３および選択回路７の動作を制御する制御
部５１とを備えている。
【００１５】制御部５１は、診断コマンド１０１をデコ
ードし、レジスタホールド指示１０２およびカウンタ制
御信号１０３および選択信号１０９を出力する。レジス
タ１１〜１４は、制御部５１からのレジスタホールド指
示１０２によって、それぞれの内容を保持したり、保持
を解除したりする。レジスタホールド指示１０２は、診
断コマンド１０１をデコードすることによって出力され
る他、ＬＳＩの内部に発生する事象、例えば障害の発
生、によっても出力される。制御部５１はまた、カウン
タ制御信号１０３によってカウンタ３を初期化してカウ
ント動作を開始させる。選択回路２は、カウンタ３が出
力する選択信号１０４によってレジスタ１１〜１４の出
力信号のうちのいずれか一つを選択する。選択回路２に
よって選択されたレジスタ１１〜１４の出力信号は、シ
フトレジスタ４によってシリアルデータに変換され、シ
フトレジスタ出力１０８として選択回路７に出力され
る。選択回路７は、制御部５１からの選択信号１０９に
よってシフトレジスタ出力１０８を選択して出力するよ
うに制御されるため、レジスタ１１〜１４の内容が読出
しデータ１０５としてシリアルに出力される。
ードし、レジスタホールド指示１０２およびカウンタ制
御信号１０３および選択信号１０９を出力する。レジス
タ１１〜１４は、制御部５１からのレジスタホールド指
示１０２によって、それぞれの内容を保持したり、保持
を解除したりする。レジスタホールド指示１０２は、診
断コマンド１０１をデコードすることによって出力され
る他、ＬＳＩの内部に発生する事象、例えば障害の発
生、によっても出力される。制御部５１はまた、カウン
タ制御信号１０３によってカウンタ３を初期化してカウ
ント動作を開始させる。選択回路２は、カウンタ３が出
力する選択信号１０４によってレジスタ１１〜１４の出
力信号のうちのいずれか一つを選択する。選択回路２に
よって選択されたレジスタ１１〜１４の出力信号は、シ
フトレジスタ４によってシリアルデータに変換され、シ
フトレジスタ出力１０８として選択回路７に出力され
る。選択回路７は、制御部５１からの選択信号１０９に
よってシフトレジスタ出力１０８を選択して出力するよ
うに制御されるため、レジスタ１１〜１４の内容が読出
しデータ１０５としてシリアルに出力される。
【００１６】診断コマンド１０１によってレジスタ６１
〜６３の読出しが指示されたときは、選択回路７は、制
御部５１からの選択信号１０９によって、スキャン入力
１０６を入力するレジスタ６１〜６３からのスキャン出
力１０７を選択し、読出しデータ１０５として出力す
る。
〜６３の読出しが指示されたときは、選択回路７は、制
御部５１からの選択信号１０９によって、スキャン入力
１０６を入力するレジスタ６１〜６３からのスキャン出
力１０７を選択し、読出しデータ１０５として出力す
る。
【００１７】これにより、レジスタ１１〜１４に対する
クロック信号を停止させずに、スキャンパスのないレジ
スタ１１〜１４の内容と、スキャンパスを通すレジスタ
６１〜６３の内容とを、共通の読出しデータ１０５から
読出すことが可能となる。
クロック信号を停止させずに、スキャンパスのないレジ
スタ１１〜１４の内容と、スキャンパスを通すレジスタ
６１〜６３の内容とを、共通の読出しデータ１０５から
読出すことが可能となる。
【００１８】図３は本発明の第三の実施例を示すブロッ
ク図である。
ク図である。
【００１９】図３のＬＳＩ診断制御回路は、外部からの
要求または内部に発生した事象によって起動してそれら
の内容を保持するレジスタ１１〜１４およびレジスタ１
５〜１８と、レジスタ１１〜１４の内容を選択する選択
回路２１と、レジスタ１５〜１８の内容を選択する選択
回路２２と、選択回路２１または２２の出力信号のうち
のいずれか一方を選択する選択回路８と、選択回路８の
出力信号をシリアルデータに変換するシフトレジスタ４
と、選択回路２１および２２の動作を制御するカウンタ
３と、外部からの要求をデーコードしてレジスタ１１〜
１４およびレジスタ１５〜１８のホールドを解除し、か
つカウンタ３および選択回路８の動作を制御する制御部
５２とを備えている。
要求または内部に発生した事象によって起動してそれら
の内容を保持するレジスタ１１〜１４およびレジスタ１
５〜１８と、レジスタ１１〜１４の内容を選択する選択
回路２１と、レジスタ１５〜１８の内容を選択する選択
回路２２と、選択回路２１または２２の出力信号のうち
のいずれか一方を選択する選択回路８と、選択回路８の
出力信号をシリアルデータに変換するシフトレジスタ４
と、選択回路２１および２２の動作を制御するカウンタ
３と、外部からの要求をデーコードしてレジスタ１１〜
１４およびレジスタ１５〜１８のホールドを解除し、か
つカウンタ３および選択回路８の動作を制御する制御部
５２とを備えている。
【００２０】診断コマンド１０１によってレジスタ１１
〜１４の読出しが指示されると、制御部５２は、カウン
タ制御信号１０３によってカウンタ３を初期化してカウ
ント動作を開始させる。選択回路２１は、カウンタ３が
出力する選択信号１０４により、レジスタ１１〜１４の
出力信号のうちのいずれか一つを選択して選択回路出力
１１０として選択回路８に出力する。選択回路８は、制
御部５２からの選択信号１１２によって選択回路出力１
１０を選択し、シフトレジスタ４に送る。シフトレジス
タ４は、それをシリアルデータに変換して読出しデータ
１０５として出力する。
〜１４の読出しが指示されると、制御部５２は、カウン
タ制御信号１０３によってカウンタ３を初期化してカウ
ント動作を開始させる。選択回路２１は、カウンタ３が
出力する選択信号１０４により、レジスタ１１〜１４の
出力信号のうちのいずれか一つを選択して選択回路出力
１１０として選択回路８に出力する。選択回路８は、制
御部５２からの選択信号１１２によって選択回路出力１
１０を選択し、シフトレジスタ４に送る。シフトレジス
タ４は、それをシリアルデータに変換して読出しデータ
１０５として出力する。
【００２１】診断コマンド１０１によってレジスタ１５
〜１８の読出しが指示されたときも同様な動作を行う。
すなわち、制御部５２は、カウンタ制御信号１０３によ
ってカウンタ３を初期化してカウント動作を開始させ
る。選択回路２２は、カウンタ３が出力する選択信号１
０４により、レジスタ１５〜１８の出力信号のうちのい
ずれか一つを選択して選択回路出力１１１として選択回
路８に出力する。選択回路８は、制御部５２からの選択
信号１１２によって選択回路出力１１１を選択し、シフ
トレジスタ４に送る。シフトレジスタ４は、それをシリ
アルデータに変換して読出しデータ１０５として出力す
る。
〜１８の読出しが指示されたときも同様な動作を行う。
すなわち、制御部５２は、カウンタ制御信号１０３によ
ってカウンタ３を初期化してカウント動作を開始させ
る。選択回路２２は、カウンタ３が出力する選択信号１
０４により、レジスタ１５〜１８の出力信号のうちのい
ずれか一つを選択して選択回路出力１１１として選択回
路８に出力する。選択回路８は、制御部５２からの選択
信号１１２によって選択回路出力１１１を選択し、シフ
トレジスタ４に送る。シフトレジスタ４は、それをシリ
アルデータに変換して読出しデータ１０５として出力す
る。
【００２２】これにより、レジスタ１１〜１８に対する
クロック信号を停止させずに、レジスタ１１〜１４また
はレジスタ１５〜１８の内容を、選択的に読出しデータ
１０５から読出すことが可能となる。
クロック信号を停止させずに、レジスタ１１〜１４また
はレジスタ１５〜１８の内容を、選択的に読出しデータ
１０５から読出すことが可能となる。
【００２３】
【発明の効果】以上説明したように、本発明のＬＳＩ診
断制御回路は、外部からの要求または内部に発生した事
象によって起動してそれらの内容を保持するレジスタ群
と、このレジスタ群の内容を選択する選択回路と、選択
回路の出力信号をシリアルデータに変換するシフトレジ
スタとを設けることにより、レジスタに対するクロック
信号を停止させずにレジスタの内容を読出すことが可能
になるという効果があり、従ってクロックを制御するた
めの回路を設ける必要がなくなり、またクロックの分配
の遅延もなくなるという効果がある。
断制御回路は、外部からの要求または内部に発生した事
象によって起動してそれらの内容を保持するレジスタ群
と、このレジスタ群の内容を選択する選択回路と、選択
回路の出力信号をシリアルデータに変換するシフトレジ
スタとを設けることにより、レジスタに対するクロック
信号を停止させずにレジスタの内容を読出すことが可能
になるという効果があり、従ってクロックを制御するた
めの回路を設ける必要がなくなり、またクロックの分配
の遅延もなくなるという効果がある。
【図１】本発明の第一の実施例を示すブロック図であ
る。
る。
【図２】本発明の第二の実施例を示すブロック図であ
る。
る。
【図３】本発明の第三の実施例を示すブロック図であ
る。
る。
２・７・８・２１・２２ 選択回路 ３ カウンタ ４ シフトレジスタ ５・５１・５２ 制御部 １１〜１８・６１〜６３ レジスタ １０１ 診断コマンド １０２ レジスタホールド指示 １０３ カウンタ制御信号 １０４・１０９・１１２ 選択信号 １０５ 読出しデータ １０６ スキャン入力 １０７ スキャン出力 １０８ シフトレジスタ出力 １１０・１１１ 選択回路出力
Claims (3)
- 【請求項１】 外部からの要求または内部に発生した事
象によって起動してそれらの内容を保持するレジスタ群
と、前記レジスタ群の内容を選択する選択回路と、前記
選択回路の出力信号をシリアルデータに変換するシフト
レジスタと、前記選択回路の動作を制御するカウンタ
と、前記外部からの要求をデーコードして前記レジスタ
群のホールドを解除しかつ前記カウンタの動作を制御す
る制御部とを備えることを特徴とするＬＳＩ診断制御回
路。 - 【請求項２】 外部からの要求または内部に発生した事
象によって起動してそれらの内容を保持する第一のレジ
スタ群と、前記第一のレジスタ群の内容を選択する第一
の選択回路と、前記第一の選択回路の出力信号をシリア
ルデータに変換するシフトレジスタと、前記第一の選択
回路の動作を制御するカウンタと、スキャンパスを通す
第二のレジスタ群と、前記シフトレジスタの出力信号ま
たは前記第二のレジスタ群の出力信号のいずれか一方を
選択する第二の選択回路と、前記外部からの要求をデー
コードして前記レジスタ群のホールドを解除しかつ前記
カウンタおよび前記第二の選択回路の動作を制御する制
御部とを備えることを特徴とするＬＳＩ診断制御回路。 - 【請求項３】 外部からの要求または内部に発生した事
象によって起動してそれらの内容を保持する複数のレジ
スタ群と、前記複数のレジスタ群のそれぞれの内容を選
択する複数の第一の選択回路と、前記複数の第一の選択
回路の動作を制御するカウンタと、前記複数の第一の選
択回路の出力信号のうちの一つを選択する第二の選択回
路と、前記第二の選択回路の出力信号をシリアルデータ
に変換するシフトレジスタと、前記外部からの要求をデ
ーコードして前記レジスタ群のホールドを解除しかつ前
記カウンタおよび前記第二の選択回路の動作を制御する
制御部とを備えることを特徴とするＬＳＩ診断制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24893793A JP3157662B2 (ja) | 1993-10-05 | 1993-10-05 | Ｌｓｉ診断制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24893793A JP3157662B2 (ja) | 1993-10-05 | 1993-10-05 | Ｌｓｉ診断制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07104036A true JPH07104036A (ja) | 1995-04-21 |
| JP3157662B2 JP3157662B2 (ja) | 2001-04-16 |
Family
ID=17185638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24893793A Expired - Fee Related JP3157662B2 (ja) | 1993-10-05 | 1993-10-05 | Ｌｓｉ診断制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157662B2 (ja) |
-
1993
- 1993-10-05 JP JP24893793A patent/JP3157662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157662B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3157662B2 (ja) | Ｌｓｉ診断制御回路 | |
| JPS593561A (ja) | デ−タ処理システム | |
| JPH083514B2 (ja) | カウンタ・テスト装置 | |
| JP3315900B2 (ja) | ビルトインセルフテスト回路を備えた処理装置 | |
| JPH0512013A (ja) | データ処理装置 | |
| SU1501067A2 (ru) | Устройство дл контрол хода микропрограмм | |
| JPH04135248A (ja) | トレーサ | |
| JPS5814265A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH08297592A (ja) | 制御装置 | |
| JPS6210757A (ja) | プロセツサ制御方式 | |
| JPH02183332A (ja) | プログラムド制御方式 | |
| JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH05334116A (ja) | デバッグ制御方式 | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 | |
| JPH06266577A (ja) | レジスタ回路 | |
| JPS648381B2 (ja) | ||
| JPS58223851A (ja) | デ−タ処理装置 | |
| JPH0668015A (ja) | アサイン情報保持回路 | |
| JPH04326151A (ja) | バッファ制御回路 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPS62222340A (ja) | デユアル・ポ−ト・メモリ | |
| JPS6222085A (ja) | テスト回路 | |
| JPH07151825A (ja) | 半導体集積回路 | |
| JP2001084142A (ja) | マイクロプロセッサ | |
| JPS62168233A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |