KR940008602Y1 - 디지탈 교환기의 동시 위치 변환 회로 - Google Patents

Abstract

내용 없음.

Description

디지탈 교환기의 동시 위치 변환 회로

제1도는 본고안의 회로도.

제2도의 (a)-(d)는 제1도의 각부 동작 파형도.

제3도는 종래의 위치 변환 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 제어용 ROM 2-5 : 패스용 ROM

1PD-4PD : 패스 데이타 1out-4out : 출력단자

본 고안은 디지탈 교환기의 동시 위치 변환(Space Switch)회로에 관한 것으로 특히, 다수개의 ROM을 이용하여 데이타의 공간적 위치 변화를 가능하게한 디지탈 교환기의 동시 위치 변환 회로에 관한 것이다.

종래에 있어서의 위치 변환 회로는 제3도에 나타낸 바와 같이 다수개의 n비트 3상태 버퍼(31-46)와 소정의 패스 데이타(Path Data : PD)신호가 입력됨에 따른 제어 데이타(Control Data)를 각각의 3상태 버퍼(31-46)에 출력시키는 디코더(47-50)와를 연결 구성하여서 된 것으로 그의 동작 관계는 다음과 같다.

먼저 각각의 n비트3상태 버퍼(31-46)는 디코더(47-50)에서 출력되는 제어 데이타(CD)에 의해 입력된 데이타를 출력하게 되는데, 만약 디코더(47)에서 출력되는 제어신호가 '0111'이라고하면 입력단자(1 IN)를 통해 입력되는 신호는 3상태 버퍼(31)를 거쳐 출력단자(1out)에 출력되고, '1011'이라고하면 3상태 버퍼(32)를 거쳐 출력단자(2out)로 출력되며, '1101' 또는 '1110'일때에는 각각 출력단자(3out-4out)를 통해 출력되고, '1111'일때는 블로킹(blocking)된다.

이와 같이 다른 입력단자(2IN-4IN)를 통해 입력되는 데이타도 각각의 디코더(48-50)출력 값에 의해 각각 출력단자(1out-4out)를 통해 출력 되므로 블로킹 없이 데이타의 위치 변동을 행할 수 있게 되는데, 여기서 패스 데이타(1PD-4PD)는 각각의 디코더(47-50)를 통해 1에서 4까지로 구분된다.

그러나 이와 같은 구성은 디코더를 사용하기 때문에 다수개의 입력라인이 필요하고, 특히 4×4에서 8×8로 또는 16×16등으로 계속 확장하게 되면 그만큼 사용 소자가 증가 될뿐만 아니라 회로가 매우 복잡하여 제품의 생산원가가 상승하게 되는 문제점이 있었다.

본고안은 이와 같은 종래의 문제점을 해소시키기 위하여 다수개의 디코더에 대신하여 제어용 ROM을 사용하고 다수개의 3상태 버퍼에 대신하여 패스용 ROM을 사용하므로서 라인수는 적으면서도 그 크기는 더욱 확장시킬수 있도록한 디지탈 교환기 동시 위치 변환 회로를 제공하는 것을 목적으로 하며, 이하 첨부된 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.

제1도는 나타낸 바와 같이 본 고안의 구성은 입력단자(A₀-A₇)를 통해 패스 데이타 신호(1PD-4PD)가 입력되는 제어용 ROM(1)의 데이타 출력단자(D₀-D₄)는 패스용 ROM(2-5)의 입력단자(A₈-A₁₂)에 공접하고, 데이타 입력단자(1IN-4IN)가 입력단자(A₀-A₇)에 연결된 패스용 ROM(2-5)의 데이타 출력단자(D₀-D₇)는 출력단자(1out-4out)에 각각 연결하여서 됨을 특징으로 하는 것이다.

이와 같이 구성된 본고안의 작용효과를 제2도의 (a)-(d)를 참조하여 설명하면 다음과 같다.

먼저 제어용 ROM(1)에 의해 패스용 ROM(2-5)의 입력단자(A₆, A₇)를 통해 입력된 데이타가 그의 데이타 출력단자(D₂, D₃)를 통해 출력된다고 가정하고 n비트의 데이타 입력단자(1IN)를 통해 입력되는 데이타가 제2도의 (a)와 같고, 제어용 ROM(1)에 입력되는 패스 데이타가 제2도의 (b)와 같다면, 그의 출력단자(D₀-D₄)에서 출력되는 데이타는 제2도의 (c)와 같게 됨에 따라 출력단자(2 out)를 통해 제2도의 (d)와 같은 데이타가 출력되는데, 이때 α, β, r는 지연 시간을 나타낸 것으로 ROM의 특성에 따라 달라진다.

또한 제2도(a) 내지 제2도의 (d)를 만족시킨 경우에는 패스 데이타를 나타낸 제2도의 (b)에서 a일때를 말하는데, 이때 데이타 입력단자(1 IN)를 통해 입력된 A데이타와 D데이타는 각각 출력단자(2 out)를 통해 출력된다.

또한, 제1도에 나타낸 n버트는 2의 배수로 ROM의 영역을 제한할때 입력단자를 A₀-A₇또는 A₀-A₃만을 사용한다면 어느 경우에도 무관하고, 제어용 ROM(1)의 데이타 출력단자(D₀-D₄)를 5비트로 한 이유는 4×4의 패스 종류는₄P₄=44=24가 되는데, 5비트로 이 모든 종류를 수용할 수 있으며, 이 경우에는 블로킹이 발생하지는 않는다.

만약 패스용 ROM(2)를 1개만 사용한다면 4개의 입력단자와 4개의 출력단자에 각각 2비트씩만을 받으며 줄수 있다.

그러므로 이와 같은 경우에는 2비트용이 되고, 패스용 ROM(3)을 추가시키면 4개의 입력과 출력은 마찬가지이며, 처리할 수 있는 비트는 4개로 증가된다.

이와 같은 경로로 패스용 ROM을 추가시켜 가면 각각 2배수로 처리비트가 증가함에 따라 패스용 ROM의 수가 n이면 2n비트까지 데이타를 처리할 수 있게되므로 그의 확장이 매우 손쉽게 된다.

이상에서 설명한 바와 같이 본 고안에 의하면 디코더를 사용하지 않고도 다수개의 ROM을 이용하여 데이타의 위치를 변환시켜 송수신 할수 있음에 따라 그의 확장이 매우 용이할뿐만 아니라 제품의 생산원가를 줄일수있는 효과를 얻을 수 있다.

Claims (1)

1. 입력단자(A₀-A₇)를 통해 패스 데이타 신호(1PD-4PD)가 입력되는 제어용 ROM(1)의 데이타 출력단자(D₀-D₄)는 패스용 ROM(2-5)의 입력단자(A₈-A₁₂)에 공접하고, 데이타입력단자(1IN-4IN)가 입력단자(A₀-A₇)에 연결된 패스용 ROM(2-5)의 데이타 출력단자(D₀-D₇)는 출력단자(1out-4out)에 각각 연결하여서 됨을 특징으로 하는 디지탈 교환기의 동시 위치 변환 회로.