JP2015156155A - 異常発信検知装置及び方法 - Google Patents

異常発信検知装置及び方法 Download PDF

Info

Publication number
JP2015156155A
JP2015156155A JP2014031114A JP2014031114A JP2015156155A JP 2015156155 A JP2015156155 A JP 2015156155A JP 2014031114 A JP2014031114 A JP 2014031114A JP 2014031114 A JP2014031114 A JP 2014031114A JP 2015156155 A JP2015156155 A JP 2015156155A
Authority
JP
Japan
Prior art keywords
clock signal
oscillator
abnormality
measuring
oscillators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014031114A
Other languages
English (en)
Other versions
JP6101648B2 (ja
Inventor
守 稲田
Mamoru Inada
守 稲田
尉久 大森
Yasuhisa Omori
尉久 大森
義久 鈴木
Yoshihisa Suzuki
義久 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014031114A priority Critical patent/JP6101648B2/ja
Publication of JP2015156155A publication Critical patent/JP2015156155A/ja
Application granted granted Critical
Publication of JP6101648B2 publication Critical patent/JP6101648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

【課題】
システムの信頼性を向上させ得る発振器異常検知装置及び方法を提案する。
【解決手段】
二重化された処理部にそれぞれ設けられ、同じ周波数の第1のクロック信号を出力する各発振器の異常を検知する発振器異常検知装置及び方法において、第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成し、各処理部において、自系の発振器から出力された第1のクロック信号と、他系の発振器から出力された第1のクロック信号とをそれぞれ別個に第2のクロック信号と比較し、各処理部において、当該比較の結果に基づいて自系及び他系の発振器の異常の有無をそれぞれ判定するようにした。
【選択図】 図1

Description

本発明は、異常発信検知装置及び方法に関し、例えば鉄道保安装置に適用して好適なものである。
鉄道運行システムにおいて、信号灯や転てつ機を制御する鉄道保安装置の故障は、重大事故につながる可能性がある。このため鉄道保安装置は、通常、部品故障を確実に検出する回路を付加するなどしてフェールセーフに構成されている。ここで、「フェールセーフ」とは、部品等の故障による誤動作や誤操作等の障害が発生した場合に、システム全体を安全側に制御することをいう。
ところで、汎用の装置では、CPU(Central Processing Unit)や入出力回路及びその周辺回路を1つの発振器から出力されるクロック信号に基づいて動作させる構成が一般的である。このような構成を有する汎用の装置では、発信器から出力されるクロック信号の周波数が故障や経時劣化等により変動した場合に誤動作する可能性がある。
このため近年では、発振器や、CPU、入出力回路及びその周辺回路等のハードウェアを二重化し、通常時には予め定められた一方の系で処理を行い、例えば発振器に異常が発生した場合などには他方の系に処理を切り替える方法が広く用いられている。
なおハードウェアの二重化に関し、例えば下記特許文献1には、クロック分配装置を二重化し、一方の系でクロックの断が発生したときに、他方の系にクロックを迅速に切り替えて供給する方法が提案されている。
特開2004−64344号公報
ところで、従来、ハードウェアが二重化された装置やシステムにおいて、各系の発振器の異常を検知する手法として、一方の系の発振器から出力されたクロック信号と、他方の系の発振器から出力されたクロック信号とを比較することにより、いずれか一方の系の発振器に異常が発生している場合にこれを検知する方法が提案されている。
しかしながら、この方法によると、いずれか一方の系の発振器に異常が発生している場合にそのような異常の検知は行えるものの、いずれの系の発振器に異常が発生しているかを特定することができない。このため、かかる従来の方法によると、発振器の異常を検知した場合、正常な系を含めて装置又はシステム全体を停止する必要があり、装置又はシステムの稼働時間が短縮されてしまうという問題があった。
本発明は以上の点を考慮してなされたもので、二重化された発振器の障害に起因する装置又はシステムの稼働時間の短縮を防止し得る異常発振検知装置及び方法を提案しようとするものである。
かかる課題を解決するため本発明においては、二重化された処理部にそれぞれ設けられ、同じ周波数の第1のクロック信号を出力する各発振器の異常を検知する発振器異常検知装置において、前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する判定用クロック信号生成部と、前記二重化された処理部にそれぞれ設けられ、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較し、当該比較の結果に基づいて自系及び他系の前記発振器の異常の有無を判定する異常検知部とを設けるようにした。
また本発明においては、二重化された処理部にそれぞれ設けられ、同じ周波数の第1のクロック信号を出力する各発振器の異常を検知する発振器異常検知方法において、前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する第1のステップと、各前記処理部において、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較する第2のステップと、各前記処理部において、前記比較の結果に基づいて自系及び他系の前記発振器の異常の有無をそれぞれ判定する第3のステップとを設けるようにした。
かかる発振器異常検知装置及び方法によれば、いずれかの処理部の発振器に異常が発生した場合に、いずれの処理部の発振器に異常が発生したのかを確実に特定することができる。従って、発振器に異常が発生した処理部において使用するクロック信号を正常な発振器から出力される第1のクロック信号に切り替えることによって、これらの処理部を有する装置やシステムの稼働を停止させることなく、処理を継続させることができる。
本発明によれば、二重化された発振器の障害に起因する装置又はシステムの稼働時間の短縮を防止し得る異常発振検知装置及び方法を提案しようとするものである。
鉄道保安装置における本発明に関連する部位の主要構成を示すブロック図である。 (A)〜(C)は、A系用計測器及びB系用計測器の処理内容の説明に供する波形図である。 判定基準範囲の説明に供する略線図である。 発振器異常検知処理の処理手順を示すフローチャートである。
以下図面について、本発明の一実施の形態を詳述する。
(1)本実施の形態による鉄道保安装置の構成
図1において、1は全体として本発明を適用した鉄道保安装置を示す。この鉄道保安装置1は、信号灯や軽てつ機等を制御する二重化されたA系及びB系の制御処理部2A,2Bと、共通発振器3及び逓倍回路4からなる判定用クロック信号生成部5とを備えて構成される。
各制御処理部2A,2Bは、それぞれその制御処理部2A,2B全体の動作制御を司るCPU(Central Processing Unit)10A,10Bと、CPU10A,10Bや図示しない他のハードウェアに対してクロック信号S1A,S1Bを供給する発振器11A,11Bと、クロック信号切替えスイッチ12A,12B及び異常検知部13A,13Bとを備える。また異常検知部13A,13Bは、A系用計測器20A,20B、B系用計測器21A,21B及びステータス判定部22A,22Bとから構成される。
A系及びB系の各発振器11A,11Bは、それぞれ同じ所定周波数のクロック信号S1A,S1Bを生成し、生成したクロック信号S1A,S1Bを自系のクロック信号切替えスイッチ12A,12Bの第1の切替え端12AX,12BXと、他系のクロック信号切替えスイッチ12B,12Aの第2の切替え端12BY,12AYとにそれぞれ出力する。
クロック信号切替えスイッチ12A,12Bは、自系のステータス判定部22A,22Bにより切替え制御される。そしてクロック信号切替えスイッチ12A,12Bは、通常時にはステータス判定部22A,22Bの制御の基に、第1の切替え端12AX,12BXを選択する。
かくして、通常時、A系の発振器11Aから出力されたクロック信号S1Aは、A系のクロック信号切替えスイッチ12Aを介してA系のCPU10Aと、A系の異常検知部13AのA系用計測器20A及びB系の異常検知部13BのA系用計測器20Bとにそれぞれ与えられる。同様に、B系の発振器11Bから出力されたクロック信号S1Bは、B系のクロック信号切替えスイッチ12Bを介してB系のCPU10Bと、B系の異常検知部13BのB系用計測器21B及びA系の異常検知部13AのB系用計測器21Aとにそれぞれ与えられる。
また判定用クロック信号生成部5の共通発振器3は、A系及びB系の発振器11A,11Bから出力されるクロック信号S1A,S1Bと同じ周波数のクロック信号S2を生成し、生成したクロック信号S2を逓倍回路4に送信する。そして逓倍回路4は、共通発振器3から与えられるクロック信号S2に基づいて、当該クロック信号S2の整数倍(以下、4倍とする)の周波数を有する判定用クロック信号S3を生成し、生成した判定用クロック信号S3をA系及びB系の異常検知部13A,13BのA系用計測器20A,20B及びB系用計測器21A,21Bにそれぞれ送信する。
A系用計測器20Aは、A系の発振器11Aから与えられたクロック信号S1Aの立上り期間及び立下り期間における判定用クロック信号S3のクロック数を順次カウントし、カウント値を計測結果として自系のステータス判定部22Aに順次送信する。同様に、B系用計測器20Bは、B系の発振器11Bから与えられたクロック信号S1Bの立上り期間及び立下り期間における判定用クロック信号S3のクロック数を順次カウントし、カウント値を計測結果として自系のステータス判定部22Bに順次送信する。
この場合、ステータス判定部22A,22Bには、A系及びB系の発振器11A,11Bが正常に動作している場合にA系用計測器20A,20BやB系用計測器21A,21Bにより計測される判定用クロック信号S3のクロック数の計測値(カウント値)が予め正常値23A,23Bとして設定され、ステータス判定部22A,22Bはこの正常値23A,23Bを記憶保持している。そしてステータス判定部22A,22Bは、自系のA系用計測器20A,20Bの計測結果と、自系のB系用計測器21A,21Bの計測結果と、かかる正常値23A,23Bとに基づいて、A系及びB系の発振器11A,11Bに異常が発生しているか否かを判定する。
ここで、ステータス判定部22A,22Bによる上述の判定の手法について説明する。図2(A)に示すように、発振器11A,11Bから出力されたクロック信号S1A,S1Bの周波数に変動がなく一定の周波数で変位しているときには、A系用計測器20A,20B及びB系用計測器21A,21Bによりカウントされる、クロック信号S1A,S1Bの立上り期間や立下り期間における判定用クロック信号S3のクロック数は常に正常値23A,23Bと一致する。
これに対して、発振器11A,11Bから出力されたクロック信号S1A,S1Bに、例えば図2(B)のように立上がり期間が長くなり、立下り期間が短くなるような変動や、図(C)のように立上り期間が短くなり、立上り期間が長くなるような変動が発生した場合には、A系用計測器20A,20B及びB系用計測器21A,21Bによりカウントされる、クロック信号S1A,S1Bの立上り期間や立下り期間における判定用クロック信号S3のクロック数にも変動が生じる。
従って、A系用計測器20A,20Bの計測結果が常に正常値23A,23Bと一致しているか否かを監視することによって、A系の発振器11Aから出力されたクロック信号S1Aの周波数に変動が生じているか否か(つまりA系の発振器11Aに異常が発生しているか否か)を判定することができる。同様に、B系用計測器21A,21Bの計測結果が常に正常値23A,23Bと一致しているか否かを監視することによって、B系の発振器11Bから出力されたクロック信号S1Bの周波数に変動が生じているか否か(つまりB系の発振器11Bに異常が発生しているか否か)を判定することができる。
ただし、例えば経時劣化により発振器11A,11Bの発振周波数に変動が生じても、その変動がある程度の範囲内であれば制御処理部2A,2Bが誤動作を起こすことはない。従って、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果が上述の正常値23A,23Bと一致しないからといって、直ちに対応する発振器11A,11Bに異常が発生していると判定することは適切ではない。
そこで、ステータス判定部22A,22Bは、図3に示すように、正常値23A,23Bの前後に余裕をもたせた数値範囲(以下、これを判定基準範囲と呼ぶ)を設定し、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果がこの判定基準範囲内にあるか否かに基づいてA系やB系の発振器11A,11Bに異常が発生しているか否かを判定する。本実施の形態の場合、この判定基準範囲は、正常値23A,23Bを中心として前後に当該正常値の25〔%〕の値の範囲を判定基準範囲として設定する。例えば正常値23A,23Bが「4」の場合、正常値23A,23Bの前後にそれぞれ「2」ずつ余裕をもたせた「2〜6」が判定基準範囲となる。
またA系用計測器20A,20BやB系用計測器21A,21Bによりカウントされる、クロック信号S1A,S1Bの立上り期間や立下り期間における判定用クロック信号S3のクロック数は、ノイズ等の影響により変動することもある。従って、例えばA系用計測器20A,20BやB系用計測器21A,21Bの計測結果が1回でも上述の判定基準範囲を外れたからといって、対応するA系やB系の発振器11A,11Bに異常が発生していると判定することは適切でない。
そこで、ステータス判定部22A,22Bには、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果が上述の判定基準範囲を外れる頻度(単位時間当たりの回数)の閾値(以下、これを範囲外頻度閾値と呼ぶ)が予め設定され、ステータス判定部22A,22Bはこの範囲外頻度閾値を記憶保持している。そしてステータス判定部22A,22Bは、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果が判定基準範囲を外れる頻度が上述の範囲外頻度閾値を越えた場合に、対応するA系又はB系の発振器11A,11Bに異常が発生していると判定する。
またステータス判定部22A,22Bは、A系用計測器20A,20B及びB系用計測器21A,21Bの計測結果が一致しているものの、その計測結果が判定基準範囲から外れる頻度が上述の範囲外頻度閾値を越えている場合には、共通発振器3に異常が発生していると判定する。
そしてステータス判定部22A,22Bは、以上の処理により自系及び他系の双方の発振器11A,11Bが正常であると判定した場合には、何もしない。これに対して、ステータス判定部22A,22Bは、自系の発振器11A,11Bは正常であるが、他系の発振器11B,11Aに異常が発生していると判定した場合には、その旨を自系のCPU10A,10Bに報告(以下、この報告を第1の異常報告と呼ぶ)する。
またステータス判定部22A,22Bは、他系の発振器11B,11Aは正常であるが、自系の発振器11A,11Bには異常が発生していると判定した場合には、その旨を自系のCPU10A,10Bに報告(以下、この報告を第2の異常報告と呼ぶ)すると共に、他系の発振器11B,11Aから出力されたクロック信号S1B,S1Aを選択(第2の切替え端12AX,12BXを選択)するよう自系のクロック信号切替えスイッチ12A,12Bを制御する。これにより自系のCPU10A,10B等に供給されるクロック信号が他系の発振器から出力されたクロック信号S1B,S1Aに切り換えられる。
さらにステータス判定部22A,22Bは、自系及び他系の双方の発振器11A,11Bに異常が発生していると判断した場合や、共通発振器3に異常が発生していると判定した場合には、その旨を自系のCPU10A,10Bに報告(以下、この報告を第3の異常報告と呼ぶ)する。
なおステータス判定部22A,22Bは、A系及びB系の制御処理部2A,2Bにおいて相互監視を行うため、上述の処理に加えて自系及び他系の発振器11A,11B並びに共通発振器3のうちの少なくとも1つの発振器11A,11B,3に異常を検知した場合には、その旨のエラー信号を他系のステータス判定部22B,22Aに送信する。かくしてステータス判定部22A,22Bは、かかるエラー信号を受信した場合には、その旨を自系のCPU10A,10Bに報告する。
(2)発振器異常検知処理
図4は、以上のような発振器11A,11Bの異常検知に関連してステータス判定部22A,22Bにより常時実行される発振器異常検知処理の具体的な処理手順を示す。ステータス判定部22A,22Bは、この図4に示す処理手順に従って、自系若しくは他系の発振器11A,11B又は共通発振器3の異常を検知する。
実際上、ステータス判定部22A,22Bは、本鉄道保安装置1の電源が投入されるとこの発振器異常検知処理を開始し、まず、自系のA系用計測器20A,20B及びB系用計測器21A,21Bからそれぞれ与えられるこれらA系用計測器20A,20B及びB系用計測器21A,21Bの計測結果と、予め設定された上述の正常値23A,23Bとを取り込む(SP1)。
続いて、ステータス判定部22A,22Bは、ステップSP1において取り込んだ正常値23A,23Bに基づいて上述の判定基準範囲を設定し(SP2)、この後、A系用計測器20A,20Bの計測結果及びB系用計測器21A,21Bの計測結果と、ステップSP2において設定した範囲外頻度閾値とをそれぞれ別個に比較する(SP3)。
次いで、ステータス判定部22A,22Bは、ステップSP3の比較結果に基づいて、A系及びB系の発振器11A,11Bと、共通発振器3とのいずれかに異常が発生していないか否か(つまりA系用計測器20A,20BやB系用計測器21A,21Bの計測結果が範囲外頻度閾値を越える頻度で判定基準範囲を外れていないか否か)を判断する(SP4)。
そしてステータス判定部22A,22Bは、ステップSP4においての判断によりA系及びB系の発振器11A,11Bと、共通発振器3とのいずれかに異常が発生していると判断した場合(SP4:NO)、ステップSP3の比較結果に基づいて、異常が発生したのは自系の発振器11A,11Bのみ(他系の発振器11B,11Aは正常)であるか否かである否かを判断する(SP5)。
そしてステータス判定部22A,22Bは、この判断で肯定結果を得ると、自系のCPU10A,10Bに自系の発振器11A,11Bに上述の第1の異常報告を行うと共に(SP6)、自系のクロック信号切替えスイッチ12A,12Bを制御して他系のクロック信号を選択(第1の切替え端12AX,12BXから第2の切替え端12AY,12BYに切り替え)させ(SP7)、この後、この発振器異常検知処理を終了する。
これに対して、ステータス判定部22A,22Bは、ステップSP5の判断で否定結果を得ると、異常が発生したのは他系の発振器11B,11Aのみ(自系の発振器11A,11Bは正常)であるか否かを判断する(SP8)。そしてステータス判定部22A,22Bは、この判断で肯定結果を得ると、自系のCPU10A,10Bに上述の第2の異常報告を行い(SP9)、この後、この発振器異常検知処理を終了する。
これに対して、ステータス判定部22A,22Bは、ステップSP8の判断で否定結果を得ると、上述の第3の異常報告を自系のCPU10A,10Bに行い(SP10)、この後、この発振器異常検知処理を終了する。
(3)本実施の形態の効果
以上のように本実施の形態の鉄道保安装置1では、A系及びB系の発振器11A,11Bからそれぞれ出力された各クロック信号S1A,S1Bを、共通発振器3から出力されたこれらのクロック信号と同じ周波数を有するクロック信号S2を整数倍した判定用クロック信号S3とそれぞれ別個に比較してA系及びB系の発振器11A,11Bにおける異常の発生の有無を判定しているため、A系及びB系の発振器11A,11Bのいずれかに異常が発生した場合においても、いずれの発振器11A,11Bに異常が発生したのかを確実に特定することができる。
かくするにつき本鉄道保安装置1によれば、いずれかの制御処理部2A,2Bの発振器11A,11Bに異常が発生した場合においても、その修理等のために装置全体の稼働を停止させる必要がなく、発振器11A,11Bの障害に起因する装置の稼働時間の短縮を防止することができる。
(4)他の実施の形態
なお上述の実施の形態においては、本発明を鉄道保安装置1に適用するようにした場合について述べたが、本発明はこれに限らず、各種の制御処理を実行する制御処理部や、各種の信号処理を実行する信号処理部、各種演算処理を実行する演算処理部などの処理部が二重化され、これら処理部がそれぞれ内部に有する発振器から出力されるクロック信号に基づいて個別に処理を実行するように構成された装置やシステム等に広く適用することができる。
また上述の実施の形態においては、ステータス判定部22A,22Bが図4について上述した発振器異常検知処理を常時実行するようにした場合について述べたが、本発明はこれに限らず、ステータス判定部22A,22Bがかかる発振器異常検知処理を定期的又は不定期に実行するようにしても良い。
さらに上述の実施の形態においては、判定基準範囲を、正常値23A,23Bを中心として前後に当該正常値の25〔%〕の値の範囲に設定するようにした場合について述べたが、本発明はこれに限らず、判定基準範囲の設定方法としては、この他種々の設定方法を広く適用することができる。
本発明は、処理部が二重化され、これら処理部がそれぞれ内部に有する発振器から出力されるクロック信号に基づいて個別に処理を実行するように構成された装置やシステム等に広く適用することができる。
1……鉄道保安装置、2A,2B……制御処理部、3……共通発振器、4……逓倍回路、5……判定用クロック生成部、10A,10B……CPU、11A,11B……発振器、12A,12B……クロック信号切替えスイッチ、13A,13B……異常検知部、20A,20B……A系用計測器、21A,21B……B系用計測器、22A,22B……ステータス判定部、23A,23B……正常値、S1A,S1B,S2……クロック信号、S3……判定用クロック信号。

Claims (8)

  1. 二重化された処理部にそれぞれ設けられ、同じ周波数の第1のクロック信号を出力する各発振器の異常を検知する発振器異常検知装置において、
    前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する判定用クロック信号生成部と、
    前記二重化された処理部にそれぞれ設けられ、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較し、当該比較の結果に基づいて自系及び他系の前記発振器の異常の有無を判定する異常検知部と
    を備えることを特徴とする発振器異常検知装置。
  2. 前記異常検知部は、
    自系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を計測する第1の計測器と、
    他系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を計測する第2の計測器と、
    前記第1及び第2の計測器の計測結果に基づいて自系及び他系の前記発振器の異常の有無を判定するステータス判定部と
    を備え、
    前記ステータス判定部は、
    自系及び他系の前記発振器が正常に動作している場合に前記第1及び第2の計測器により計測される前記第2のクロック信号のクロック数を正常値として予め保持し、前記第1及び第2の計測器の計測結果と、当該正常値とに基づいて自系及び他系の前記発振器に異常が発生しているか否かを判定する
    ことを特徴とする請求項1に記載の発振器異常検知装置。
  3. 前記ステータス判定部は、
    前記正常値に基づいて、当該正常値の前後に余裕をもたせた判定基準範囲を設定し、
    前記第1及び第2の計測器の計測結果が前記判定基準範囲内にあるか否かに基づいて前記第1及び第2の計測器に異常が発生しているか否かを判定する
    ことを特徴とする請求項2に記載の発振器異常検知装置。
  4. 前記ステータス判定部は、
    前記判定基準範囲を外れる頻度の閾値を保持し、
    前記第1又は第2の計測器の計測結果が前記判定基準範囲を外れる頻度が前記閾値を越えた場合に、対応する前記発振器に異常が発生していると判定する
    ことを特徴とする請求項3に記載の発振器異常検知装置。
  5. 二重化された処理部にそれぞれ設けられ、同じ周波数の第1のクロック信号を出力する各発振器の異常を検知する発振器異常検知方法において、
    前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する第1のステップと、
    各前記処理部において、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較する第2のステップと、
    各前記処理部において、前記比較の結果に基づいて自系及び他系の前記発振器の異常の有無をそれぞれ判定する第3のステップと
    を備えることを特徴とする発振器異常検知方法。
  6. 前記第2のステップでは、
    各前記処理部において、自系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を第1の計測器により計測すると共に、他系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を第2の計測器により計測し、
    前記第3のステップでは、
    各前記処理部において、前記第1及び第2の計測器の計測結果と、自系及び他系の前記発振器が正常に動作している場合に各前記第1及び第2の計測器により計測される前記第2のクロック信号のクロック数である正常値とに基づいて、自系及び他系の前記発振器に異常が発生しているか否かを判定する
    ことを特徴とする請求項5に記載の発振器異常検知方法。
  7. 前記第3のステップでは、
    前記正常値の前後に余裕をもたせた判定基準範囲を設定し、
    前記第1及び第2の計測器の計測結果が前記判定基準範囲内にあるか否かに基づいて前記第1及び第2の計測器に異常が発生しているか否かを判定する
    ことを特徴とする請求項6に記載の発振器異常検知方法。
  8. 前記第3のステップでは、
    前記第1又は第2の計測器の計測結果が前記判定基準範囲を外れる頻度が予め設定された閾値を越えた場合に、対応する前記発振器に異常が発生していると判定する
    ことを特徴とする請求項7に記載の発振器異常検知方法。
JP2014031114A 2014-02-20 2014-02-20 異常発信検知装置及び方法 Active JP6101648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014031114A JP6101648B2 (ja) 2014-02-20 2014-02-20 異常発信検知装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014031114A JP6101648B2 (ja) 2014-02-20 2014-02-20 異常発信検知装置及び方法

Publications (2)

Publication Number Publication Date
JP2015156155A true JP2015156155A (ja) 2015-08-27
JP6101648B2 JP6101648B2 (ja) 2017-03-22

Family

ID=54775427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014031114A Active JP6101648B2 (ja) 2014-02-20 2014-02-20 異常発信検知装置及び方法

Country Status (1)

Country Link
JP (1) JP6101648B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019217977A (ja) * 2018-06-21 2019-12-26 株式会社日立製作所 電子連動装置、電子連動システム、及び異常検出方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292928A (ja) * 1996-04-26 1997-11-11 Toyo Commun Equip Co Ltd クロック信号源の監視装置
JPH1131022A (ja) * 1997-07-11 1999-02-02 Nec Corp クロック冗長化方式
WO1999059051A1 (fr) * 1998-05-13 1999-11-18 Mitsubishi Denki Kabushiki Kaisha Dispositif et appareil pour detecter une defaillance d'horloge
JP2004064344A (ja) * 2002-07-26 2004-02-26 Nec Corp クロック分配システム
JP2006186609A (ja) * 2004-12-27 2006-07-13 Kyocera Corp クロック発生装置
JP2007026028A (ja) * 2005-07-15 2007-02-01 Fujitsu Ten Ltd マイクロコンピュータの異常検出装置
JP2008153910A (ja) * 2006-12-18 2008-07-03 Fujitsu Ltd システムクロック供給装置及び基準発振器の周波数ずれ判定方法
WO2009031060A2 (en) * 2007-09-03 2009-03-12 Nxp B.V. Clock supervision unit
JP2009069947A (ja) * 2007-09-11 2009-04-02 Renesas Technology Corp 半導体装置
WO2011052112A1 (ja) * 2009-10-29 2011-05-05 パナソニック株式会社 システムクロック監視装置およびモータ制御システム
JP2013201619A (ja) * 2012-03-26 2013-10-03 Nec Computertechno Ltd クロック故障検出装置及びクロック故障検出方法
JP2014010567A (ja) * 2012-06-28 2014-01-20 Hitachi Ltd 保安装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292928A (ja) * 1996-04-26 1997-11-11 Toyo Commun Equip Co Ltd クロック信号源の監視装置
JPH1131022A (ja) * 1997-07-11 1999-02-02 Nec Corp クロック冗長化方式
WO1999059051A1 (fr) * 1998-05-13 1999-11-18 Mitsubishi Denki Kabushiki Kaisha Dispositif et appareil pour detecter une defaillance d'horloge
JP2004064344A (ja) * 2002-07-26 2004-02-26 Nec Corp クロック分配システム
JP2006186609A (ja) * 2004-12-27 2006-07-13 Kyocera Corp クロック発生装置
JP2007026028A (ja) * 2005-07-15 2007-02-01 Fujitsu Ten Ltd マイクロコンピュータの異常検出装置
JP2008153910A (ja) * 2006-12-18 2008-07-03 Fujitsu Ltd システムクロック供給装置及び基準発振器の周波数ずれ判定方法
WO2009031060A2 (en) * 2007-09-03 2009-03-12 Nxp B.V. Clock supervision unit
JP2009069947A (ja) * 2007-09-11 2009-04-02 Renesas Technology Corp 半導体装置
WO2011052112A1 (ja) * 2009-10-29 2011-05-05 パナソニック株式会社 システムクロック監視装置およびモータ制御システム
JP2013201619A (ja) * 2012-03-26 2013-10-03 Nec Computertechno Ltd クロック故障検出装置及びクロック故障検出方法
JP2014010567A (ja) * 2012-06-28 2014-01-20 Hitachi Ltd 保安装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019217977A (ja) * 2018-06-21 2019-12-26 株式会社日立製作所 電子連動装置、電子連動システム、及び異常検出方法
JP7023192B2 (ja) 2018-06-21 2022-02-21 株式会社日立製作所 電子連動装置、電子連動システム、及び異常検出方法

Also Published As

Publication number Publication date
JP6101648B2 (ja) 2017-03-22

Similar Documents

Publication Publication Date Title
JP2021002386A (ja) 安全計装プロセス制御装置、並びに、方法
KR100661677B1 (ko) 모니터링 시스템의 부정확한 오류 메시지를 억제하는 방법 및 장치
US10152395B2 (en) Fault tolerant systems and method of using the same
US10222770B2 (en) Method and apparatus for analogue output current control
DK2989548T3 (en) MONITORING OF REDUNDANT COMPONENTS
KR101560497B1 (ko) 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템
EP2533154A3 (en) Failure detection and mitigation in logic circuits
WO2017177611A1 (zh) 一种芯片安全检测方法、芯片结构、芯片模块
JP6101648B2 (ja) 異常発信検知装置及び方法
KR101448013B1 (ko) 항공기용 다중 컴퓨터의 고장 허용 장치 및 방법
KR20160086082A (ko) 원자력 발전소 보호계통과 원자력 발전소 보호계통의 운전방법
JP2018101241A (ja) 処理装置
KR20130097880A (ko) 차량 컨트롤러의 제어 차단 모듈 이상 검출 및 안전 제어 장치와 그 방법
JP2013150404A (ja) ディジタル型保護リレーの点検システム
JP5875475B2 (ja) 保安装置
JP2017211792A (ja) インターロック回路
JP5511920B2 (ja) 安全監視入力装置
JP2005208770A (ja) ディジタル制御装置
JP6584055B2 (ja) システム復帰回路及びシステム復帰方法
Börcsök The relationship between diagnostic coverage and proof test interval for 1oo2 and 1oo2D architectures
JP4895966B2 (ja) 多重系構成における異常発振検出回路
JP6692251B2 (ja) 臨界警報装置及び臨界警報方法
JP2671296B2 (ja) ディジタル形保護リレーにおける異常表示方法
JP2014232413A (ja) 製造実行システムの異常管理装置
JP6027570B2 (ja) 冗長化システム、故障検出装置、冗長化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6101648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150