JP2008153910A - システムクロック供給装置及び基準発振器の周波数ずれ判定方法 - Google Patents

システムクロック供給装置及び基準発振器の周波数ずれ判定方法 Download PDF

Info

Publication number
JP2008153910A
JP2008153910A JP2006339416A JP2006339416A JP2008153910A JP 2008153910 A JP2008153910 A JP 2008153910A JP 2006339416 A JP2006339416 A JP 2006339416A JP 2006339416 A JP2006339416 A JP 2006339416A JP 2008153910 A JP2008153910 A JP 2008153910A
Authority
JP
Japan
Prior art keywords
clock
reference oscillator
frequency deviation
frequency
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006339416A
Other languages
English (en)
Other versions
JP4838110B2 (ja
Inventor
Hiroyoshi Yoda
博義 依田
Narimasa Okada
成正 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006339416A priority Critical patent/JP4838110B2/ja
Priority to EP07117781.0A priority patent/EP1939708A3/en
Priority to US11/905,712 priority patent/US20080146180A1/en
Publication of JP2008153910A publication Critical patent/JP2008153910A/ja
Application granted granted Critical
Publication of JP4838110B2 publication Critical patent/JP4838110B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】システムクロック供給装置及び基準発振器の周波数ずれ判定方法に関し、装置内の基準発振器自身の周波数ずれを、測定用の発振器を用いずに判定し、周波数異常箇所を特定し、異常周波数クロックの送出を防ぐ。
【解決手段】二重化構成(N系及びE系)のシステムクロック供給装置内にそれぞれ備えられたOCXO等の基準発振器(#N,#E)9−1の出力クロックと、システム同期用に通常入力されるリファレンスクロック(例えば8KHz)とを、周波数ずれ測定部(#N,#E)1−1でそれぞれ比較し、所定回数の周波数ずれの発生を誤検出保護回路(#N,#E)1−2で測定し、該両系の測定結果を基に異常個所判定部(#N,#E)1−3で、自系若しくは他系の基準発振器(#N,#E)9−1の出力クロックの周波数ずれ又はリファレンスクロックの異常を判定して異常箇所を特定し、異常箇所を他系に切り替えるよう選択信号を送出する。
【選択図】図1

Description

本発明は、システムクロック供給装置及び基準発振器の周波数ずれ判定方法に関し、特に、二重化構成のシステムクロック供給装置内の各基準発振器の周波数ずれの判定及び異常箇所の特定、並びに周波数変動の防止を可能にするシステムクロック供給装置及び基準発振器の周波数ずれ判定方法に関する。
移動通信システムの基地局等においては、高精度な周波数のクロック基準信号が必要とされる。該クロック基準信号の基準発振器としては、温度安定性に優れる恒温槽(Oven)入りの水晶発振器(OCXO:Oven Controlled X(crystal) Oscillator)が使用されるのが一般的である。しかし、恒温槽入り水晶発振器(OCXO)であっても、経時安定性は保証されない。
図9に従来の二重化構成のシステムクロック供給装置の構成例を示す。同図に示すように、二重化構成のシステムクロック供給装置は、一方をN系(ノーマル系、運用系)、他方をE系(エマージェンシ系、予備系)とする2系統のシステムクロック供給装置内に、それぞれ、恒温槽入り水晶発振器(OCXO)を用いた基準発振器(#N,#E)9−1、周波数測定部(#N,#E)9−2、スタック監視部(#N,#E)9−3、システムクロック生成部(#N,#E)9−4、セレクタ(#N,#E)9−5及びスタック監視部(#N,#E)9−6を備える。
基準発振器(#N,#E)9−1は、自身の周波数ずれを検出することができないため、その正常性の検出は、基準発振器(#N,#E)9−1の出力信号がローレベル又はハイレベルのままとなるロースタック又はハイスタックの状態を、外部回路のスタック監視部(#N,#E)9−3により検出し、また、N系とE系の基準発振器(#E)9−1のそれぞれの出力信号を、周波数測定部(#N,#E)9−2で互いに比較して、周波数ずれを検出するものであった。
セレクタ(#N,#E)9−5は、スタック監視部(#N,#E)9−6のローレベル又はハイレベルのままとなるロースタック又はハイスタックの状態を外部装置のソフトウェアに通知し、スタック状態によりソフトウェアからセレクタのセレクト信号を制御されるものであった。
基準発振器の経時変化による周波数ずれと突発的な周波数変化に対処する手段として、下記の特許文献1には、n個(nは3以上の整数)の信号発生装置と、該n個の信号発生装置の出力信号を入力するとともに、そのうちの何れか1つを基準信号として出力する出力信号切換手段と、該基準信号を基準にして残りの最大n−1個の信号発生装置の出力信号の周波数を検出する最大n−1個の周波数検出手段を備え、該最大n−1個の周波数検出手段の出力は当該周波数基準信号発生装置の外部に出力され、前記出力信号切換手段は、前記最大n−1個の周波数検出手段の出力に基づいて外部から制御される周波数基準信号発生装置が開示されている。
特開2006−140801号公報。
恒温槽入り水晶発振器(OCXO)の経時安定性を保証するためには、安定度の高いセシウム原子時計を発振源にした高安定信号源などの信号を基に修正する必要があるが、それらの信号源は高価であるとともに、装置の大型化、複雑化を招くことになる。
移動通信システムの基地局等の装置は、高精度で信頼性の高いクロック基準信号を送出する構成を具備していなければならないが、省スペース化及び低コスト化が強く要求されているため、新たな回路基板(カード)の追加や高価な発振源への置換えは望ましくない。
また、従来のように、N系とE系とで、それぞれ自系の基準発振器の出力信号を他系の基準発振器の出力信号と互いに比較して周波数ずれを検出する構成では、二者間の周波数ずれを検出することはできても、何れの基準発振器の出力信号が異常であるのかを特定することはできなかった。また、リファレンスクロックの異常を検出したときも、外部のソフトウェア経由の制御となるため、正常系への切替えも迅速ではなかった。
このような場合、異常個所の出力を回避することができないため、クロック基準信号の周波数がずれることによる回線品質の劣化や、異常周波数信号の送出による異常電波の伝播を招くことになる。また、別途、高価で大掛かりな発振器を設けて基準発振器の周波数ずれを判定する構成では、省スペース化、低コスト化に反することになる。
本発明は、上記の問題点を解決することを目的とし、二重化構成のシステムクロック供給装置内の基準発振器の周波数ずれを検出するための発振器を新たに設けることなく、システムクロック供給装置自身の周波数ずれのみならず、入力されるリファレンスクロックも合わせて異常箇所を特定し、かつ、周波数ずれを生じた基準発振器の信号送出を防止することができるシステムクロック供給装置及び基準発振器の周波数ずれ判定方法を提供する。
本発明は、上記課題を解決するために、二重化構成のシステムクロック供給装置において、外部から供給されるシステム同期用のリファレンスクロックと自系の基準発振器から出力されるクロックとの周波数ずれを測定し、該測定結果を基に周波数ずれ判定結果を他系のシステムクロック供給装置に送出し、自系の基準発振器の周波数ずれ判定結果と他系の基準発振器の周波数ずれ判定結果とを基に、自系の基準発振器の出力クロック、他系の基準発振器の出力クロック又はリファレンスクロックの何れかに周波数ずれを起こしているかの異常箇所判定を行うことを第1の特徴とする。
また、前記周波数ずれの測定において、基準発振器の出力クロックを用いた監視基準タイマーにより設定されるカウンターゲート時間内におけるリファレンスクロックのカウント値を判定閾値と比較して周波数ずれを判定することを第2の特徴とする。
また、前記周波数ずれの測定において、周波数ずれと判定された異常発生回数を計測し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定する誤検出保護を行うことを第3の特徴とする。
また、前記誤検出保護において、周波数ずれと判定された判定結果が所定の監視時間内に連続して発生した異常発生回数を計数し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定することを第4の特徴とする。
また、前記異常箇所判定において、自系の基準発振器の周波数ずれ判定結果と他系の基準発振器の周波数ずれ判定結果とを基に、自系又は他系の基準発振器の何れか一方にのみ周波数ずれが発生していると判定したとき、該周波数ずれが発生している系のシステムクロックを異常、周波数ずれが発生していない系のシステムクロックを正常と判定し、自系及び他系の基準発振器の両者に周波数ずれが発生していると判定したとき、前記リファレンスクロックを異常と判定することを第5の特徴とする。
本発明は、従来の構成で判別することができなかったシステムクロック供給装置内の基準発振器の周波数ずれの障害を、外部のリファレンスクロックを利用して、基準発振器及びリファレンスクロックの周波数ずれの検出と障害箇所の特定を行うようにしたものである。
本発明によれば、システムクロック供給装置の基準発振器自体の周波数ずれを、システム同期用に外部から入力して使用しているリファレンスクロックと、システムの信頼性維持のために二重化構成された各システムクロック供給装置に搭載された自系の基準発振器の出力クロックと他系の基準発振器の出力クロックとの三者間で比較して判定することにより、基準発振器の周波数ずれを測定するための発振器を新たに別途備えることなく、周波数異常のクロックを特定することが可能となる。
また、上記三者のクロックの周波数ずれの測定及び判定は、例えばDSP(Digital Signal Processor)等のファームウェアで実現することができ、システムクロック供給装置に一切のハードウェアデバイスを追加することなく、システムクロック供給装置に搭載された2系統の基準発振器の出力クロック及びリファレンスクロックについて、異常箇所の特定を行うことができる。これにより、現用系の基準発振器の周波数ずれを検出したとき、予備系にその旨の通知を即座に行い、システムクロック供給装置内で判定して予備系を新現用系に切替えることで、周波数ずれが生じたままの状態での運用を防止することが可能となる。
また、周波数ずれの異常発生回数を計測し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定する誤検出保護を行うことにより、短期的な周波数変動時に、周波数異常が表示されることを防止することができる。
図1は本発明によるシステムクロック供給装置の機能ブロックを示す。同図に示すように、本発明によるシステムクロック供給装置は、一方をN系(ノーマル系、運用系、以下「#N」と記す)、他方をE系(エマージェンシ系、予備系、以下「#E」と記す)とするシステムクロック供給装置を2系統設け、各システムクロック供給装置内に、それぞれ、例えば恒温槽入り水晶発振器(OCXO)を用いた基準発振器(#N,#E)9−1、外部から供給される2系統のリファレンスクロックのうちの一方を選択するセレクタ(#N,#E)9−5、リファレンスクロックと基準発振器(#N,#E)9−1の出力クロックとの周波数ずれを測定する周波数ずれ測定部(#N,#E)1−1、周波数ずれの誤検出を保護する誤検出保護部(#N,#E)1−2、2系統の基準発振器(#N,#E)9−1の出力クロックとリファレンスクロックの何れに異常が発生しているかを判定する異常個所判定部(#N,#E)1−3、及び基準発振器(#N,#E)9−1を基にシステムクロックを生成するシステムクロック生成部(#N,#E)9−4を備える。
本発明では、周波数ずれ測定部(#N,#E)1−1、誤検出保護部(#N,#E)1−2及び異常個所判定部(#N,#E)1−3を新たに追加する。周波数ずれ測定部(#N,#E)1−1は、基準発振器(#N,#E)9−1のクロックを基準にしてリファレンスクロックの周波数又は周期を測定する。誤検出保護部(#N,#E)1−2は、周波数ずれ測定部(#N,#E)1−1で検出した周波数ずれが所定回数発生したかを判定し、該判定結果を基に異常発生情報を出力する。
異常個所判定部(#N,#E)1−3は、自系の誤検出保護部(#N,#E)1−2からの異常発生情報を基に判定を開始する。異常発生情報を受信した異常個所判定部(#N,#E)1−3は、他系の誤検出保護部(#N,#E)1−2からの情報を収集し、総合的な判定を実施する。
自系の誤検出保護部1−2からのみ周波数ずれの異常発生情報を受けていれば、自系カードに搭載した基準発振器9−1又はリファレンスクロックに周波数ずれが発生していると判定し、被疑箇所を絞ることが可能となる。また、同様に他系の誤検出保護部1−2から周波数ずれの異常発生情報を受けていれば、他系カードに搭載した基準発振器9−1又はリファレンスクロックに周波数ずれが発生しているとして被疑箇所を絞ることが可能となる。
本来、高精度な恒温槽水晶発振器(OCXO)を基準発振器9−1として搭載した自系及び他系のシステムクロック供給装置、及びルビジウム又はセシウム等を利用して生成されるシステム全体に配信されるリファレンスクロックの三者のクロックが同時に周波数ずれを起こすことは殆どない。このことを利用し、三者のうち二者が正常と判定されたときに、残る一者に周波数ずれが発生していると判定する。これが異常個所判定部1−3の動作原理である。
なお、図1における周波数ずれ測定部(#N,#E)1−1及び誤検出保護部(#N,#E)1−2から成る構成は、本発明における周波数ずれ測定判定手段に相当し、誤検出保護部(#N,#E)1−2は、本発明における誤検出保護手段に相当し、また、異常個所判定部(#N,#E)1−3は、本発明における異常箇所判定手段に相当する。
図2は周波数ずれ測定部1−1の構成例を示す。同図に示す周波数ずれ測定部1−1は、前述の基準発振器9−1から出力される例えば5MHzのクロックをカウントするカウンターを用いた監視基準タイマー2−1により、或る決まった時間間隔(例えば1秒)の基準フレーム信号を生成し、該基準フレーム信号を周波数カウンター2−2及びカウント閾値監視部2−3に入力する。
周波数カウンター2−2では、回線から抽出した例えば8KHzのリファレンスクロックの例えば立ち上がりエッジを、監視基準タイマー2−1から送出される基準フレーム信号の1周期(カウンターゲート時間)毎にカウントする。そのカウント値はカウント閾値監視部2−3に入力される。
カウント閾値監視部2−3には、基準発振器の出力クロックとリファレンスクロックとの周波数ずれを判定するための判定閾値を予め設定しておく。カウント閾値監視部2−3では、監視基準タイマー2−1で生成されたカウンターゲート時間(本実施例では1秒)内における周波数カウンター2−2のカウント値を判定閾値と比較し、周波数ずれの監視/判定を行う。
カウント閾値監視部2−3の監視/判定の結果は、周波数異常検出/復旧通知部2−4に通知され、周波数異常検出/復旧通知部2−4は、カウント閾値監視部2−3から通知される監視/判定結果を基に、周波数異常状態及び復旧状態を示す周波数異常検出信号及び周波数異常復旧信号(正常時)を出力する。
図3はカウント閾値監視部2−3における周波数ずれの監視/判定のタイミングチャートを示す。同図の(a)は基準発振器9−1の出力信号(5MHz)、同図の(b)はリファレンスクロック(8KHz)を示す。同図の(c)は基準発振器9−1の出力信号を基に監視基準タイマー2−1で生成されるカウンターゲート時間(例:1秒)内にカウントされるリファレンスクロックを示している。
8KHzのリファレンスクロックが正確に送出されていれば、1秒間に8000回の立ち上がりエッジがカウントされることになる。但し、リファレンスクロックに対しても、クロック信号としての性質上、偏差を許容することが必要である。この許容閾値を見込んだ判定閾値として、例えば下限7999回から上限8001回までの値を設定し、リファレンスクロックのカウント値がこの判定閾値の範囲内であれば、基準発振器9−1は正常、この範囲を外れていれば異常と判定する。監視基準タイマー2−1により設定されるカウンターゲート時間が長ければ長いほど、周波数変動が平均化され、周波数ずれの影響を受けにくくなる。
図4は誤検出保護部1−2の機能ブロック図である。誤検出保護部1−2において、周波数ずれ測定部1−1の周波数異常検出/復旧通知部2−4から周波数異常検出信号を受信すると、動作保護タイマー4−1が動作開始する。動作保護タイマー4−1により周波数異常継続時間を監視し、該タイマーに設定された規定の時間内に、異常発生回数カウンター4−2により所定回数Nの周波数ずれを検出したとき、測定結果表示部4−3に確実な周波数異常発生の旨の情報を通知する。
前記動作保護タイマー4−1による規定の時間内に、周波数ずれが復旧し正常に戻った場合は、周波数異常検出/復旧通知部2−4から受信される周波数異常復旧信号を基に、クリアー部4−4により動作保護タイマー4−1及び異常発生回数カウンター4−2をクリアーし、次の周波数異常検出に備える。こうすることにより、短期的な周波数変動(瞬断、電源変動等)に対する周波数ずれの誤検出を防ぐことができる。
また、異常発生回数カウンター4−2では、周波数異常検出回数を計数するとともに、周波数異常復旧(正常動作に戻った)回数を計数し、測定結果表示部4−3では、動作保護タイマー4−1の出力と、異常発生回数カウンター4−2からの出力との論理演算を行い、周波数ずれ及びその復旧がそれぞれ所定回数連続して発生したかを測定し、その測定結果を基に周波数ずれ及びその復旧の発生を示す表示信号を出力する構成とすることができる。
図5は誤検出保護部1−2における周波数異常検出/復旧表示の動作フローを示す。誤検出保護部1−2は、動作保護タイマー4−1により規定されたカウントゲート時間内に、周波数異常検出信号を受信したか或いは周波数異常復旧信号を受信したかによって、動作フローの進路が異なるものとなる。
まず、カウントゲート時間内に周波数異常検出信号が受信されたか否かを判定し(ステップ5−1)、周波数異常検出信号が受信された場合、異常復旧カウンターをクリアーし(ステップ5−2)、異常発生回数カウンターの値が“0”か否か、即ち1回目の発生か否かを判定する(ステップ5−3)。
1回目の発生の場合は、異常発生回数カウンターに1を加算して(ステップ5−4)終了する。また、上記ステップ5−3における判定で“NO”と判定された場合、異常発生回数カウンターの値が“1”か否か、即ち既に異常発生が1回発生し、今回の発生が2回目か否かを判定する(ステップ5−5)。2回目の発生である場合、異常発生回数カウンターに1を加算して(ステップ5−6)終了する。
上記ステップ5−5における判定で“NO”と判定された場合、異常発生回数カウンターの値が“2”か否か、即ち既に異常発生が2回発生し、今回の発生が閾値N(N=3)回目か否かを判定する(ステップ5−7)。閾値N回目の発生である場合は、異常発生回数カウンターをクリアーし(ステップ5−8)、異常発生の旨の表示信号を出力する(ステップ5−9)。
一方、上記ステップ5−1の判定で、“NO”、即ちカウントゲート時間内に周波数異常検出信号が受信されず、周波数異常復旧信号が受信された場合、異常発生回数カウンターをクリアーし(ステップ5−10)、異常復旧カウンターの値が“0”か否か、即ち1回目の復旧か否かを判定する(ステップ5−11)。
1回目の復旧である場合は、異常復旧カウンターに1を加算して(ステップ5−12)終了する。また、上記ステップ5−11における判定で“NO”と判定された場合、異常復旧カウンターの値が“1”か否か、即ち既に異常復旧が1回発生し、今回の復旧が2回目か否かを判定する(ステップ5−12)。2回目の復旧である場合は、異常復旧カウンターに1を加算して(ステップ5−13)終了する。
上記ステップ5−12における判定で“NO”と判定された場合、異常復旧カウンターの値が“2”か否か、即ち既に異常復旧が2回発生し、今回の復旧が閾値N(N=3)回目か否かを判定する(ステップ5−14)。閾値N回目の復旧である場合は、異常復旧カウンターをクリアーし(ステップ5−15)、異常復旧の旨の表示信号を出力する(ステップ5−16)。
図5に示す動作フローにより、周波数異常復旧時には、カウンターゲート時間毎に、周波数異常が連続してN回の検出されたときに、周波数異常発生の表示が行われる。また、周波数異常復旧時は、カウンターゲート時間毎に、周波数異常の発生が連続してN回無かった(即ち復旧した)ときに、周波数異常復旧の表示が行われる。
図6は異常個所判定部(#N,#E)1−3の接続構成及び判定論理を示し、図7は異常個所判定部1−3内部の機能ブロックを示す。異常個所判定部(#N,#E)1−3は、誤検出保護部(#N,#E)1−2から測定結果情報を入力し、それらの情報を基に、図6の表1に示す判定論理表に従って、異常個所の判定を行う。
N系及びE系の測定結果が共に良(OK)である場合は、N系カード及びE系カードの基準発振器9−1が正常であると共に、現用系リファレンスクロックも正常であると判定される。
また、N系の測定結果のみに異常が検出されたとき、リファレンスクロック又は#N系カードの基準発振器(#N)9−1の何れかに周波数ずれが発生した可能性があると判定される。しかし、E系の測定結果には異常が検出されていないこと、つまり、リファレンスクロック及び#E系カードの基準発振器(#E)9−1は正常であるとことから、リファレンスクロックは正常であり、#N系カードの基準発振器(#N)9−1に周波数ずれが発生していると判定される。
同様に、E系の測定結果のみに異常が検出されたとき、リファレンスクロック又は#E系カードの基準発振器(#E)9−1の何れかに周波数ずれが発生した可能性があると判定される。しかし、N系の測定結果には異常が検出されていないこと、つまり、リファレンスクロック及び#N系カードの基準発振器(#N)9−1は正常であることから、#E系カードの基準発振器(#E)9−1に周波数ずれが発生していると判定される。
N系及びE系の両方の測定結果に異常が検出されたとき、現用系のリファレンスクロックに周波数ずれの障害が発生していると判定する。
図7に示す異常個所判定部1−3内部の機能ブロック構成において、誤検出保護部(#N,#E)1−2からの測定結果情報を基に、三者比較判定部7−1は、図6の表1に示す判定論理に従って、N系基準発振器、E系基準発振器及びリファレンスクロックの三者の比較判定を行い、該判定結果を基準発振器周波数異常状態表示部7−2に出力し、また、リファレンスクロック異常と判定された場合は、その旨をリファレンスクロック選択信号生成部7−3に通知し、リファレンスクロック選択信号生成部7−3は、リファレンスクロックを選択するセレクタ9−5に対し、現用系のリファレンスクロックから予備系のリファレンスクロックへ切替える選択制御信号を送出する。
また、自系の基準発振器9−1の周波数ずれが検出されたとき、その旨の検出結果を現用系/予備系切替え制御部7−4に通知し、現用系/予備系切替え制御部7−4は、自系が現用系である場合、予備系の異常個所判定部1−3にその旨の通知を即座に行い、且つ、システムクロック選択信号生成部7−5に対して、システムクロックの系を切替える選択信号を生成する指示を送出し、システムクロック選択信号生成部7−5は、現用系のシステムクロックから予備系のシステムクロックへ切替える選択制御信号を、システム内の他の機器に対して送出する。
なお、現用系のシステムクロックから予備系のシステムクロックへ切替える際に、システムクロック選択信号生成部7−5は、予備系のシステムクロックがハイレベルの区間で切替えを実施するシステムクロック選択信号を送信することにより、システムクロックの歯抜けを防止することが可能となる。
また、基準発振器周波数異常状態表示部7−2には、異常発生回数が判定閾値を超えた場合だけでなく、誤検出保護を行わない異常発生の生データをメモリーに保存し、該保存内容を読み出して表示する機能を備えることにより、基準発振器の時々刻々のパフォーマンスを逐一確認し得る構成とすることができる。
図8は、異常個所判定部1−3における周波数ずれ検出時の処理フローを示す。同図に示すように、異常個所判定部1−3は、N系測定結果を取り込み(ステップ8−1)、E系測定結果を取り込み(ステップ8−2)、N系測定結果が良好(OK)であるか否かの判定(ステップ8−3)、及びE系測定結果が良好(OK)であるか否かの判定(ステップ8−4,8−5)を行う。
上記ステップ8−3及び8−4の判定により、N系及びE系の測定結果が良好(OK)と判定された場合、何も処理を行うことなく終了する。また、上記ステップ8−3及び8−4の判定により、N系の測定結果が良好(OK)でE系の測定結果が不良と判定された場合、E系基準発振器の異常と判定し、システムクロックをE系からN系に切替える系切替え指示信号を送出する(ステップ8−6)。
ステップ8−3及び8−5の判定により、N系の測定結果が不良でE系の測定結果が良好(OK)と判定された場合、N系基準発振器の異常と判定し、システムクロックをN系からE系に切替える系切替え指示信号を送出する(ステップ8−7)。また、ステップ8−3及び8−5の判定により、N系及びE系の両者の測定結果が不良と判定された場合、現用系リファレンスクロックの異常と判定し、リファレンスクロックを現用系から予備系に切替えるよう、リファレンスクロック選択信号により切替え指示を送出する(ステップ8−8)。
このように、リファレンスクロックを利用し、三者の周波数偏差の測定を行うことで、従来の図9に示したような両系の交絡による観測では、どちら側が周波数ずれか起しているのか判別することできかったという課題を解決し、また、同様の安定度の基準発振器を2個搭載して監視する構成ではコストが嵩むというデメリットを回避し、また、運用時に周波数ずれの異常発生箇所を特定し、直ちに異常発生箇所を正常な装置に切り替えることにより、周波数ずれクロックの送出を防止することができる。
(付記1)自装置内の基準発振器の出力を基にシステムクロックを生成して出力する自系及び他系から成る二重化構成のシステムクロック供給装置において、
外部から供給されるシステム同期用のリファレンスクロックと自系の基準発振器から出力されるクロックとの周波数ずれを測定し、該測定結果を基に周波数ずれ判定結果を他系のシステムクロック供給装置に送出する周波数ずれ測定判定手段と、
前記自系の周波数ずれ測定判定手段から得られる自系の基準発振器の周波数ずれ判定結果と、他系の周波数ずれ測定判定手段から得られる他系の基準発振器の周波数ずれ判定結果とを基に、自系の基準発振器の出力クロック、他系の基準発振器の出力クロック又はリファレンスクロックの何れかに周波数ずれを起こしているかを判定する異常箇所判定手段と、
を備えたことを特徴とするシステムクロック供給装置。
(付記2)前記周波数ずれ測定判定手段は、基準発振器の出力クロックを用いた監視基準タイマーにより設定されるカウンターゲート時間内におけるリファレンスクロックのカウント値を判定閾値と比較して周波数ずれを判定することを特徴とする付記1に記載のシステムクロック供給装置。
(付記3)前記周波数ずれ測定判定手段は、周波数ずれと判定された異常発生回数を計測し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定する誤検出保護手段を備えたことを特徴とする付記1に記載のシステムクロック供給装置。
(付記4)前記誤検出保護手段は、周波数ずれと判定された判定結果が所定の監視時間内に連続して発生した異常発生回数を計数し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定することを特徴とする付記3に記載のシステムクロック供給装置。
(付記5)前記異常箇所判定手段は、自系の基準発振器の周波数ずれ判定結果と他系の基準発振器の周波数ずれ判定結果とを基に、自系又は他系の基準発振器の何れか一方にのみ周波数ずれが発生していると判定したとき、該周波数ずれが発生している系のシステムクロックを異常、周波数ずれが発生していない系のシステムクロックを正常と判定し、
自系及び他系の基準発振器の両者に周波数ずれが発生していると判定したとき、前記リファレンスクロックを異常と判定することを特徴とする付記1に記載のシステムクロック供給装置。
(付記6)自装置内の基準発振器の出力を基にシステムクロックを生成して出力する自系及び他系から成る二重化構成のシステムクロック供給装置の基準発振器の周波数ずれ判定方法において、
外部から供給されるシステム同期用のリファレンスクロックと自系の基準発振器から出力されるクロックとの周波数ずれを測定し、該測定結果を基に周波数ずれ判定結果を他系のシステムクロック供給装置に送出する周波数ずれ測定判定のステップと、
前記自系の周波数ずれ測定判定ステップから得られる自系の基準発振器の周波数ずれ判定結果と、他系の周波数ずれ測定判定手段から得られる他系の基準発振器の周波数ずれ判定結果とを基に、自系の基準発振器の出力クロック、他系の基準発振器の出力クロック又はリファレンスクロックの何れかに周波数ずれを起こしているかを判定する異常箇所判定のステップと、
を含むことを特徴とする基準発振器の周波数ずれ判定方法。
(付記7)前記周波数ずれ測定判定のステップは、基準発振器の出力クロックを用いた監視基準タイマーにより設定されるカウンターゲート時間内におけるリファレンスクロックのカウント値を判定閾値と比較して周波数ずれを判定することを特徴とする付記6に記載の基準発振器の周波数ずれ判定方法。
(付記8)前記周波数ずれ測定判定のステップは、周波数ずれと判定された異常発生回数を計測し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定する誤検出保護のステップを含むことを特徴とする付記6に記載の基準発振器の周波数ずれ判定方法。
(付記9)前記誤検出保護のステップは、周波数ずれと判定された判定結果が所定の監視時間内に連続して発生した異常発生回数を計数し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定することを特徴とする付記8に記載の基準発振器の周波数ずれ判定方法。
(付記10)前記異常箇所判定のステップは、自系の基準発振器の周波数ずれ判定結果と他系の基準発振器の周波数ずれ判定結果とを基に、自系又は他系の基準発振器の何れか一方にのみ周波数ずれが発生していると判定したとき、該周波数ずれが発生している系のシステムクロックを異常、周波数ずれが発生していない系のシステムクロックを正常と判定し、
自系及び他系の基準発振器の両者に周波数ずれが発生していると判定したとき、前記リファレンスクロックを異常と判定することを特徴とする付記6に記載の基準発振器の周波数ずれ判定方法。
(付記11)前記異常箇所判定手段は、自系の基準発振器に周波数ずれが発生していると判定したとき、他系にその旨の通知を行い、且つ、システムクロックの系を切替える選択制御信号を送出することを特徴とする付記5に記載のシステムクロック供給装置。
(付記12)前記異常箇所判定手段は、リファレンスクロックを異常と判定したとき、現用系のリファレンスクロックから予備系のリファレンスクロックへ切替える選択制御信号を送出することを特徴とする付記5に記載のシステムクロック供給装置。
本発明によるシステムクロック供給装置の機能ブロック図である。 周波数ずれ測定部の構成例を示す図である。 カウント閾値監視部における周波数ずれの監視/判定のタイミングチャートである。 誤検出保護部の機能ブロック図である。 誤検出保護部における周波数異常検出/復旧表示の動作フロー図である。 異常個所判定部(#N,#E)の接続構成及び判定論理を示す図である。 異常個所判定部内部の機能ブロック図である。 異常個所判定部における周波数ずれ検出時の処理フロー図である。 従来の二重化構成のシステムクロック供給装置の構成例を示す図である。
符号の説明
1−1 周波数ずれ測定部(#N,#E)
1−2 誤検出保護部(#N,#E)
1−3 異常個所判定部(#N,#E)
9−1 基準発振器(#N,#E)
9−4 システムクロック生成部(#N,#E)
9−5 セレクタ(#N,#E)

Claims (7)

  1. 自装置内の基準発振器の出力を基にシステムクロックを生成して出力する自系及び他系から成る二重化構成のシステムクロック供給装置において、
    外部から供給されるシステム同期用のリファレンスクロックと自系の基準発振器から出力されるクロックとの周波数ずれを測定し、該測定結果を基に周波数ずれ判定結果を他系のシステムクロック供給装置に送出する周波数ずれ測定判定手段と、
    前記自系の周波数ずれ測定判定手段から得られる自系の基準発振器の周波数ずれ判定結果と、他系の周波数ずれ測定判定手段から得られる他系の基準発振器の周波数ずれ判定結果とを基に、自系の基準発振器の出力クロック、他系の基準発振器の出力クロック又はリファレンスクロックの何れかに周波数ずれを起こしているかを判定する異常箇所判定手段と、
    を備えたことを特徴とするシステムクロック供給装置。
  2. 前記周波数ずれ測定判定手段は、基準発振器の出力クロックを用いた監視基準タイマーにより設定されるカウンターゲート時間内におけるリファレンスクロックのカウント値を判定閾値と比較して周波数ずれを判定することを特徴とする請求項1に記載のシステムクロック供給装置。
  3. 前記周波数ずれ測定判定手段は、周波数ずれと判定された異常発生回数を計測し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定する誤検出保護手段を備えたことを特徴とする請求項1に記載のシステムクロック供給装置。
  4. 前記誤検出保護手段は、周波数ずれと判定された判定結果が所定の監視時間内に連続して発生した異常発生回数を計数し、該異常発生回数が閾値に達したときに、クロック周波数異常と判定することを特徴とする請求項3に記載のシステムクロック供給装置。
  5. 前記異常箇所判定手段は、自系の基準発振器の周波数ずれ判定結果と他系の基準発振器の周波数ずれ判定結果とを基に、自系又は他系の基準発振器の何れか一方にのみ周波数ずれが発生していると判定したとき、該周波数ずれが発生している系のシステムクロックを異常、周波数ずれが発生していない系のシステムクロックを正常と判定し、
    自系及び他系の基準発振器の両者に周波数ずれが発生していると判定したとき、前記リファレンスクロックを異常と判定することを特徴とする請求項1に記載のシステムクロック供給装置。
  6. 自装置内の基準発振器の出力を基にシステムクロックを生成して出力する自系及び他系から成る二重化構成のシステムクロック供給装置の基準発振器の周波数ずれ判定方法において、
    外部から供給されるシステム同期用のリファレンスクロックと自系の基準発振器から出力されるクロックとの周波数ずれを測定し、該測定結果を基に周波数ずれ判定結果を他系のシステムクロック供給装置に送出する周波数ずれ測定判定のステップと、
    前記自系の周波数ずれ測定判定ステップから得られる自系の基準発振器の周波数ずれ判定結果と、他系の周波数ずれ測定判定手段から得られる他系の基準発振器の周波数ずれ判定結果とを基に、自系の基準発振器の出力クロック、他系の基準発振器の出力クロック又はリファレンスクロックの何れかに周波数ずれを起こしているかを判定する異常箇所判定のステップと、
    を含むことを特徴とする基準発振器の周波数ずれ判定方法。
  7. 前記周波数ずれ測定判定のステップは、基準発振器の出力クロックを用いた監視基準タイマーにより設定されるカウンターゲート時間内におけるリファレンスクロックのカウント値を判定閾値と比較して周波数ずれを判定することを特徴とする請求項6に記載の基準発振器の周波数ずれ判定方法。
JP2006339416A 2006-12-18 2006-12-18 システムクロック供給装置及び基準発振器の周波数ずれ判定方法 Expired - Fee Related JP4838110B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006339416A JP4838110B2 (ja) 2006-12-18 2006-12-18 システムクロック供給装置及び基準発振器の周波数ずれ判定方法
EP07117781.0A EP1939708A3 (en) 2006-12-18 2007-10-02 System clock supplying device and frequency shift determining method of master oscillator
US11/905,712 US20080146180A1 (en) 2006-12-18 2007-10-03 System clock supplying device and frequency shift determining method of master oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006339416A JP4838110B2 (ja) 2006-12-18 2006-12-18 システムクロック供給装置及び基準発振器の周波数ずれ判定方法

Publications (2)

Publication Number Publication Date
JP2008153910A true JP2008153910A (ja) 2008-07-03
JP4838110B2 JP4838110B2 (ja) 2011-12-14

Family

ID=39295591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339416A Expired - Fee Related JP4838110B2 (ja) 2006-12-18 2006-12-18 システムクロック供給装置及び基準発振器の周波数ずれ判定方法

Country Status (3)

Country Link
US (1) US20080146180A1 (ja)
EP (1) EP1939708A3 (ja)
JP (1) JP4838110B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011208878A (ja) * 2010-03-30 2011-10-20 Yamatake Corp 制御装置
JP2012039580A (ja) * 2010-08-12 2012-02-23 Fujitsu Ltd クロック供給装置およびクロック供給方法
JP2013114589A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp マイクロコントローラー
JP2015156155A (ja) * 2014-02-20 2015-08-27 株式会社日立製作所 異常発信検知装置及び方法
JP2015179351A (ja) * 2014-03-19 2015-10-08 日本電気株式会社 クロック発生装置、サーバシステムおよびクロック制御方法
WO2020031623A1 (ja) * 2018-08-09 2020-02-13 日本電信電話株式会社 クロック周波数監視装置、及びクロック周波数監視方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442492B2 (en) * 2019-03-04 2022-09-13 Intel Corporation Clock glitch mitigation apparatus and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056920A (ja) * 1973-09-17 1975-05-19
JPS6070826A (ja) * 1983-09-27 1985-04-22 Nec Corp 基準発振器
JPH0282833A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 網同期クロック選択回路
JPH0349319A (ja) * 1989-07-17 1991-03-04 Nec Corp 同期検出方式
JPH03102933A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd 同期クロック選択回路
JPH04351120A (ja) * 1991-05-29 1992-12-04 Nec Corp 位相同期検出装置
JPH05129939A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 発振器装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254492A (en) * 1979-04-02 1981-03-03 Rockwell International Corporation Redundant clock system utilizing nonsynchronous oscillators
JPS60103459A (ja) * 1983-11-09 1985-06-07 Mitsubishi Electric Corp デ−タ処理装置
US5184350A (en) * 1991-04-17 1993-02-02 Raytheon Company Telephone communication system having an enhanced timing circuit
US5852728A (en) * 1995-01-12 1998-12-22 Hitachi, Ltd. Uninterruptible clock supply apparatus for fault tolerant computer system
US6194969B1 (en) * 1999-05-19 2001-02-27 Sun Microsystems, Inc. System and method for providing master and slave phase-aligned clocks
JP3691310B2 (ja) * 1999-10-21 2005-09-07 富士通株式会社 周波数測定回路
US7089442B2 (en) * 2003-02-07 2006-08-08 Rambus Inc. Fault-tolerant clock generator
JP2006140801A (ja) * 2004-11-12 2006-06-01 Murata Mfg Co Ltd 周波数基準信号発生装置および発生方法
US7154305B2 (en) * 2004-12-22 2006-12-26 Alcatel Periodic electrical signal frequency monitoring systems and methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056920A (ja) * 1973-09-17 1975-05-19
JPS6070826A (ja) * 1983-09-27 1985-04-22 Nec Corp 基準発振器
JPH0282833A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 網同期クロック選択回路
JPH0349319A (ja) * 1989-07-17 1991-03-04 Nec Corp 同期検出方式
JPH03102933A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd 同期クロック選択回路
JPH04351120A (ja) * 1991-05-29 1992-12-04 Nec Corp 位相同期検出装置
JPH05129939A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 発振器装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011208878A (ja) * 2010-03-30 2011-10-20 Yamatake Corp 制御装置
US8843219B2 (en) 2010-03-30 2014-09-23 Azbil Corporation Control device
JP2012039580A (ja) * 2010-08-12 2012-02-23 Fujitsu Ltd クロック供給装置およびクロック供給方法
US8907688B2 (en) 2010-08-12 2014-12-09 Fujitsu Limited Method and device for supplying clock
JP2013114589A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp マイクロコントローラー
JP2015156155A (ja) * 2014-02-20 2015-08-27 株式会社日立製作所 異常発信検知装置及び方法
JP2015179351A (ja) * 2014-03-19 2015-10-08 日本電気株式会社 クロック発生装置、サーバシステムおよびクロック制御方法
US9654277B2 (en) 2014-03-19 2017-05-16 Nec Corporation Clock generation apparatus, server system and clock control method
WO2020031623A1 (ja) * 2018-08-09 2020-02-13 日本電信電話株式会社 クロック周波数監視装置、及びクロック周波数監視方法
JP2020027950A (ja) * 2018-08-09 2020-02-20 日本電信電話株式会社 クロック周波数監視装置、及びクロック周波数監視方法
JP7155733B2 (ja) 2018-08-09 2022-10-19 日本電信電話株式会社 クロック周波数監視装置、及びクロック周波数監視方法

Also Published As

Publication number Publication date
US20080146180A1 (en) 2008-06-19
JP4838110B2 (ja) 2011-12-14
EP1939708A3 (en) 2015-04-08
EP1939708A2 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
JP4838110B2 (ja) システムクロック供給装置及び基準発振器の周波数ずれ判定方法
EP1675267B1 (en) Periodic electrical signal frequency monitoring systems and methods
US5748569A (en) Apparatus and method for clock alignment and switching
KR20010013491A (ko) 다수결(多數決)용 하드웨어 설계와, 다수결의 테스트 및유지관리
JP3072720B2 (ja) 情報処理装置
US20130266053A1 (en) Signal selecting circuit and signal selecting method
CN101047490B (zh) 一种通信系统时间故障的检测方法及其装置
JP4819707B2 (ja) 冗長演算システムよび演算部
JPH06104882A (ja) 網同期クロック供給装置
CN111447333B (zh) Tdm总线故障检测方法及装置、设备、可读存储介质
JPH088889A (ja) 外部同期装置
JP2010288261A (ja) クロック供給システム
JP2856108B2 (ja) 周波数逸脱検出回路
JP4036013B2 (ja) 周波数監視回路、クロック供給装置、および周波数監視方法
JP3637510B2 (ja) 障害監視方法とその回路
KR100400928B1 (ko) 망동기 장비의 자기진단/주파수 변이 측정 장치 및 그 방법
JPS6226605B2 (ja)
JPH10313349A (ja) データ通信装置
JPH11304972A (ja) 基準周波数・タイミング発生装置
JP2001044974A (ja) 予備系抽出クロック選択回路
JPH0738548A (ja) 伝送装置
JP2001034303A (ja) 多重化発信器検出信号選択回路の異常発生時切換方法
JP2013201619A (ja) クロック故障検出装置及びクロック故障検出方法
JPH07131446A (ja) クロック断検出回路
JPH09284360A (ja) 通信装置における障害処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

TRDD Decision of grant or rejection written
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees