JPH07131446A - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JPH07131446A JPH07131446A JP5274511A JP27451193A JPH07131446A JP H07131446 A JPH07131446 A JP H07131446A JP 5274511 A JP5274511 A JP 5274511A JP 27451193 A JP27451193 A JP 27451193A JP H07131446 A JPH07131446 A JP H07131446A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- counter
- phase
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 歯抜けやクロック割れに起因するクロック異
常が発生した場合にもこれを断検出することのできる、
異常検出性の優れたクロック断検出回路を提供する。 【構成】 クロック入力１０をカウントするカウンタＡ
２０と、クロック入力１０に位相同期する位相同期発振
器３０と、位相同期発振器３０のクロック出力をカウン
トするカウンタＢ４０と、カウンタＡ２０とカウンタＢ
４０とのカウント値を比較し、このカウント値が不一致
の時クロック断検出信号を出力する一致回路５０とを備
える。
常が発生した場合にもこれを断検出することのできる、
異常検出性の優れたクロック断検出回路を提供する。 【構成】 クロック入力１０をカウントするカウンタＡ
２０と、クロック入力１０に位相同期する位相同期発振
器３０と、位相同期発振器３０のクロック出力をカウン
トするカウンタＢ４０と、カウンタＡ２０とカウンタＢ
４０とのカウント値を比較し、このカウント値が不一致
の時クロック断検出信号を出力する一致回路５０とを備
える。
Description
【０００１】
【産業上の利用分野】本発明は、伝送装置におけるクロ
ック断検出回路に関する。
ック断検出回路に関する。
【０００２】
【従来の技術】図３は、従来のクロック断検出回路の構
成ブロック図を示したものである。従来の回路は、クロ
ック入力１０をワンショットマルチバイブレータ１００
で検知してクロック断検出出力６０を得るような構成と
なっていた。電源Ｖに接続された抵抗ＲとコンデンサＣ
の時定数で決定される時間が検出時間として設定され
る。
成ブロック図を示したものである。従来の回路は、クロ
ック入力１０をワンショットマルチバイブレータ１００
で検知してクロック断検出出力６０を得るような構成と
なっていた。電源Ｖに接続された抵抗ＲとコンデンサＣ
の時定数で決定される時間が検出時間として設定され
る。
【０００３】図４は、図３の動作を示すタイムチャート
を示したもので、（Ａ）は通常のクロック断によるクロ
ック異常が発生した場合のタイムチャートを、（Ｂ）は
歯抜け状態のクロック異常が発生した場合のタイムチャ
ートを、（Ｃ）はクロック割れのクロック異常が発生し
た場合のタイムチャートをそれぞれ示している。
を示したもので、（Ａ）は通常のクロック断によるクロ
ック異常が発生した場合のタイムチャートを、（Ｂ）は
歯抜け状態のクロック異常が発生した場合のタイムチャ
ートを、（Ｃ）はクロック割れのクロック異常が発生し
た場合のタイムチャートをそれぞれ示している。
【０００４】図４（Ａ）で示すように、クロック入力中
はその変化点でワンショットマルチバイブレータ１００
が起動され、出力は“Ｌｏ”レベルに固定されるが、抵
抗ＲとコンデンサＣの時定数で決定される検出時間以上
クロックの変化点がないと、クロック断とみなして検出
出力を“Ｈｉ”レベルにする。クロック入力が正常にな
れば再びワンショットマルチバイブレータ１００が起動
され、検出出力を“Ｌｏ”レベルにする。
はその変化点でワンショットマルチバイブレータ１００
が起動され、出力は“Ｌｏ”レベルに固定されるが、抵
抗ＲとコンデンサＣの時定数で決定される検出時間以上
クロックの変化点がないと、クロック断とみなして検出
出力を“Ｈｉ”レベルにする。クロック入力が正常にな
れば再びワンショットマルチバイブレータ１００が起動
され、検出出力を“Ｌｏ”レベルにする。
【０００５】図４（Ｂ）に示すように、クロック入力が
検出時間内で歯抜け状態になった場合には、この変化が
ワンショットマルチバイブレータ１００のＣＲ時定数の
時間内における変化であるため断検出はなされず、クロ
ック断検出出力６０はクロック異常にもかかわらず“Ｌ
ｏ”レベルのままである。
検出時間内で歯抜け状態になった場合には、この変化が
ワンショットマルチバイブレータ１００のＣＲ時定数の
時間内における変化であるため断検出はなされず、クロ
ック断検出出力６０はクロック異常にもかかわらず“Ｌ
ｏ”レベルのままである。
【０００６】一方、図４（Ｃ）に示すように、クロック
が割れた状態で入力された場合でも、ワンショットマル
チバイブレータ１００の起動回数が多くなるだけで異常
検出はなされず、クロック断検出出力６０は“Ｌｏ”レ
ベルに設定されたままとなる。
が割れた状態で入力された場合でも、ワンショットマル
チバイブレータ１００の起動回数が多くなるだけで異常
検出はなされず、クロック断検出出力６０は“Ｌｏ”レ
ベルに設定されたままとなる。
【０００７】
【発明が解決しようとする課題】このようなクロック入
力の異常は雑音等の影響により発生するが、従来のクロ
ック断検出回路ではワンショットマルチバイブレータを
使用していたため、ＣＲ時定数の時間内でクロック入力
が異常を起こしても断検出されないという問題点があっ
た。このクロック異常が検出されない場合、伝送装置に
おいて伝送路誤り等により重大な問題が発生するため、
歯抜けやクロック割れによって生ずるクロック異常を断
検出する必要があった。
力の異常は雑音等の影響により発生するが、従来のクロ
ック断検出回路ではワンショットマルチバイブレータを
使用していたため、ＣＲ時定数の時間内でクロック入力
が異常を起こしても断検出されないという問題点があっ
た。このクロック異常が検出されない場合、伝送装置に
おいて伝送路誤り等により重大な問題が発生するため、
歯抜けやクロック割れによって生ずるクロック異常を断
検出する必要があった。
【０００８】本発明は上述した問題点を解消するために
なされたもので、歯抜けやクロック割れに起因するクロ
ック異常が発生した場合にもこれを断検出することので
きる、異常検出性の優れたクロック断検出回路を提供す
ることを目的とする。
なされたもので、歯抜けやクロック割れに起因するクロ
ック異常が発生した場合にもこれを断検出することので
きる、異常検出性の優れたクロック断検出回路を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明は、入力クロック
をカウントする第１のカウンタと、前記入力クロックに
位相同期する位相同期発振器と、前記位相同期発振器の
出力クロックをカウントする第２のカウンタと、前記第
１及び第２のカウンタのカウント値を比較し、このカウ
ント値が不一致の時クロック断検出信号を出力する一致
回路とを具備したものである。
をカウントする第１のカウンタと、前記入力クロックに
位相同期する位相同期発振器と、前記位相同期発振器の
出力クロックをカウントする第２のカウンタと、前記第
１及び第２のカウンタのカウント値を比較し、このカウ
ント値が不一致の時クロック断検出信号を出力する一致
回路とを具備したものである。
【００１０】
【作用】本発明では、第１及び第２のカウンタを設け
て、この２つのカウンタのカウント値を比較してクロッ
ク断検出信号を出力するようにしている。クロック入力
が正常の場合には、両カウンタのカウント値は一致し、
一致信号が一致回路から出力される。この時はクロック
は正常に入力されているものと判断する。クロック入力
が切断されると、第２のカウンタのカウント値が第１の
カウンタのカウント値よりも小さくなるため、一致回路
は不一致信号すなわちクロック断検出信号を出力する。
また、クロック入力に歯抜け状態のクロック異常がある
と、第２のカウンタのカウント値が第１のカウンタのカ
ウント値よりも小さくなるため、やはりクロック異常が
検出される。さらに、クロック入力にクロック割れ異常
が発生すると、第２のカウンタのカウント値が第１のカ
ウンタのカウント値よりも大きくなるため、不一致信号
が検出される。このようにしてクロック異常を検出でき
るのである。
て、この２つのカウンタのカウント値を比較してクロッ
ク断検出信号を出力するようにしている。クロック入力
が正常の場合には、両カウンタのカウント値は一致し、
一致信号が一致回路から出力される。この時はクロック
は正常に入力されているものと判断する。クロック入力
が切断されると、第２のカウンタのカウント値が第１の
カウンタのカウント値よりも小さくなるため、一致回路
は不一致信号すなわちクロック断検出信号を出力する。
また、クロック入力に歯抜け状態のクロック異常がある
と、第２のカウンタのカウント値が第１のカウンタのカ
ウント値よりも小さくなるため、やはりクロック異常が
検出される。さらに、クロック入力にクロック割れ異常
が発生すると、第２のカウンタのカウント値が第１のカ
ウンタのカウント値よりも大きくなるため、不一致信号
が検出される。このようにしてクロック異常を検出でき
るのである。
【００１１】
【実施例】図１は本発明の一実施例の構成ブロック図
を、図２は図１の動作タイムチャートを示す図である。
本発明では２つのカウンタＡ、Ｂを設けてこのカウント
値の比較をすることによりクロック異常を判断するよう
にしている。
を、図２は図１の動作タイムチャートを示す図である。
本発明では２つのカウンタＡ、Ｂを設けてこのカウント
値の比較をすることによりクロック異常を判断するよう
にしている。
【００１２】クロック入力１０はカウンタＡ２０でカウ
ントされ、そのカウント出力は一致回路５０に出力され
る。一方、クロック入力１０は位相同期発振器３０にも
入力されるように構成されている。位相同期発振器３０
は入力クロックに位相同期し、クロック入力１０が断の
時も断直前の入力クロック位相で自走する。カウンタＢ
４０は位相同期発振器３０からのクロックをカウント
し、そのカウント値を一致回路５０に出力する。一致回
路５０はカウンタＡ２０とカウンタＢ４０とからのカウ
ント値を入力し、比較を行い、両カウント値が一致した
時には一致信号を、不一致の時には不一致信号を出力す
る。不一致信号が出力された時、これをクロック断検出
出力６０として検出するように構成されている。
ントされ、そのカウント出力は一致回路５０に出力され
る。一方、クロック入力１０は位相同期発振器３０にも
入力されるように構成されている。位相同期発振器３０
は入力クロックに位相同期し、クロック入力１０が断の
時も断直前の入力クロック位相で自走する。カウンタＢ
４０は位相同期発振器３０からのクロックをカウント
し、そのカウント値を一致回路５０に出力する。一致回
路５０はカウンタＡ２０とカウンタＢ４０とからのカウ
ント値を入力し、比較を行い、両カウント値が一致した
時には一致信号を、不一致の時には不一致信号を出力す
る。不一致信号が出力された時、これをクロック断検出
出力６０として検出するように構成されている。
【００１３】位相同期発振器３０は、通常、電圧制御型
水晶発振器を用いて構成され、ロック周波数範囲のせま
い特性のものを使用する。また、カウンタＢ４０は特定
の数だけカウントを行った後、カウンタＡ２０をリセッ
トしてカウント値を合わせるように動作する。クロック
入力１０が正常な状態の時は、カウンタＡ２０及びカウ
ンタＢ４０のカウント値は一致しているため、クロック
断検出出力６０は“Ｌｏ”レベルを保っている。しか
し、クロック入力１０が断となった時点でカウンタＡ２
０はカウントアップをしなくなる。このためカウンタＡ
２０のカウント値は増加しなくなる。しかし、カウンタ
Ｂ４０に入力されるクロックは位相同期発振器３０が存
在するため、クロック入力１０が断直前の入力クロック
位相で自走しており、カウントアップを続ける。従っ
て、所定時間経つとカウンタＡ２０とカウンタＢ４０の
カウント値に不一致が生じ、一致回路５０からクロック
断検出出力６０として“Ｈｉ”レベルの信号が出力され
る。クロック入力１０が正常に戻り、カウンタＡ２０が
カウンタＢ４０のリセットによりカウント値が合った時
点で、クロック断検出出力６０は“Ｌｏ”レベルに復旧
する。
水晶発振器を用いて構成され、ロック周波数範囲のせま
い特性のものを使用する。また、カウンタＢ４０は特定
の数だけカウントを行った後、カウンタＡ２０をリセッ
トしてカウント値を合わせるように動作する。クロック
入力１０が正常な状態の時は、カウンタＡ２０及びカウ
ンタＢ４０のカウント値は一致しているため、クロック
断検出出力６０は“Ｌｏ”レベルを保っている。しか
し、クロック入力１０が断となった時点でカウンタＡ２
０はカウントアップをしなくなる。このためカウンタＡ
２０のカウント値は増加しなくなる。しかし、カウンタ
Ｂ４０に入力されるクロックは位相同期発振器３０が存
在するため、クロック入力１０が断直前の入力クロック
位相で自走しており、カウントアップを続ける。従っ
て、所定時間経つとカウンタＡ２０とカウンタＢ４０の
カウント値に不一致が生じ、一致回路５０からクロック
断検出出力６０として“Ｈｉ”レベルの信号が出力され
る。クロック入力１０が正常に戻り、カウンタＡ２０が
カウンタＢ４０のリセットによりカウント値が合った時
点で、クロック断検出出力６０は“Ｌｏ”レベルに復旧
する。
【００１４】図２（Ａ）は、通常のクロック異常の際の
タイムチャートを示している。この際には、上述した説
明のような動作が行われ、クロック断検出出力６０が
“Ｈｉ”レベルとなりクロック異常が検出される。図２
（Ｂ）は、クロック入力１０に歯抜け状態のクロック異
常が発生した場合を示している。この際には、カウンタ
Ａ２０でカウントされるカウント値が歯抜けのクロック
分だけ少なくなるため、カウンタＢ４０のカウント値よ
りも小さくなる。そこでクロック断検出出力６０が“Ｈ
ｉ”レベルとなりクロック異常となる。図２（Ｃ）の場
合には、クロック入力１０にクロック割れが生じてカウ
ンタＡ２０のカウント値がカウンタＢ４０のカウント値
よりも大きくなるため、クロック異常が検出される。
タイムチャートを示している。この際には、上述した説
明のような動作が行われ、クロック断検出出力６０が
“Ｈｉ”レベルとなりクロック異常が検出される。図２
（Ｂ）は、クロック入力１０に歯抜け状態のクロック異
常が発生した場合を示している。この際には、カウンタ
Ａ２０でカウントされるカウント値が歯抜けのクロック
分だけ少なくなるため、カウンタＢ４０のカウント値よ
りも小さくなる。そこでクロック断検出出力６０が“Ｈ
ｉ”レベルとなりクロック異常となる。図２（Ｃ）の場
合には、クロック入力１０にクロック割れが生じてカウ
ンタＡ２０のカウント値がカウンタＢ４０のカウント値
よりも大きくなるため、クロック異常が検出される。
【００１５】このように本発明では、クロック入力に歯
抜けやクロック割れ等が発生した場合でもクロック入力
断の状態と同様にクロック異常として検出することが可
能となる。
抜けやクロック割れ等が発生した場合でもクロック入力
断の状態と同様にクロック異常として検出することが可
能となる。
【００１６】
【発明の効果】以上実施例に基づいて詳細に説明したよ
うに本発明では、２つのカウンタを設け、一方のカウン
タの入力を位相同期発振器を介して入力するようにした
ため、クロック入力に歯抜けやクロック割れ等の異常が
あった場合でもクロック異常として検出することができ
る。
うに本発明では、２つのカウンタを設け、一方のカウン
タの入力を位相同期発振器を介して入力するようにした
ため、クロック入力に歯抜けやクロック割れ等の異常が
あった場合でもクロック異常として検出することができ
る。
【図１】本発明の一実施例の構成ブロック図である。
【図２】図１の動作タイムチャートを示す図である。
【図３】従来のクロック断検出回路の構成ブロック図で
ある。
ある。
【図４】図１の動作タイムチャートを示す図で、（Ａ）
は通常のクロック断によるクロック異常が発生した場合
のタイムチャート、（Ｂ）は歯抜け状態のクロック異常
が発生した場合のタイムチャート、（Ｃ）はクロック割
れのクロック異常が発生した場合のタイムチャートであ
る。
は通常のクロック断によるクロック異常が発生した場合
のタイムチャート、（Ｂ）は歯抜け状態のクロック異常
が発生した場合のタイムチャート、（Ｃ）はクロック割
れのクロック異常が発生した場合のタイムチャートであ
る。
１０ クロック入力 ２０ カウンタＡ ３０ 位相同期発振器 ４０ カウンタＢ ５０ 一致回路 ６０ クロック断検出出力
Claims (2)
- 【請求項１】 入力クロックをカウントする第１のカウ
ンタと、 前記入力クロックに位相同期する位相同期発振器と、 前記位相同期発振器の出力クロックをカウントする第２
のカウンタと、 前記第１及び第２のカウンタのカウント値を比較し、こ
のカウント値が不一致の時クロック断検出信号を出力す
る一致回路とを具備した事を特徴とするクロック断検出
回路。 - 【請求項２】 前記位相同期発振器が前記入力クロック
が断の時も断直前の入力クロック位相で自走する電圧制
御型水晶発振器である事を特徴とする請求項１記載のク
ロック断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274511A JPH07131446A (ja) | 1993-11-02 | 1993-11-02 | クロック断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274511A JPH07131446A (ja) | 1993-11-02 | 1993-11-02 | クロック断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131446A true JPH07131446A (ja) | 1995-05-19 |
Family
ID=17542722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5274511A Pending JPH07131446A (ja) | 1993-11-02 | 1993-11-02 | クロック断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686802B2 (en) | 2001-12-07 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit |
| JP2008158826A (ja) * | 2006-12-25 | 2008-07-10 | Sharp Corp | 半導体集積回路 |
-
1993
- 1993-11-02 JP JP5274511A patent/JPH07131446A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686802B2 (en) | 2001-12-07 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit |
| JP2008158826A (ja) * | 2006-12-25 | 2008-07-10 | Sharp Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157699A (en) | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input | |
| JP3619466B2 (ja) | 半導体装置 | |
| EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
| US5180933A (en) | Programmable digital out-of-lock detector | |
| JPH07131446A (ja) | クロック断検出回路 | |
| US6115438A (en) | Method and circuit for detecting a spurious lock signal from a lock detect circuit | |
| JP2000517441A (ja) | ２つの機能的に並列接続されたプロセッサの作動装置 | |
| JPH03102933A (ja) | 同期クロック選択回路 | |
| JPH08316946A (ja) | クロック断検出回路 | |
| JPH03267833A (ja) | クロック断検出回路 | |
| JPH04306930A (ja) | クロック異常検出器 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JP3637510B2 (ja) | 障害監視方法とその回路 | |
| JP2604644B2 (ja) | クロック装置の外部マスタークロック異常検出回路 | |
| KR100373333B1 (ko) | 비동기전달모드 셀 동기 신호의 오류 검출 장치 | |
| JPH0529884A (ja) | 発振器監視装置 | |
| JP2001127627A (ja) | Ｐｌｌ回路 | |
| JPH05211488A (ja) | データ信号異常検出方式 | |
| JPH0316442A (ja) | クロック異常検出方式 | |
| JPH01220557A (ja) | クロックダウン検出回路 | |
| JPH09244761A (ja) | クロック異常検出回路 | |
| JPH06338773A (ja) | バイポーラクロック擾乱検出回路 | |
| JP2001345789A (ja) | 網同期装置用周波数監視回路 | |
| JP3042906B2 (ja) | クロック選択装置 | |
| JPS62226739A (ja) | クロツクモ−ド設定誤り検出方式 |