JPH0316442A - クロック異常検出方式 - Google Patents
クロック異常検出方式Info
- Publication number
- JPH0316442A JPH0316442A JP1151202A JP15120289A JPH0316442A JP H0316442 A JPH0316442 A JP H0316442A JP 1151202 A JP1151202 A JP 1151202A JP 15120289 A JP15120289 A JP 15120289A JP H0316442 A JPH0316442 A JP H0316442A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clk2
- count
- transmission line
- beat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 230000035559 beat frequency Effects 0.000 claims abstract description 10
- 230000001360 synchronised effect Effects 0.000 claims abstract description 3
- 230000005856 abnormality Effects 0.000 claims description 11
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 claims 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 12
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract description 9
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract description 9
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
端末装置の電源投入時のクロック安定化状態の検出およ
び伝送路断時のクロック断の検出に用いるクロック異常
検出方式に関し、 クロック断またはクロック変動を迅速、確実Ｇご検出す
る方式を提供することを目的とし、伝送路から抽出した
クロックに端末装置内の基準クロックを同期化させて使
用する該端末装置のクロック異常検出方式において、伝
送路から抽出したクロックと端末装置内の基準クロック
とのビート周波数を求め、該ビート周波数を計数、比較
することによりクロック異常を検出するよう構戊する。
び伝送路断時のクロック断の検出に用いるクロック異常
検出方式に関し、 クロック断またはクロック変動を迅速、確実Ｇご検出す
る方式を提供することを目的とし、伝送路から抽出した
クロックに端末装置内の基準クロックを同期化させて使
用する該端末装置のクロック異常検出方式において、伝
送路から抽出したクロックと端末装置内の基準クロック
とのビート周波数を求め、該ビート周波数を計数、比較
することによりクロック異常を検出するよう構戊する。
本発明は、端末装置の電源投入時のクロソク安定化状態
の検出および伝送路断時のクロック断の検出に用いるク
ロック異常検出方式に関する。
の検出および伝送路断時のクロック断の検出に用いるク
ロック異常検出方式に関する。
伝送路に接続され、自己のクロックを伝送路のクロック
に同期化させて使用する端末装置では、電源投入時のク
ロソク立上げ時間の短縮、伝送路のクロンク断の早期検
出が望まれている。
に同期化させて使用する端末装置では、電源投入時のク
ロソク立上げ時間の短縮、伝送路のクロンク断の早期検
出が望まれている。
（従来の技術〕
従来のクロック断検出回路は、抽出した伝送路クロック
をアナログ積分し、その積分出力をレヘル判定してクロ
ック断を検出している。しかしこのアナログ積分とレベ
ル判定を行なうクロック断検出方式では、検出に時間が
か＼り、検出精度にバラつきがある。
をアナログ積分し、その積分出力をレヘル判定してクロ
ック断を検出している。しかしこのアナログ積分とレベ
ル判定を行なうクロック断検出方式では、検出に時間が
か＼り、検出精度にバラつきがある。
（発明が解決しようとする課題〕
従来方式では、クロックが断になったまたは著しいジッ
ターが発生した場合にそれを早期、確実に検出すること
ができない、検出に時間がか＼ると言った問題がある。
ターが発生した場合にそれを早期、確実に検出すること
ができない、検出に時間がか＼ると言った問題がある。
本発明はか＼る点を改善し、クロンク断またはクロック
変動を迅速、確実に検出する方式を提供することを目的
とするものである。
変動を迅速、確実に検出する方式を提供することを目的
とするものである。
第１図に示すように本発明では、伝送路から抽出したク
ロックＣＬＫ＋ と端末装置内基準クロックＣＬＫ２と
のビートをとる。ｌＯがそのビート周波数生戊手段であ
る。ビート周波数を計数し、その計数値を予定値と比較
し、ビート周波数ひいてはクロック正常／異常を検出す
る。２０がその周波数異常検出手段である。
ロックＣＬＫ＋ と端末装置内基準クロックＣＬＫ２と
のビートをとる。ｌＯがそのビート周波数生戊手段であ
る。ビート周波数を計数し、その計数値を予定値と比較
し、ビート周波数ひいてはクロック正常／異常を検出す
る。２０がその周波数異常検出手段である。
〔作用〕
ビート周波数であれば、クロンクＣＬＫ，，ＣＬＫ２の
一方または両方が異常になれば直ちにビート周波数が変
わり、周波数異常検出千段２０により直ちにそれを検出
することができる。こうして本発明方式ではクロソク異
常を迅速、確実に検出することができる。
一方または両方が異常になれば直ちにビート周波数が変
わり、周波数異常検出千段２０により直ちにそれを検出
することができる。こうして本発明方式ではクロソク異
常を迅速、確実に検出することができる。
（実施例］
第２図に本発明の実施例を示す。１１．１２は１／Ｎ分
周器、１３．１４はクロソクＣＬＫ，，ＣＬ． Ｋ ｚ
を、分周器１１．１２が示す範囲内で計数するカウンタ
、１５はこれらのカウンタの計数値の差をとる減算器、
１６は減算結果と設定器１７にセットされた正常値とを
比較し、不一致ならアラームＡＬＭを生じる比較器であ
る。
周器、１３．１４はクロソクＣＬＫ，，ＣＬ． Ｋ ｚ
を、分周器１１．１２が示す範囲内で計数するカウンタ
、１５はこれらのカウンタの計数値の差をとる減算器、
１６は減算結果と設定器１７にセットされた正常値とを
比較し、不一致ならアラームＡＬＭを生じる比較器であ
る。
端末装置内の基準クロックＣＬＫ２は伝送路クロックＣ
ＬＫ．とＰＬＬにより同期化されているのが正常状態で
あり、一般にはこれらのクロックＣＬＫｚＣＬＫｚ の
周波数ｆ ＋， ｆ ｚは等しい。今Ｎ＝ｌＯとすると
第３図の如くなり、カウンタｌ３，１４がＣＬＫ．，Ｃ
ＬＫ．を１０パルス計数する毎に分周器１１．１２から
信号が入って、計数値出力、クリア、計数再開となる。
ＬＫ．とＰＬＬにより同期化されているのが正常状態で
あり、一般にはこれらのクロックＣＬＫｚＣＬＫｚ の
周波数ｆ ＋， ｆ ｚは等しい。今Ｎ＝ｌＯとすると
第３図の如くなり、カウンタｌ３，１４がＣＬＫ．，Ｃ
ＬＫ．を１０パルス計数する毎に分周器１１．１２から
信号が入って、計数値出力、クリア、計数再開となる。
減算器ｌ５はこれらの計数値を差引くので、差は０であ
り、設定器１７の正常値はＯとすると比較器ｌ６は両人
力が一致するのでアラームＡＬＭは出力しない。
り、設定器１７の正常値はＯとすると比較器ｌ６は両人
力が一致するのでアラームＡＬＭは出力しない。
これに対してクロック例えばＣＬＫ２が異常になる、本
例ではＣＬＫ２’ の如く予定より高い周波数Ｃこなる
と、カウンタＬ４はＣＬＫ．を本例では８バルスしか計
数しないのに分周器１２から信号があり、またカウンタ
１３はＣＬＫ．を１２パルス計数してやつと分周器ｌ１
から信号があり、従ってこれらのカウンタの計数値は８
とｌ２、差は４になる。これは正常値の０ではないから
、比較器ｌ６はアラームＡＬＭを出力する。
例ではＣＬＫ２’ の如く予定より高い周波数Ｃこなる
と、カウンタＬ４はＣＬＫ．を本例では８バルスしか計
数しないのに分周器１２から信号があり、またカウンタ
１３はＣＬＫ．を１２パルス計数してやつと分周器ｌ１
から信号があり、従ってこれらのカウンタの計数値は８
とｌ２、差は４になる。これは正常値の０ではないから
、比較器ｌ６はアラームＡＬＭを出力する。
クロックＣＬＫ２が正常時より低周波数になった、クロ
ックＣＬＫ．が正常時より高／低周波になった場合も、
上記に準ずる。一般化して言えば、減算器１５の出力は
正常時は であり、これが設定器１７にセントされる。ｆｆ２がｆ
，＋Δｆ＋，ｆｚ＋Δｆ２になったときはであり、比較
器１６はΔ２−Δ１≠０ならアラームを出力する。
ックＣＬＫ．が正常時より高／低周波になった場合も、
上記に準ずる。一般化して言えば、減算器１５の出力は
正常時は であり、これが設定器１７にセントされる。ｆｆ２がｆ
，＋Δｆ＋，ｆｚ＋Δｆ２になったときはであり、比較
器１６はΔ２−Δ１≠０ならアラームを出力する。
第４図はアナログ的な検出回路を示す。２１は乗算器で
クロソクＣＬＫ．とＣＬＫ．の積をとる。
クロソクＣＬＫ．とＣＬＫ．の積をとる。
この積には和と差の戒分が出てくるから差（ビート）戒
分をＬＰＦ２２で取出し、増幅器２３で増幅整形したの
ち、回路２４で計数し、計数値を基準値と比較し、比較
結果が不一致ならアラームを出力する。
分をＬＰＦ２２で取出し、増幅器２３で増幅整形したの
ち、回路２４で計数し、計数値を基準値と比較し、比較
結果が不一致ならアラームを出力する。
〔発明の効果］
以上説明したように本発明では短時間にクロック異常を
検出し、またはクロック安定を見い出すことができ、装
置の早期立上げなどに寄与する所が大きい。
検出し、またはクロック安定を見い出すことができ、装
置の早期立上げなどに寄与する所が大きい。
第ｌ図は本発明の原理説明図、
第２図は本発明の実施例を示すブロック図、第３図は第
２図の動作説明用タイムチャート、第４図は本発明の他
の実施例を示すブロック図である。 第ｌ図でＣＬＫ，．ＣＬＫ．はクロック、ＡＬＭはアラ
ームである。 出 願人 富士通株式会社
２図の動作説明用タイムチャート、第４図は本発明の他
の実施例を示すブロック図である。 第ｌ図でＣＬＫ，．ＣＬＫ．はクロック、ＡＬＭはアラ
ームである。 出 願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 １、伝送路から抽出したクロックに端末装置内の基準ク
ロックを同期化させて使用する該端末装置のクロック異
常検出方式において、 伝送路から抽出したクロック（ＣＬＫ＿１）と端末装置
内の基準クロック（ＣＬＫ＿２）とのビート周波数を求
め、該ビート周波数を計数、比較することによりクロッ
ク異常を検出することを特徴とするクロック異常検出方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151202A JPH0316442A (ja) | 1989-06-14 | 1989-06-14 | クロック異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151202A JPH0316442A (ja) | 1989-06-14 | 1989-06-14 | クロック異常検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316442A true JPH0316442A (ja) | 1991-01-24 |
Family
ID=15513474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151202A Pending JPH0316442A (ja) | 1989-06-14 | 1989-06-14 | クロック異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316442A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202873A (ja) * | 1993-12-14 | 1995-08-04 | Korea Electron Telecommun | データ及びクロック復元回路 |
| JPWO2017195615A1 (ja) * | 2016-05-11 | 2019-03-14 | ソニー株式会社 | 検出装置および検出方法 |
| WO2023166808A1 (ja) * | 2022-03-01 | 2023-09-07 | ローム株式会社 | 監視回路、半導体集積回路装置、及び車両 |
-
1989
- 1989-06-14 JP JP1151202A patent/JPH0316442A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202873A (ja) * | 1993-12-14 | 1995-08-04 | Korea Electron Telecommun | データ及びクロック復元回路 |
| JPWO2017195615A1 (ja) * | 2016-05-11 | 2019-03-14 | ソニー株式会社 | 検出装置および検出方法 |
| US10979058B2 (en) | 2016-05-11 | 2021-04-13 | Sony Corporation | Detection device and detection method |
| WO2023166808A1 (ja) * | 2022-03-01 | 2023-09-07 | ローム株式会社 | 監視回路、半導体集積回路装置、及び車両 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
| US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
| KR19980087059A (ko) | 페이즈 로크 루프용 로킹 식별회로 | |
| JPH0316442A (ja) | クロック異常検出方式 | |
| US5652532A (en) | Frequency difference detection apparatus | |
| JPS6348928A (ja) | 網同期用クロツク制御方式 | |
| JPH04306930A (ja) | クロック異常検出器 | |
| JPH03267833A (ja) | クロック断検出回路 | |
| US6194918B1 (en) | Phase and frequency detector with high resolution | |
| JPH03102933A (ja) | 同期クロック選択回路 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JP3252345B2 (ja) | 処理信号保護回路 | |
| JPH11355110A (ja) | クロック異常検出回路 | |
| JPH11304972A (ja) | 基準周波数・タイミング発生装置 | |
| JPH04247719A (ja) | フェーズ・ロックド・ループ状態検出回路 | |
| KR930010918B1 (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JPH01286516A (ja) | クロック信号断検出方式 | |
| JPH06125254A (ja) | クロック断検出回路 | |
| JPH07131446A (ja) | クロック断検出回路 | |
| JPH06112929A (ja) | クロック監視回路 | |
| JPH02241335A (ja) | 商用同期回路 | |
| JPH0567967A (ja) | クロツク発生装置 | |
| JP2002158570A (ja) | クロック異常検出回路 | |
| JP2001168852A (ja) | 雑音除去装置、及び雑音除去方法 |