JP2001168852A - 雑音除去装置、及び雑音除去方法 - Google Patents

Abstract

(57)【要約】 【課題】 基準クロック信号に重畳した広い周期で変
動する雑音を除去できる技術を提供すること。 【解決手段】 制御信号に基づいて、再生クロック信
号の周波数を生成する周波数生成手段と、入力クロック
信号の位相と前記再生クロック信号の位相とを比較し、
この比較の結果に応じたレベルの信号を出力する比較手
段と、この比較手段が出力した信号から高周波の成分を
除去するフィルタ手段と、このフィルタ手段により高周
波の成分が除去された信号の変動幅を検出する検出手段
と、この検出手段が検出した変動幅が所定の変動幅以上
か否かを比較する比較手段と、この比較手段による比較
の結果、前記検出手段が検出した変動幅が所定の変動幅
以上である場合、前記検出手段が検出した変動幅の平均
値を計算し、この計算した平均値に基づいて前記入力ク
ロック信号から雑音を除去した再生クロック信号を生成
するように前記制御信号を生成する制御信号生成手段と
を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送路で重畳され
た雑音を除去する技術に関し、特に、広い範囲の周期で
変動するジッタ、及びワンダ等の位相変動成分の雑音を
除去できる技術に関する。

【０００２】

【従来の技術】例えば、移動体通信システムの無線基地
局は、通信用に高精度な基準クロック信号を必要とす
る。しかし、無線基地局の中には小型化及び簡易化する
為に、無線基地局の内部に高精度な基準クロック信号を
発生する発振器を持たない場合がある。このような発振
器を持たない無線基地局は、基準クロック信号を外部か
ら取り入れて、無線通信用の基準クロック信号としてい
た。しかし、外部より取り入れた基準クロック信号は、
伝送路で発生する外乱等により位相変動成分等の雑音が
重畳される場合がある。そこで、この雑音を除去する方
法が従来行われていた。

【０００３】次に、雑音を除去する従来技術について説
明する。図８は、従来技術による雑音を除去する回路の
ブロック図である。

【０００４】従来技術は、伝送路から入力した基準クロ
ック信号１１０とＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒ
ｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）１３３で発生した
再生クロック信号１１１とが位相比較器１３１に入力さ
れる。位相比較器１３１は、基準クロック信号１１０と
再生クロック信号１１１とを比較し、この比較の結果に
応じたレベル（電圧）の信号を生成する。次に、位相比
較器１３１で生成された信号は、ＬＰＦ１３２で平滑化
される。そして、この平滑された信号は、ＶＣＯ１３３
に入力される。ＶＣＯ１３３は、入力された信号のレベ
ル（電圧）に応じた再生クロック信号１１１を発生す
る。すなわち、従来技術は、基準クロック信号１１０に
重畳された雑音をＬＰＦ１３２で除去する技術である。

【０００５】

【発明が解決しようとする課題】しかし、上述した従来
の技術では、短い周期で変動する位相変動成分は除去で
きるが、長い周期で変動する位相変動成分は除去できな
い。言い換えると、ＬＰＦ１３２のカットオフ周波数よ
りも高い周波数のジッタは除去できるが、ＬＰＦ１３２
のカットオフ周波数よりも低い周波数のジッタ成分、及
びワンダ成分は除去できない。すなわち、ゆるやかな周
期の変動成分の雑音はそのまま再生クロック信号１１１
の周波数として現れてしまうと言う問題点があった。ま
た、再生クロック信号１１１に許容範囲以上の周波数変
動があった場合、無線基地局の保守者がその周波数変動
を知る事ができないと言う問題点があった。尚、低い周
波数成分のジッタ及びワンダを除去する為には、ＬＰＦ
１３２のカットオフ周波数を低くする方法が有るが、初
期の同期引き込みまでの時間が長くなってしまう為、あ
まりカットオフ周波数を低く設定する事はできない。従
って、本発明が解決しようとする第一の課題は、初期の
同期引き込み時間を短くでき、かつ長い周期のジッタ及
びワンダ等の雑音を除去できる技術を提供することであ
る。

【０００６】第二の課題は、再生クロック信号１１１に
許容範囲以上の周波数変動があった場合、保守者にその
旨を知らせることができる技術を提供することである。

【０００７】第三の課題は、一度同期が外れた後の同期
引き込み時間を短くできる技術を提供することである。

【０００８】

【課題を解決する為の手段】前記の課題は、入力クロッ
ク信号の雑音を除去して再生クロック信号を生成する装
置であって、制御信号に基づいて、再生クロック信号の
周波数を生成する周波数生成手段と、入力クロック信号
の位相と前記再生クロック信号の位相とを比較し、この
比較の結果に応じたレベルの信号を出力する比較手段
と、この比較手段が出力した信号から高周波の成分を除
去するフィルタ手段と、このフィルタ手段により高周波
の成分が除去された信号の変動幅を検出する検出手段
と、この検出手段が検出した変動幅が所定の変動幅以上
か否かを比較する比較手段と、この比較手段による比較
の結果、前記検出手段が検出した変動幅が所定の変動幅
以上である場合、前記検出手段が検出した変動幅の平均
値を計算し、この計算した平均値に基づいて前記入力ク
ロック信号から雑音を除去した再生クロック信号を生成
するように前記制御信号を生成する制御信号生成手段と
を有することを特徴とする雑音除去装置によって解決さ
れる。このように構成することにより、基準クロック信
号に重畳された広い範囲の周波数で変動する雑音を除去
することができる。

【０００９】又、前記の課題は、入力クロック信号の雑
音を除去して再生クロック信号を生成する装置であっ
て、制御信号に基づいて、再生クロック信号の周波数を
生成する複数の周波数生成手段と、入力クロック信号の
位相と前記再生クロック信号の位相とを比較し、この比
較の結果に応じたレベルの信号を出力し、前記複数の周
波数生成手段の各々に対応して設けられた複数の比較手
段と、前記比較手段が出力した信号から高周波の成分を
除去し、前記複数の比較手段の各々に対応して設けられ
た複数のフィルタ手段と、この複数のフィルタ手段によ
り高周波の成分が除去された信号の各々の変動幅を検出
する検出手段と、この検出手段が検出した各々の変動幅
と所定の変動幅とを比較する比較手段と、この比較手段
による比較の結果、前記検出手段が検出した変動幅が所
定の変動幅以上である場合、前記検出手段が検出した変
動幅の平均値を計算し、この計算した平均値に基づいて
前記入力クロック信号から雑音を除去した再生クロック
信号を生成するように各々の前記制御信号を生成する制
御信号生成手段とを有することを特徴とする雑音除去装
置によって解決される。このように構成することによ
り、複数の基準クロック信号に重畳された広い範囲の周
波数で変動する雑音を一つの制御部で除去することがで
き、装置の小型化及び低価格化ができる。

【００１０】又、前記制御信号生成手段は、電源が投入
された後、所定の期間は前記フィルタ手段による高周波
の成分を除去した信号と同じレベルの信号を制御信号と
する手段であることを特徴とする。このように構成する
ことにより、初期の引き込み時間を短縮できる。

【００１１】又、前記制御信号生成手段は、前記入力ク
ロック信号と前記再生クロック信号との同期が外れた後
に再度同期を取る場合、以前同期が保たれていた時に前
記周波数生成手段に出力していた制御信号のレベルの平
均値を制御信号とする手段であることを特徴とする。こ
のように構成することにより、一度同期が外れた後の再
引き込み時間を短縮できる。

【００１２】又、前記雑音除去装置は、前記周波数生成
手段に出力する制御信号の変動幅を検出し、この検出し
た変動幅が所定の変動幅以上か否かを判断し、この判断
の結果、所定の変動幅以上である場合、前記再生クロッ
ク信号が所定の変動幅以上である旨を報知する手段を有
することを特徴とする。この手段により、無線基地局の
保守者は、再生クロック信号が所定の許容値を超えたこ
とを知ることができる。

【００１３】特に、前記比較手段は、前記比較の結果、
前記入力クロック信号の位相と前記再生クロック信号の
位相とが同じである場合には、前記入力クロック信号の
位相と前記再生クロック信号の位相とが同じである旨を
示すレベルの信号を出力し、前記比較の結果、前記入力
クロック信号の位相が前記再生クロック信号の位相より
進んでいる場合、前記入力クロック信号の位相が前記再
生クロック信号の位相より進んでいる量を示すレベルの
信号を出力し、前記比較の結果、前記入力クロック信号
の位相が前記再生クロック信号の位相より遅れている場
合、前記入力クロック信号の位相が前記再生クロック信
号の位相より遅れている量を示すレベルの信号を出力す
る手段であることを特徴とする。

【００１４】又、前記検出手段は、前記フィルタ手段に
より高周波の成分が除去された信号から各極値を検出
し、この検出した各極値間の差を変動幅として出力する
手段であることを特徴とする。

【００１５】又、前記制御信号生成手段は、前記比較手
段による比較の結果、前記検出手段が出力した変動幅が
所定の変動幅以上である場合、前記検出手段が出力した
変動幅の平均値を計算し、この計算した平均値に前記変
動幅に対応する極値のうち下の極値を加算して前記制御
信号を生成する手段であることを特徴とする。

【００１６】或いは、前記の課題は、入力クロック信号
の雑音を除去して再生クロック信号を生成する雑音除去
方法であって、（ａ）制御信号に基づいて、再生クロッ
ク信号の周波数を生成するステップと、（ｂ）入力クロ
ック信号の位相と前記再生クロック信号の位相とを比較
し、この比較の結果、前記入力クロック信号の位相と前
記再生クロック信号の位相とが同じである場合には前記
入力クロック信号の位相と前記再生クロック信号の位相
とが同じである旨を示すレベルの信号を出力し、前記比
較の結果、前記入力クロック信号の位相が前記再生クロ
ック信号の位相より進んでいる場合、前記入力クロック
信号の位相が前記再生クロック信号の位相より進んでい
る量を示すレベルの信号を出力し、前記比較の結果、前
記入力クロック信号の位相が前記再生クロック信号の位
相より遅れている場合、前記入力クロック信号の位相が
前記再生クロック信号の位相より遅れている量を示すレ
ベルの信号を出力することにより前記比較の結果に応じ
た信号を出力するステップと、（ｃ）前記比較の結果に
応じた信号より高周波の成分を除去するステップと、
（ｄ）前記高周波の成分を除去した信号から上のピーク
値と下のピーク値とを検出して格納するステップと、
（ｅ）前記格納した上のピーク値と下のピーク値との差
が、所定の値以上か否かを判断し、この判断の結果、所
定の値以上である場合、前記上のピーク値と前記下のピ
ーク値との平均値を計算して前記制御信号を生成するス
テップと、（ｆ）（ａ）〜（ｅ）のステップを繰り返す
ステップとを有することを特徴とする雑音除去方法によ
って解決される。これらのステップにより、基準クロッ
ク信号に重畳された広い範囲の周波数で変動する雑音を
除去することができる。

【００１７】

【発明の実施の形態】本発明による実施の形態について
図１〜図６を用いて説明する。図１は、本発明の雑音除
去装置のブロック図である。図２は、本発明に係る制御
部５の構成図である。図３は、本発明に係る記憶手段５
１の記憶領域の構成図である。図４は、本発明に係るＬ
ＰＦ３の出力信号のグラフである。図５及び図６は、本
発明のフローチャートである。

【００１８】図１中、１は、本発明の雑音除去装置であ
り、外部より基準クロック信号１０が入力され、この入
力した基準クロック信号１０から位相変動成分である雑
音を除去した再生クロック信号１１を生成するものであ
る。雑音除去装置１は、位相比較器２と、ＬＰＦ（Ｌｏ
ｗ Ｐａｓｓ Ｆｉｌｔｅｒ）３と、Ａ／Ｄ変換器（Ａ
ｎａｌｏｇｕｅ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅ
ｒ）４と、制御部５と、Ｄ／Ａ変換器（Ｄｉｇｉｔａｌ
Ａｎａｌｏｇｕｅ Ｃｏｎｖｅｒｔｅｒ）６と、ＶＣ
Ｏ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉ
ｌｌａｔｏｒ）７と、警報出力部８とにより構成され
る。

【００１９】位相比較器２には、基準クロック信号１０
と再生クロック信号１１とが入力される。位相比較器２
は、入力された基準クロック信号１０の位相と再生クロ
ック信号１１の位相とを比較し、この比較の結果に応じ
たレベル（電圧）の信号を生成して、出力するものであ
る。例えば、位相比較器２は、ＰＬＬ（ＰｈａｓｅＬｏ
ｋｅｄ Ｌｏｏｐ）回路で構成される。ここで、位相比
較器２について数値を用いて具体的に説明する。例え
ば、位相比較器２は、０Ｖ〜１０Ｖの電圧を出力するも
のとする。基準クロック信号１０の位相と再生クロック
信号１１の位相との比較の結果、双方の位相が同じであ
る場合、位相比較器２は、５Ｖ（中点）の電圧を出力す
るものである。また、基準クロック信号１０の位相と再
生クロック信号１１の位相との比較の結果、基準クロッ
ク信号１０の位相が再生クロック信号１１の位相よりπ
／４進んでいる場合、位相比較器２は、５Ｖ（中点）よ
り高い電圧である７．５Ｖの電圧を出力するものであ
る。また、基準クロック信号１０の位相と再生クロック
信号１１の位相との比較の結果、基準クロック信号１０
の位相が再生クロック信号１１の位相よりπ／２進んで
いる場合、位相比較器２は、７．５Ｖより高い電圧であ
る９Ｖの電圧を出力するものである。また、基準クロッ
ク信号１０の位相と再生クロック信号１１の位相との比
較の結果、基準クロック信号１０の位相が再生クロック
信号１１の位相よりπ／４遅れている場合、位相比較器
２は、５Ｖ（中点）より低い電圧である２．５Ｖの電圧
を出力するものである。また、基準クロック信号１０の
位相と再生クロック信号１１の位相との比較の結果、基
準クロック信号１０の位相が再生クロック信号１１の位
相よりπ／２遅れている場合、位相比較器２は、先の
２．５Ｖより低い電圧である１Ｖの電圧を出力するもの
である。

【００２０】ＬＰＦ３には、位相比較器２による比較の
結果に応じたレベル（電圧）の信号が入力される。ＬＰ
Ｆ３は、入力された信号を平滑化して出力するものであ
る。言い換えると、ＬＰＦ３は、入力された信号のう
ち、高い周波数の変動成分を除去するものである。すな
わち、基準クロック信号１０の短い周期で変動するジッ
タ成分はＬＰＦ３で除去される。

【００２１】Ａ／Ｄ変換器４には、ＬＰＦ３で平滑化さ
れた信号（アナログ信号）が入力される。Ａ／Ｄ変換器
４は、入力されたアナログ信号をデジタル信号に変換す
るものである。

【００２２】制御部５には、Ａ／Ｄ変換器４で変換され
たデジタル信号が入力される。制御部５は、Ａ／Ｄ変換
器４で入力されたデジタル信号を所定の周期でサンプリ
ングし、監視するものである。具体的に説明すると、制
御部５は、Ａ／Ｄ変換器４を介してＬＰＦ３の出力信号
を所定の周期でサンプリングし、ＬＰＦ３の出力信号を
平均化して、ＶＣＯ７に与える制御信号（以下、指令電
圧信号と言う）を生成するものである。ここで、ＬＰＦ
３の出力信号を平均化するとは、ＬＰＦ３の出力信号か
ら長い周期で変動するジッタ、及びワンダを除去するこ
とである。

【００２３】更に、具体的に説明すると、制御部５は、
サンプリングしたＬＰＦ３の出力信号より各極値を検出
するものである。言いかえると、制御部５は、サンプリ
ングしたＬＰＦ３の出力信号よりピークトーピーク（ｐ
ｅａｋ ｔｏ ｐｅａｋ）を検出するものである。ここ
で、制御部５は、予め設定した時間以上の間隔で現れた
ピークトーピークのみを検出するものである。すなわ
ち、制御部５は、長い周期のピークトーピークのみを検
出するよう構成する。次に、制御部５は、検出したピー
クトーピークの幅が所定の変動幅Ｄを超えた場合、ピー
クトーピークの中間の値を演算するものである。例え
ば、変動幅Ｄは、無線基地局の基準クロック信号として
の仕様上、許容できない周波数の変動幅のしきい値であ
る。次に、制御部５は、演算により求めたピークトーピ
ークの平均値を指令電圧信号として、ＶＣＯ７に向けて
Ｄ／Ａ変換器６を介して出力するものである。更に、制
御部５は、ＶＣＯ７に向けて出力する指令電圧信号を監
視し、この指令電圧信号の変動が所定のしきい値を超え
た場合、再生クロック信号１１が所定の許容値を超えた
旨を警報出力部８に出力させるものである。

【００２４】次に、制御部５の内部構成について更に詳
しく説明する。

【００２５】制御部５は、図２に示す如く、周辺装置を
制御するＣＰＵ（ＣｅｎｔｒａｌＣｏｎｔｒｏｌ Ｕｎ
ｉｔ）５０、プログラム等が予め記憶された記憶手段５
１、カウンタ５２、及びカウンタ５３を有する。

【００２６】記憶手段５１には、初期引き込み時間Ｔｓ
が予め記憶されている。この初期引き込み時間Ｔｓと
は、雑音除去装置１に電源が投入され、基準クロック信
号１０に再生クロック信号１１を引き込む（同期させ
る）までの時間である。すなわち、初期引き込み時間Ｔ
ｓは、基準クロック信号１０の周波数、雑音除去装置１
の伝達関数等により決定される。或いは、実際に雑音除
去装置１で実験を行って初期引き込み時間Ｔｓを求め、
その値を記憶手段５１に記憶させても良い。尚、記憶手
段５１の記憶領域の構成を図３に示す。

【００２７】また、記憶手段５１には、初期引き込み時
間Ｔｓの間、ＣＰＵ５０がＡ／Ｄ変換器４を介してＬＰ
Ｆ３の出力信号をサンプリングするサンプリング周期Ｔ
０の値が記憶される。また、初期引き込み時間Ｔｓが経
過した後、ＣＰＵ５０がＡ／Ｄ変換器４を介してＬＰＦ
３の出力信号をサンプリングするサンプリング周期Ｔ１
の値が記憶される。例えば、サンプリング周期Ｔ１は、
ＬＰＦ３の出力信号をＶＣＯ７の入力に直結した回路で
実験を行い、ＬＰＦ３だけでは吸収できない最小周期の
ジッタ変動周期を測定し、この測定した周期をサンプリ
ング周期Ｔ１とする。ここで、サンプリング周期Ｔ０と
サンプリング周期Ｔ１とは、サンプリング周期Ｔ０＜サ
ンプリング周期Ｔ１の関係である。

【００２８】また、記憶手段５１には、無線基地局の基
準クロック信号としての仕様上許容できない周波数の変
動幅のしきい値が、変動幅Ｄとして記憶される。

【００２９】また、記憶手段５１は、ＬＰＦ３の出力信
号で、下（出力レベルが低い方）のピークの下ピーク値
２０と、上（出力レベルが高い方）の上ピーク値２１と
を格納する領域を有する。

【００３０】また、記憶手段５１は、ＶＣＯ７に出力す
る指令電圧信号で、下（電圧レベルが低い方）のピーク
の下ピーク値２２と、上（電圧レベルが高い方）の上ピ
ーク値２３とを格納する領域を有する。

【００３１】また、記憶手段５１は、ＣＰＵ５０がサン
プリングしたＬＰＦ３の出力信号の値を格納するサンプ
リングテーブル３０を有する。このサンプリングテーブ
ル３０は、予め所定のサンプリング分の領域がＣＰＵ５
０により確保されており、サンプリングした値が所定の
サンプリング分の領域を超えると一番先に（一番古く）
サンプリングした値から削除されるように構成したテー
ブである。

【００３２】また、記憶手段５１は、ＣＰＵ５０がＬＰ
Ｆ３に出力した指令電圧信号の値を格納する指令電圧信
号テーブル３１を有する。この指令電圧信号テーブル３
１は、予め所定分の領域がＣＰＵ５０により確保されて
おり、格納した値が所定分の領域を超えると一番先に
（一番古く）格納した値から削除されるように構成した
テーブである。

【００３３】また、記憶手段５１は、ＬＰＦ３の出力信
号が上昇している場合には、”１”が格納され、下降し
ている場合には”０”が格納される入力信号状態フラグ
２４を有する。例えば、ＬＰＦ３からサンプリングした
値が、サンプリングテーブル３０から読み出した前回サ
ンプリングした値よりも大きい場合、ＣＰＵ５０は、入
力信号状態フラグ２４に、”１”を格納する。また、Ｌ
ＰＦ３からサンプリングした値が、サンプリングテーブ
ル３０から読み出した前回サンプリングした値よりも小
さい場合、ＣＰＵ５０は、入力信号状態フラグ２４
に、”０”を格納する。

【００３４】また、記憶手段５１は、ＶＣＯ７に出力す
る指令電圧信号が上昇している場合には、”１”が格納
され、下降している場合には”０”が格納される出力信
号状態フラグ２５を有する。例えば、ＶＣＯ７に出力し
た指令電圧信号が、指令電圧信号テーブル３１から読み
出した前回出力した指令電圧信号よりも大きい場合、Ｃ
ＰＵ５０は、出力信号状態フラグ２５に、”１”を格納
する。また、ＣＰＵ５０が出力した指令電圧信号が、指
令電圧信号テーブル３１から読み出した前回出力した指
令電圧信号よりも小さい場合、ＣＰＵ５０は、出力信号
状態フラグ２５に、”０”を格納する。

【００３５】カウンタ５２は、カウント値を格納するメ
モリであるカウント値５２１を有する。また、カウンタ
５３は、カウント値を格納するメモリであるカウント値
５３１を有する。カウンタ５２は、カウント値５２１を
所定の時間毎に減算し、カウント値５２１が”０”にな
った場合、カウント値５２１が”０”になった旨を知ら
せる信号をＣＰＵ５０に出力するものである。同様に、
カウンタ５３は、カウント値５３１を所定の時間毎に減
算し、カウント値５３１が”０”になった場合、カウン
ト値５３１が”０”になった旨を知らせる信号をＣＰＵ
５０に出力するものである。例えば、カウンタ５２が、
カウント値５２１を1秒に１づつ減算するものとする。
そして、ＣＰＵ５０によりカウント値５２１に”５”が
書込まれたものとする。この場合、ＣＰＵ５０によりカ
ウント値５２１に”５”が書込まれたカウンタ５２は、
1秒に１づつカウント値５２１を減算する。そして、Ｃ
ＰＵ５０によりカウント値５２１に”５”が書込まれて
から５秒後に、カウンタ５２のカウント値５２１は”
０”となる。そこで、カウンタ５２は、カウント値５２
１が”０”になった旨の信号をＣＰＵ５０に出力する。
尚、カウンタ５２、及びカウンタ５３は、カウント値
が”０”になると減算を停止し、次の書込みがあるま
で”０”を保持するものである。また、ＣＰＵ５０は、
カウンタ５２のカウント値、及びカウンタ５３のカウン
ト値の書込み、及び読出しを行うことができる。

【００３６】次に、図１に戻る。Ｄ／Ａ変換器６には、
制御部５で生成された指令電圧信号（デジタル信号）が
入力される。Ｄ／Ａ変換器６は、入力された指令電圧信
号（デジタル信号）をアナログの指令電圧信号に変換す
るものである。

【００３７】ＶＣＯ７には、Ｄ／Ａ変換器６で変換され
たアナログ信号の指令電圧信号が入力される。ＶＣＯ７
は、入力された指令電圧信号の電圧に応じた周波数の再
生クロック信号１１を生成するものである。

【００３８】警報出力部８は、例えば、スピーカー、モ
ニタ、プリンタ等である。警報出力部８は、制御部５か
ら指令電圧信号の変動が所定の値を超えた旨の情報が入
力された場合、再生クロック信号１１が仕様上の許容値
を超えた旨を報知するものである。例えば、警報出力部
８がスピーカーの場合、警報音を発生して、再生クロッ
ク信号１１が仕様上の許容値を超えた旨を無線基地局の
保守者に知らせる。また、モニタの場合、再生クロック
信号１１が仕様上の許容値を超えた旨を表示して、無線
基地局の保守者に知らせる。また、プリンタの場合、再
生クロック信号１１が仕様上の許容値を超えた旨を印刷
し、無線基地局の保守者に知らせる。

【００３９】次に、本発明の動作について説明する。

【００４０】まず、電源投入直後、基準クロック信号１
０に再生クロック信号１１を引込む（同期させる）為
の、初期引き込み動作について説明する。初期引き込み
動作は、図４に図示するＴｓの間行なう。

【００４１】まず、ＣＰＵ５０は、電源が投入される
と、記憶手段５１から初期引き込み時間Ｔｓを読出し、
この読出した初期引き込み時間Ｔｓをカウンタ５２のカ
ウント値５２１に書込む。具体的に説明する為に、初期
引き込み時間Ｔｓを”５００”とする。初期引き込み時
間Ｔｓがカウント値５２１に書込まれたカウンタ５２
は、カウント値５２１の減算を始める。次に、ＣＰＵ５
０は、記憶手段５１からサンプリング周期Ｔ０を読出
し、この読出したサンプリング周期Ｔ０をカウンタ５３
のカウント値５３１に書込む。具体的に説明する為に、
サンプリング周期Ｔ０を”５”とする。サンプリング周
期Ｔ０がカウント値５３１に書込まれたカウンタ５３
は、カウント値５３１の減算を始める（ステップＳ
１）。

【００４２】その後、カウンタ５３は、カウント値５３
１が”０”になった場合、カウント値５３１が”０”に
なった旨の信号をＣＰＵ５０に出力する（ステップＳ
２）。カウント値５３１が”０”になった旨の信号を受
信したＣＰＵ５０は、カウンタ５２のカウント値５２１
を読出し、この読出したカウント値５２１が”０”か否
かを判断する（ステップＳ３）。ここで、初期引き込み
動作中として説明する為、カウンタ５２のカウント値５
２１は、”４９５”とする。そこで、ＣＰＵ５０は、カ
ウンタ５２のカウント値が”０”で無いと判断する。す
なわち、ＣＰＵ５０は、初期引き込み動作中であると判
断する。

【００４３】次に、初期引き込み動作中であると判断し
たＣＰＵ５０は、Ａ／Ｄ変換器４を介してＬＰＦ３の出
力信号をサンプリングする。そして、ＣＰＵ５０は、サ
ンプリングしたサンプリング値をその値のままＤ／Ａ変
換器６を介してＶＣＯ７に出力する（ステップＳ４）。

【００４４】次に、ＣＰＵ５０は、記憶手段５１からサ
ンプリング周期Ｔ０を読出す。そして、ＣＰＵ５０は、
記憶手段５１から読出したサンプリング周期Ｔ０をカウ
ンタ５３のカウンタ値５３１に書込む（ステップＳ
５）。

【００４５】サンプリング周期Ｔ０がカウント値に書込
まれたカウンタ５３は、カウント値５３１の減算を始め
る。ＣＰＵ５０は、カウンタ５２のカウント値５２１
が”０”になるまで、サンプリング周期Ｔ０でサンプリ
ングを行い、サンプリングしたサンプリング値をその値
のままＤ／Ａ変換器６を介してＶＣＯ７に出力する。す
なわち、初期引き込み動作中、制御部５は、十分に短い
サンプリング間隔Ｔ０でＬＰＦ３の出力信号のレベル
（電圧）を監視し、読み取ったレベル（電圧）と等しい
レベル（電圧）を逐次ＶＣＯ７へ出力する。この場合、
雑音除去装置１は、Ａ／Ｄ変換器４、Ｄ／Ａ変換器６、
及び制御部５が無く、ＬＰＦ３の出力信号が直接ＶＣＯ
７に出力される回路と等価な動作を示す。この為、ＬＰ
Ｆ３の比較的高いカットオフ周波数で決まる短い時間で
引き込み動作が終了する。

【００４６】次に、初期引き込み動作が終了した後の定
常動作について説明する。

【００４７】カウンタ５３は、カウント値５３１が”
０”になると、カウント値５３１が”０”になった旨の
信号をＣＰＵ５０に出力する（ステップＳ２）。カウン
ト値５３１が”０”になった旨の信号を受信したＣＰＵ
５０は、カウンタ５２のカウント値５２１を読出し、こ
の読出したカウント値５２１が”０”か否かを判断する
（ステップＳ３）。ここで、初期引き込み後の動作とし
て説明する為、カウンタ５２のカウント値は、”０”で
ある。ＣＰＵ５０は、カウンタ５２のカウント値５２１
が”０”で有ると判断する。すなわち、ＣＰＵ５０は、
定常動作中であると判断する。

【００４８】次に、定常動作中であると判断したＣＰＵ
５０は、Ａ／Ｄ変換器４を介してＬＰＦ３の出力信号を
サンプリングする。そして、ＣＰＵ５０は、このサンプ
リングしたサンプリング値を記憶手段５１のサンプリン
グテーブル３０に格納する（ステップＳ６）。

【００４９】次に、ＣＰＵ５０は、記憶手段５１からサ
ンプリング周期Ｔ１を読出す。そして、ＣＰＵ５０は、
記憶手段５１から読出したサンプリング周期Ｔ１をカウ
ンタ５３のカウンタ値５３１に書込む（ステップＳ
７）。

【００５０】次に、ＣＰＵ５０は、記憶手段５１から入
力信号状態フラグ２４を読出し、この読出した入力信号
状態フラグ２４が”１”か”０”かを確認する（ステッ
プＳ８）。

【００５１】ＣＰＵ５０は確認の結果、入力信号状態フ
ラグ２４が”１（上昇）”である場合、サンプリングテ
ーブル３０で格納している新しいサンプリング値と一つ
前にサンプリングしたサンプリング値とを比較する（ス
テップＳ９）。そして、ＣＰＵ５０は、比較の結果、新
しいサンプリング値が一つ前にサンプリングしたサンプ
リング値未満の場合、一つ前にサンプリングしたサンプ
リング値が上昇のピーク値と判断して記憶手段５１の上
ピーク値２１に格納する（ステップＳ１０）。そして、
ＣＰＵ５０は、入力信号状態フラグ２４に”０”を格納
する。尚、新しいサンプリング値が一つ前にサンプリン
グしたサンプリング値以上の場合、ＬＰＦ３の出力信号
は上昇中であると判断して、上ピーク値２１の更新は行
なわない。

【００５２】また、ＣＰＵ５０は確認の結果、入力信号
状態フラグ２４が”０（下降）”である場合、サンプリ
ングテーブル３０で格納している新しいサンプリング値
と一つ前にサンプリングしたサンプリング値とを比較す
る（ステップＳ１１）。そして、ＣＰＵ５０は、比較の
結果、新しいサンプリング値が一つ前にサンプリングし
たサンプリング値未以上の場合、一つ前にサンプリング
したサンプリング値が下降のピーク値と判断して記憶手
段５１の下ピーク値２０に格納する（ステップＳ１
２）。そして、ＣＰＵ５０は、入力信号状態フラグ２４
に”１”を格納する。尚、新しいサンプリング値が一つ
前にサンプリングしたサンプリング値未満の場合、ＬＰ
Ｆ３の出力信号は下降中であると判断して、下ピーク値
２０の更新は行なわない。

【００５３】次に、ＣＰＵ５０は、下ピーク値２０、又
は上ピーク値２１を新たに格納した場合、下ピーク値２
０と上ピーク値２１との差を演算する。そして、ＣＰＵ
５０は、記憶手段５１から変動幅Ｄを読出す。ＣＰＵ５
０は、演算により求めた下ピーク値２０と上ピーク値２
１との差の値と、記憶手段５１から読出した変動幅Ｄの
値とを比較する（ステップＳ１３）。

【００５４】ＣＰＵ５０は、比較の結果、下ピーク値２
０と上ピーク値２１との差の値が変動幅Ｄの値以上の場
合、下ピーク値２０と上ピーク値２１との平均値を演算
（下ピーク値２０＋下ピーク値２０と上ピーク値２１と
の差の値／２）する。そして、この演算した平均値をＤ
／Ａ変換器６に出力する。すなわち、ＣＰＵ５０は、演
算した平均値を指令電圧信号としてＶＣＯ７に向けてＤ
／Ａ変換器６を介して出力する（ステップＳ１４）。

【００５５】次に、ＣＰＵ５０は、ＶＣＯ７に出力した
値を指令電圧信号テーブル３１に格納する（ステップＳ
１５）。例えば、図７に示す如く、Ｔａの間にピークト
ーピークが検出された場合、ＣＰＵ５０は、Ｌａ＋Ｄａ
／２のレベル（電圧）をＶＣＯ７に向けてＤ／Ａ変換器
６を介して出力する。また、Ｔｂの間にピークトーピー
クが検出された場合、ＣＰＵ５０は、Ｌｂ＋Ｄｂ／２の
レベル（電圧）をＶＣＯ７に向けてＤ／Ａ変換器６を介
して出力する。

【００５６】次に、ＣＰＵ５０は、新たに格納した値が
所定の変動幅を超えたか否かを判断する（ステップＳ１
６）。そして、ＣＰＵ５０は、新たに格納した値が所定
の変動幅を超えた場合、再生クロック信号１１が所定の
変動幅を超えた旨を警報出力部８に出力させる（ステッ
プＳ１７）。具体的に説明すると、ＣＰＵ５０は、ＶＣ
Ｏ７に出力した値を指令電圧信号テーブル３１に格納し
た場合、記憶手段５１から出力信号状態フラグ２５を読
出し、この読出した出力信号状態フラグ２５が”１”
か”０”かを確認する。

【００５７】そして、ＣＰＵ５０は確認の結果、出力信
号状態フラグ２５が”１（上昇）”である場合、指令電
圧信号テーブル３１で格納している新しい指令電圧信号
の値と一つ前に格納した指令電圧信号の値とを比較し、
この比較の結果、新しく格納した指令電圧信号の値が一
つ前に格納した指令電圧信号の値未満の場合、一つ前に
格納した指令電圧信号の値が上昇のピーク値と判断して
記憶手段５１の上ピーク値２３に格納する。そして、Ｃ
ＰＵ５０は、出力信号状態フラグ２５に”０”を格納す
る。尚、新しく格納した指令電圧信号の値が一つ前に格
納した指令電圧信号の値以上の場合、ＶＣＯ７に出力す
る指令電圧信号は上昇中であると判断し、上ピーク値２
３の更新は行なわない。

【００５８】また、ＣＰＵ５０は確認の結果、出力信号
状態フラグ２５が”０（下降）”である場合、指令電圧
信号テーブル３１で格納している新しく格納した指令電
圧信号の値と一つ前に格納した指令電圧信号の値とを比
較し、この比較の結果、新しく格納した指令電圧信号の
値が一つ前に格納した指令電圧信号の値以上の場合、一
つ前に格納した指令電圧信号の値が下降のピーク値と判
断して記憶手段５１の下ピーク値２２に格納する。そし
て、ＣＰＵ５０は、出力信号状態フラグ２５に”１”を
格納する。尚、新しく格納した指令電圧信号の値が一つ
前に格納した指令電圧信号の値未満の場合、ＶＣＯ７に
出力した指令電圧信号は下降中であると判断し、下ピー
ク値２２の更新は行なわない。

【００５９】そして、ＣＰＵ５０は、下ピーク値２２、
又は上ピーク値２３を新たに格納した場合、下ピーク値
２２と上ピーク値２３との差を演算する。次に、ＣＰＵ
５０は、記憶手段５１から変動幅Ｄを読出す。そして、
ＣＰＵ５０は、演算により求めた下ピーク値２２と上ピ
ーク値２３との差の値と、記憶手段５１から読出した変
動幅Ｄの値とを比較する。この比較の結果、下ピーク値
２２と上ピーク値２３との差の値が変動幅Ｄの値以上の
場合、再生クロック信号１１が所定の変動幅を超えた旨
を警報出力部８に出力させる。例えば、警報出力部８は
モニタである場合には、再生クロック信号１１が所定の
変動幅を超えた旨を表示する。無線基地局の保守者は、
警報出力部（モニタ）８の表示により再生クロック信号
１１が所定の変動幅を超えた旨を知る。

【００６０】次に、基準クロック信号１０と再生クロッ
ク信号１１との同期が外れ、再引き込みする動作につい
て説明する。

【００６１】一度同期が外れた後の再引き込み時、ＣＰ
Ｕ５０は、以前にＶＣＯ７に出力していた指令電圧信号
の値を指令電圧信号テーブルから読出す。次に、ＣＰＵ
５０は、読出した指令電圧信号の値の平均値を演算す
る。そして、演算した平均値を指令電圧信号としてＶＣ
Ｏ７に向けてＤ／Ａ変換器６を介して出力する。これい
より、再引き込み時間の短縮化を行う。

【００６２】上述したように本発明は、短い周期で変動
する位相変動成分をＬＰＦ３で吸収し、長い周期で変動
する位相変動成分を制御部５で吸収するように役割を分
担して構成したものである。

【００６３】次に、他の実施の形態について図７を用い
て説明する。図７は、他の実施の形態に係る雑音除去装
置のブロック図である。

【００６４】尚、他の実施の形態を説明するにあたっ
て、上述した実施の形態と同様な部分については説明を
省略し、異なる部分についてのみ説明する。

【００６５】図７中、６１は、他の実施の形態の雑音除
去装置である。図７に示す如く、雑音除去装置６１で
は、一つの制御部５が、複数のＬＰＦ３からの出力信号
を並列処理で監視し、それぞれ対応するＶＣＯ７に向け
て指令電圧信号を並列処理で出力するものである。

【００６６】尚、上述した説明では、具体的に説明する
為に、サンプリングテーブ３０には、２つまでのサンプ
リング値を格納できるように構成したと説明した。しか
し、本発明はサンプリング値の格納を２つと限定するも
のでは無く、２以上のサンプリング値を格納する領域を
確保しても良い。２以上のサンプリング値を格納した場
合には、格納した２以上のサンプリング値からより正確
にピークトーピークを検出することができる。同様に、
指令電圧信号テーブ３１には、２つまでのサンプリング
値を格納できるように構成したと説明した。しかし、本
発明は指令電圧信号の値の格納を２つと限定するもので
は無く、２以上の指令電圧信号の値を格納する領域を確
保しても良い。２以上の指令電圧信号の値を格納した場
合には、格納した２以上の指令電圧信号の値からより正
確にピークトーピークを検出することができる。

【００６７】

【効果】本発明によれば以下に示す効果がある。

【００６８】第一の効果は、長い変動周期をもつジッ
タ、及びワンダについても除去する事ができる。

【００６９】第二の効果は、制御部５は長い変動周期の
ジッタ成分、及びワンダ成分だけを監視すれば良い。こ
の為、制御部５はサンプリング間隔を比較的長くする事
ができる。すなわち、制御部５の処理負荷を軽減するこ
とができる。

【００７０】第三の効果は、基準クロック信号の初期引
き込み時にはＬＰＦ３の出力レベルをそのままＶＣＯ７
へ出力し、再引き込み時には以前にＶＣＯ７に出力して
いたレベルの平均値を出力する、これらにより短い引き
込み時間で同期を取ることができる。

【００７１】第四の効果は、無線基地局の保守者に対し
て再生クロック信号の周波数の異常変動を通知する事が
できる。

【図面の簡単な説明】

【図１】本発明に係る本実施形態の雑音除去装置のブロ
ック図である。

【図２】本発明に係る制御部５の構成図である。

【図３】本発明に係る記憶手段５１の記憶領域の構成図
である。

【図４】本発明に係るＬＰＦ３の出力信号のグラフであ
る。

【図５】本発明のフローチャートである。

【図６】本発明のフローチャートである。

【図７】本発明に係る他の実施の形態による雑音除去装
置のブロック図である。

【図８】従来技術のブロック図である。

【符号の説明】

１，６１ 雑音除去装置 ２ 位相比較器 ３ ＬＰＦ ４ Ａ／Ｄ変換器 ５ 制御部 ６ Ｄ／Ａ変換器 ７ ＶＣＯ ８ 警報出力部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J039 BB11 BB15 BB17 KK20 KK28 KK33 MM10 MM11 NN01 5J106 AA04 BB01 CC02 CC35 CC38 DD35 DD36 DD44 EE10 GG01 HH03 JJ04 KK05 KK25 5K047 AA13 BB01 GG09 KK02 MM01 MM23 MM24 MM33 MM44 MM45 MM46 MM50 MM57 MM63

Claims (9)

【特許請求の範囲】
1. 【請求項１】 入力クロック信号の雑音を除去して再生
   クロック信号を生成する装置であって、 制御信号に基づいて、再生クロック信号の周波数を生成
   する周波数生成手段と、 入力クロック信号の位相と前記再生クロック信号の位相
   とを比較し、この比較の結果に応じたレベルの信号を出
   力する比較手段と、 この比較手段が出力した信号から高周波の成分を除去す
   るフィルタ手段と、 このフィルタ手段により高周波の成分が除去された信号
   の変動幅を検出する検出手段と、 この検出手段が検出した変動幅が所定の変動幅以上か否
   かを比較する比較手段と、 この比較手段による比較の結果、前記検出手段が検出し
   た変動幅が所定の変動幅以上である場合、前記検出手段
   が検出した変動幅の平均値を計算し、この計算した平均
   値に基づいて前記入力クロック信号から雑音を除去した
   再生クロック信号を生成するように前記制御信号を生成
   する制御信号生成手段とを有することを特徴とする雑音
   除去装置。
2. 【請求項２】 入力クロック信号の雑音を除去して再生
   クロック信号を生成する装置であって、 制御信号に基づいて、再生クロック信号の周波数を生成
   する複数の周波数生成手段と、 入力クロック信号の位相と前記再生クロック信号の位相
   とを比較し、この比較の結果に応じたレベルの信号を出
   力し、前記複数の周波数生成手段の各々に対応して設け
   られた複数の比較手段と、 前記比較手段が出力した信号から高周波の成分を除去
   し、前記複数の比較手段の各々に対応して設けられた複
   数のフィルタ手段と、 この複数のフィルタ手段により高周波の成分が除去され
   た信号の各々の変動幅を検出する検出手段と、 この検出手段が検出した各々の変動幅と所定の変動幅と
   を比較する比較手段と、この比較手段による比較の結
   果、前記検出手段が検出した変動幅が所定の変動幅以上
   である場合、前記検出手段が検出した変動幅の平均値を
   計算し、この計算した平均値に基づいて前記入力クロッ
   ク信号から雑音を除去した再生クロック信号を生成する
   ように各々の前記制御信号を生成する制御信号生成手段
   とを有することを特徴とする雑音除去装置。
3. 【請求項３】 前記制御信号生成手段は、電源が投入さ
   れた後、所定の期間は前記フィルタ手段による高周波の
   成分を除去した信号と同じレベルの信号を制御信号とす
   る手段であることを特徴とする請求項１又は請求項２に
   記載の雑音除去装置。
4. 【請求項４】 前記制御信号生成手段は、前記入力クロ
   ック信号と前記再生クロック信号との同期が外れた後に
   再度同期を取る場合、以前同期が保たれていた時に前記
   周波数生成手段に出力していた制御信号のレベルの平均
   値を制御信号とする手段であることを特徴とする請求項
   １から請求項３のいずれかに記載の雑音除去装置。
5. 【請求項５】 前記雑音除去装置は、前記周波数生成手
   段に出力する制御信号の変動幅を検出し、この検出した
   変動幅が所定の変動幅以上か否かを判断し、この判断の
   結果、所定の変動幅以上である場合、前記再生クロック
   信号が所定の変動幅以上である旨を報知する手段を有す
   ることを特徴とする請求項１から請求項４のいずれかに
   記載の雑音除去装置。
6. 【請求項６】 前記比較手段は、 前記比較の結果、前記入力クロック信号の位相と前記再
   生クロック信号の位相とが同じである場合には、前記入
   力クロック信号の位相と前記再生クロック信号の位相と
   が同じである旨を示すレベルの信号を出力し、 前記比較の結果、前記入力クロック信号の位相が前記再
   生クロック信号の位相より進んでいる場合、前記入力ク
   ロック信号の位相が前記再生クロック信号の位相より進
   んでいる量を示すレベルの信号を出力し、 前記比較の結果、前記入力クロック信号の位相が前記再
   生クロック信号の位相より遅れている場合、前記入力ク
   ロック信号の位相が前記再生クロック信号の位相より遅
   れている量を示すレベルの信号を出力する手段であるこ
   とを特徴とする請求項１から請求項５のいずれかに記載
   の雑音除去装置。
7. 【請求項７】 前記検出手段は、前記フィルタ手段によ
   り高周波の成分が除去された信号から各極値を検出し、
   この検出した各極値間の差を変動幅として出力する手段
   であることを特徴とする請求項１から請求項６のいずれ
   かに記載の雑音除去装置。
8. 【請求項８】 前記制御信号生成手段は、 前記比較手段による比較の結果、前記検出手段が出力し
   た変動幅が所定の変動幅以上である場合、前記検出手段
   が出力した変動幅の平均値を計算し、この計算した平均
   値に前記変動幅に対応する極値のうち下の極値を加算し
   て前記制御信号を生成する手段であることを特徴とする
   請求項１から請求項７のいずれかに記載の雑音除去装
   置。
9. 【請求項９】 入力クロック信号の雑音を除去して再生
   クロック信号を生成する雑音除去方法であって、 （ａ）制御信号に基づいて、再生クロック信号の周波数
   を生成するステップと、 （ｂ）入力クロック信号の位相と前記再生クロック信号
   の位相とを比較し、 この比較の結果、前記入力クロック信号の位相と前記再
   生クロック信号の位相とが同じである場合には前記入力
   クロック信号の位相と前記再生クロック信号の位相とが
   同じである旨を示すレベルの信号を出力し、 前記比較の結果、前記入力クロック信号の位相が前記再
   生クロック信号の位相より進んでいる場合、前記入力ク
   ロック信号の位相が前記再生クロック信号の位相より進
   んでいる量を示すレベルの信号を出力し、 前記比較の結果、前記入力クロック信号の位相が前記再
   生クロック信号の位相より遅れている場合、前記入力ク
   ロック信号の位相が前記再生クロック信号の位相より遅
   れている量を示すレベルの信号を出力することにより前
   記比較の結果に応じた信号を出力するステップと、 （ｃ）前記比較の結果に応じた信号より高周波の成分を
   除去するステップと、 （ｄ）前記高周波の成分を除去した信号から上のピーク
   値と下のピーク値とを検出して格納するステップと、 （ｅ）前記格納した上のピーク値と下のピーク値との差
   が、所定の値以上か否かを判断し、この判断の結果、所
   定の値以上である場合、前記上のピーク値と前記下のピ
   ーク値との平均値を計算して前記制御信号を生成するス
   テップと、 （ｆ）（ａ）〜（ｅ）のステップを繰り返すステップと
   を有することを特徴とする雑音除去方法。