KR20010008838A - 디지탈 클럭 동기 시스템에서 이중 위상 제어를 이용한 클럭동기 장치 및 방법 - Google Patents

Abstract

본 발명은 디지탈 클럭 동기 시스템의 클럭 동기장치 및 방법에 관한 것으로, 특히 이중으로 위상을 제어하는 이중 위상 제어를 이용한 클럭 동기장치에 관한 것이다. 이러한 본 발명은 디지탈/아날로그 컨버터와 전압제어발진기를 구비하는 디지탈 클럭 동기시스템의 클럭 동기장치에 있어서, 기준 클럭이 루프 클럭과 시스템 클럭을 입력받아 위상오차데이터와 로드데이터를 출력하는 이중위상 검출회로와, 상기 위상오차데이터와 로드데이터를 입력받아 순차적으로 저장하는 듀얼포트 램과, 상기 위상오차데이터와 로드데이터에 의해 상기 디지탈 컨버터를 통해 전압제어발진기를 이중으로 제어하는 제어기로 이루어짐을 특징으로 한다.

Description

디지탈 클럭 동기 시스템에서 이중 위상 제어를 이용한 클럭 동기 장치 및 방법{clock synchronization apparatus and method using dual phase control in digital clock synchronization system}

본 발명은 디지탈 클럭 동기 시스템의 클럭 동기장치 및 방법에 관한 것으로, 특히 위상오차데이터와 로드데이터를 이용하여 이중으로 위상을 제어하는 이중 위상 제어를 이용한 클럭 동기장치에 관한 것이다.

일반적으로 디지탈 클럭 동기 시스템의 위상동기 장치는 상위로부터 수신되는 기준클럭을 입력받는다. 상기 기준클럭은 위치추적시스템(GPS)에서 10MHz이고, 비동기전송모드(ATM)에서 19MHz를 사용한다. 이하 상기 기준클럭이 10MHz를 사용하는 경우를 예를 들고, 종래 위상동기 장치의 블록 구성도를 나타내는 도1을 참조하여 설명한다.

위상검출회로(101)는 상기 기준클럭을 입력받아 4Khz의 클럭으로 분주시키고, 상기 4Khz의 클럭과 위상동기 장치 내의 전압제어발진기(109)에서 출력되는 루프 클럭 16.384MHz의 위상을 비교하여 4Khz 한 주기동안 16.384MHz의 펄스 개수를 계수하고, 계수 값을 듀얼포트 램(103)에 저장한다(상기 계수된 값을 통상 위상오차데이터라 한다). 그러면 제어기(105)는 일정 주기로 상기 듀얼포트 램(103)에 저장되어 있는 계수 값을 읽고, 읽혀진 계수 값들의 평균을 구한다. 상기 제어기(105)는 평균값이 4096개일 때, 동기가 이루어진 것으로 간주한다. 따라서 상기 제어기(105)는 상기 구해진 평균값이 4096과 동일한지를 판단하고, 동일하면 이전에 출력된 16비트의 전압제어 조절 데이터와 동일한 16비트의 전압제어 조절 데이터를 출력한다. 그러나 구해진 평균값이 4096보다 작거나 크면 제어기(105)는 16비트의 전압제어 DAC 데이터(이하 "전압 제어 데이터"이라 함) 값을 증가시키거나 감소하여 출력한다. 이는 기준클럭에 대하여 시스템 루프 클럭의 자체발진과의 위상오차데이터를 제어기(105)가 계산하여 현재의 위상오차를 보상하도록 하는 것이다. 이를 위해 기준클럭에 안정적으로 추적할 수 있도록 내부 발진기로서 OVCXO(Ovenized Voltage Controlled Crystal Oscillator)와 같은 높은 안정도(Stability)를 갖는 것을 이용한다. 디지탈/아날로그 컨버터(Digital to Analog Converter: DAC)(107)는 상기 제어기(105)에서 출력되는 전압제어 조절데이터를 아날로그 형태의 전압제어 조절 신호로 변환하여 출력한다. 그러면 전압제어 발진기(109)는 상기 전압제어 조절 신호를 입력받아 16.384MHz의 루프 클럭을 출력한다.

구체적으로 상기 위상검출회로(101)의 상세 구성 및 동작을 도2를 참조하여 설명한다.

위상검출회로(101)는 분주기(111)와 로드 신호 생성부(112)와 위상 카운터(113)로 구성된다. 상기 분주기(111)는 상기 기준 클럭 10MHz를 분주하여 4KHz의 클럭을 출력한다. 상기 로드 신호 생성부(111)는 분주기(111)에서 출력된 4KHz의 클럭과 전압제어발진기(109)에서 출력되는 16.384MHz의 루프 클럭을 입력받아 로드 신호를 만들어 출력하고, 일정 시간 지연하여 듀얼 포트 램 라이트 신호(DPRAM_WE)를 듀얼 포트 램(103)으로 출력한다. 위상 카운터(113)는 상기 로드 신호와 전압제어발진기(109)에서 출력되는 루프 클럭을 입력받고, 상기 로드 신호의 한 주기에서 발생하는 루프 클럭의 펄스개수를 카운트한다. 상기 위상 카운터(113)는 상기 카운트된 카운트 값을 8비트(1byte)의 데이터로 구성하여 상기 듀얼 포트 램(103)으로 출력한다. 이때, 듀얼 포트 램(103)은 상기 듀얼 포트 램 라이트 신호와 함께 상기 1바이트의 데이터를 입력받아 저장한다.

상술한 바와 같이 상위 기준 클럭에 대하여 시스템 루프 클럭의 펄스를 계수하는 카운터를 구동시키기 위해서 로드 값을 입력하게 되는데, 이 로드 입력 신호의 위치가 루프 클럭으로부터 만들어지기 때문에 루프 클럭의 위상에 따라 변하게 된다. 따라서 변화된 로드 값의 위치는 위상오차데이터(Phase Deviation Data)의 정확성을 떨어뜨리는 문제점이 있다.

따라서 본 발명의 목적은 위상오차데이터의 정확성을 개선하기 위해 위상오차데이터에 의한 제어와 카운터의 로드 데이터를 통한 제어를 동시에 수행하는 이중위상제어를 이용한 클럭 동기장치 및 방법을 제공함에 있다.

상기한 목적을 달성하기 위해서 본 발명은 디지탈/아날로그 컨버터와 전압제어발진기를 구비하는 디지탈 클럭 동기시스템에서 클럭 동기장치에 있어서, 기준 클럭과 루프 클럭과 시스템 클럭을 입력받아 위상오차데이터와 로드데이터를 출력하는 이중위상 검출회로와, 상기 위상오차데이터와 로드데이터를 입력받아 순차적으로 저장하는 듀얼포트 램과, 상기 위상오차데이터와 로드데이터에 의해 상기 디지탈 컨버터를 통해 전압제어발진기를 이중으로 제어하는 제어기로 이루어짐을 특징으로 한다.

상기한 다른 목적을 달성하기 위해서 본 발명은 디지탈 클럭 동기 시스템에서 이중위상제어를 이용한 클럭 동기방법에 있어서, 듀얼포트 램으로부터 위상오차데이터 및 로드데이터를 읽는 과정과, 상기 위상오차데이터에 의해 제1위상제어를 수행하는 과정과, 상기 로드데이터에 의해 제2위상제어를 수행하는 과정으로 이루어짐을 특징으로 한다.

도1은 일반적인 클럭 동기장치의 블록 구성도를 나타낸 도면.

도2는 도1의 위상검출회로의 상세도를 나타낸 도면.

도3은 본 발명의 실시 예에 따른 디지탈 클럭 동기 시스템에서 이중위상 제어를 이용한 클럭 동기장치의 블록 구성도를 나타낸 도면.

도4는 도3의 이중위상검출회로의 상세도를 나타낸 도면.

도5는 본 발명의 실시 예에 따른 디지탈 클럭 동기 시스템에서 이중위상 제어를 이용한 클럭 동기방법을 나타낸 흐름도.

도6은 본 발명의 실시 예에 따른 위상오차계수의 파형도를 나타낸 도면.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도3은 본 발명의 실시 예에 따른 디지탈 클럭 동기 시스템에서 이중위상 제어를 이용한 클럭 동기장치의 블록 구성도를 나타낸 도면이다.

이하 도3을 참조하여 설명하면, 이중위상검출회로(115)는 10MHz의 기준 클럭과 48MHz의 시스템 클럭과 16.384MHz의 루프 클럭을 입력받는다. 상기 기준클럭을 입력받아 4KHz의 클럭(이하 "동기 클럭"이라 함)으로 분주시키고, 상기 동기 클럭과 위상동기 장치 내의 전압제어발진기(109)에서 출력되는 루프 클럭 16.384MHz의 위상을 비교하여 위상오차데이터를 구하고, 상기 동기 클럭과 루프 클럭과 시스템 클럭의 위상을 비교하여 로드데이터를 구하고, 상기 구해진 위상오차데이터와 로드데이터를 듀얼포트 램(103)에 저장한다.

그러면 제어기(105)는 상기 듀얼포트 램(103)에 저장되어 있는 위상오차데이터와 로드데이터를 일정 주기로 읽는다. 상기 제어기(105)는 읽혀진 데이터 중 위상오차데이터들의 평균값을 구하고, 구해진 평균값이 4096과 동일하면 4096에 대한 16비트의 전압제어 조절데이터 값을 가감한다. 그런 다음, 로드데이터를 읽어 로드데이터의 추이를 구하고, 구해진 로드데이터의 추이 값에 따라 다시 전압제어 조절데이터 값을 가감하여 출력한다. 디지탈/아날로그 컨버터(Digital to Analog Converter: DAC)(107)는 상기 제어기(105)에서 출력되는 전압제어 조절데이터를 아날로그 형태의 전압제어 조절신호로 변환하여 출력한다. 그러면 전압제어 발진기(109)는 상기 전압제어 조절 신호를 입력받아 16.384MHz의 루프 클럭을 출력한다.

도4는 도3의 이중위상검출회로의 상세도를 나타낸 도면으로서, 이하 도4를 참조하여 이중위상검출회로를 구체적으로 설명한다.

도4를 설명하기 전에 본 발명의 이중위상검출기에서 이용되는 파형도를 나타낸 도6을 먼저 설명하면 (가)은 동기 클럭의 파형도이고, (나)는 듀얼포트 램 라이트 신호의 파형도이고, (다)는 루프 클럭의 파형도이다. (라)는 상기 동기 클럭과 루프 클럭에 의해 만들어지는 로드 신호이다. 여기서 첫 번째 로드 신호 위치가 동기 클럭에 일치했음을 나타내고 이를 확대한 것이 (마)이다. 그리고 두 번째 로드 신호 위치가 동기 클럭과 일치하지 않음을 나타내고 있으며, 이를 확대한 것이 (바)이다. 상기 (마)에서 동기 클럭과 로드 신호의 위상차가 없음을 알 수 있다. 그리고 (바)에서는 동기 클럭과 로드 신호가 일치하지 않음으로서 위상차가 발생하고, 상기 위상차의 값을 계산하기 위해 시스템 클럭이 사용되었음을 알 수 있다. (바)에서 상기 위상차 사이에 시스템 클럭의 펄스 2.5개가 계수됨을 알 수 있으며, 이를 도4의 이중위상검출회로(115)에서 사용하고 있다.

분주기(116)는 기준 클럭 10MHz를 입력받아 분주하여 4KHz의 동기 클럭을 출력한다. 로드신호 생성부(117)는 상기 동기 클럭과 루프 클럭을 입력받아 로드 신호를 생성하여 출력하고, 일정 시간 지연 후, 로드 신호 한 주기의 시간동안 지연한 후에 듀얼포트 램 라이트 신호(DPRAM_WE)를 출력한다. 위상 카운터(119)는 상기 로드 신호 생성부(117)에서 출력되는 로드 신호와 루프 클럭을 클럭단자로 입력받아 상기 로드 신호의 한 주기 내에 들어가는 루프 클럭의 펄스를 계수하여 1바이트의 위상오차데이터를 듀얼포트 램(103)으로 출력한다. 이때, 상기 듀얼포트 램 라이트 신호가 출력되어 상기 위상오차데이터가 듀얼포트 램(103)에 저장된다. 상기 1바이트의 위상오차데이터는 6비트의 데이터와 1비트의 사인비트와 1비트의 오버플로우(Overflow)비트로 구성된다.

그리고 로드 신호 위치 검출부(121)는 상기 동기 클럭과 상기 로드 신호와 시스템 클럭을 입력받아 로드 신호의 위치를 검출한다. 도6을 참조하여 구체적으로 설명하면, 상기 로드 신호 위치 검출부(121)는 도6의 4KHz 동기 클럭의 라이징 에지(Rising Edge)에서 인에이블 신호를 출력하고, 도6에서 나타내는 바와 같이 로드 신호의 폴링 에지(Falling Edge)에서 디스에이블 신호를 출력한다. 로드 카운터(123)는 상기 시스템 클럭을 클럭단자로 입력받고 상기 로드 신호 위치 검출부(121)로부터 인에이블 신호 및 디스에이블 신호를 입력받는다. 상기 로드 카운터(123)는 상기 로드 신호 위치 검출부(121)로부터 인에이블 신호가 입력되어 디스에이블 신호가 입력될 때까지 상기 시스템 클럭의 펄스 개수를 계수하여 1바이트의 로드데이터를 출력한다.

도5는 본 발명의 실시 예에 따른 디지탈 클럭 동기 시스템에서 이중위상 제어를 이용한 클럭 동기방법을 나타낸 흐름도이다.

이하 도5를 참조하여 설명하면, 우선 제어기(105)는 601단계에서 일정 주기로 듀얼포트 램(103)으로부터 위상오차데이터 및 로드데이터를 읽는다. 상기 일정 주기는 상기 로드 신호가 512주기이다. 따라서 듀얼포트 램(103)에서 읽혀지는 위상오차데이터 및 로드데이터는 512바이트이므로, 위상오차데이터가 256바이트고, 로드데이터가 256바이트이다. 그런 다음, 제어기(105)는 603단계에서 상기 읽혀진 위상오차데이터들의 평균값을 계산한다. 상기 평균값이 계산되면 제어기(105)는 605단계로 진행하여 평균값이 동기 상태일 때의 위상오차데이터 값인 4096(이하 "정상값"이라 함)인지를 검사한다. 상기 검사에서 상기 평균값이 상기 정상값이 아니면 607단계로 진행하여 평균값이 정상값보다 작은지를 검사한다. 이때 평균값이 정상값보다 작다면 609단계로 진행하여 전압제어 조절데이터를 증가시키고, 크다면 608단계로 진행하여 전압제어 조절데이터를 감소시킨다. 그런 다음, 제어기(105)는 611단계로 진행한다.

그리고 상기 평균값이 정상값이 동일한 경우에도 전압제어발진기(109)에서 출력되는 루프 클럭이 불안정하기 때문에 동일할 수는 없다. 따라서 611단계에서 제어기(105)는 상기 읽혀진 로드데이터들로부터 로드데이터의 추이를 계산한다. 로드데이터의 추이는 첫 로드데이터에서 마지막 로드데이터를 뺀 값이 양의 값이냐 음의 값이냐로 결정된다. 상기 로드데이터의 추이가 결정되면 제어기(105)는 613단계로 진행하여 로드데이터의 추이가 양의 값인지를 검사한다. 이때 로드데이터의 추이가 양의 값이면 전압제어 조절데이터를 증가시키고, 음의 값이면 전압제어 조절데이터를 감소시킨다. 이와 같이 조절될 전압제어 조절데이터는 디지탈/아날로그 컨버터로 입력되어 아날로그 형태의 전압제어 조절신호로 변환된다. 그러면 전압제어발진기(109)는 상기 전압제어조절신호에 의해 루프 클럭의 주파수를 변화시켜 출력한다.

상기한 바와 같이 본 발명은 클럭 동기 시 위상오차데이터와 로드데이터를 이용하여 이중으로 위상을 제어함으로써 동기시 보다 신뢰성 있고, 안정적인 동작하는 이점이 있다.

Claims (7)

1. 디지탈/아날로그 컨버터와 전압제어발진기를 구비하는 디지탈 클럭 동기시스템에서 클럭 동기장치에 있어서,

   기준 클럭과 루프 클럭과 시스템 클럭을 입력받아 위상오차데이터와 로드데이터를 출력하는 이중위상 검출회로와,

   상기 위상오차데이터와 로드데이터를 입력받아 순차적으로 저장하는 듀얼포트 램과,

   상기 위상오차데이터와 로드데이터를 일정 주기로 읽어 상기 디지탈 컨버터를 통해 전압제어발진기를 이중으로 제어하는 제어기로 이루어짐을 특징으로 하는 이중위상제어를 이용한 클럭 동기장치.
2. 제1항에 있어서, 상기 이중위상 검출회로가,

   상기 기준 클럭을 분주하여 동기 클럭을 출력하는 분주기와,

   상기 동기 클럭과 루프 클럭을 입력받아 로드신호를 생성하고, 상기 로드신호와 상기 루프 클럭에 의해 위상오차데이터 생성하여 출력하는 제1위상검출기와,

   상기 동기 클럭과 상기 로드신호와 시스템 클럭을 입력받아 로드신호의 위치를 구하고, 상기 로드위치와 시스템 클럭으로부터 로드데이터를 생성하여 출력하는 제2위상검출기로 이루어짐을 특징으로 하는 이중위상제어를 이용한 클럭 동기장치.
3. 제2항에 있어서, 상기 제1위상검출기가,

   상기 동기 클럭과 루프 클럭을 입력받아 로드신호를 발생하는 로드신호 발생기와,

   상기 로드신호와 루프 클럭을 입력받아 상기 로드신호의 한 주기에 포함되는 루프 클럭의 펄스 개수를 카운트하고, 상기 카운트된 펄스 개수에 대한 상기 위상오차데이터를 생성하여 출력하는 위상카운터로 이루어짐을 특징으로 하는 이중위상제어를 이용한 클럭 동기장치.
4. 제2항에 있어서, 상기 제2위상검출기가,

   상기 로드신호와 동기 클럭과 상기 시스템 클럭을 입력받아 상기 동기 클럭과 로드신호의 위상차를 검출하는 로드신호 위치검출기와,

   상기 검출된 위상차와 시스템 클럭을 입력받고, 상기 위상차 사이에 상기 시스템 클럭의 펄스 개수를 카운트하고, 상기 카운트된 펄스 개수에 대한 상기 로드데이터를 생성하여 출력하는 로드 카운터부로 이루어짐을 특징으로 하는 이중위상제어를 이용한 클럭 동기장치.
5. 디지탈 클럭 동기 시스템에서 이중위상제어를 이용한 클럭 동기방법에 있어서,

   듀얼포트 램으로부터 위상오차데이터 및 로드데이터를 읽는 과정과,

   상기 위상오차데이터에 의해 제1위상제어를 수행하는 과정과,

   상기 로드데이터에 의해 제2위상제어를 수행하는 과정으로 이루어짐을 특징으로 하는 방법.
6. 제5항에 있어서, 상기 제1위상제어 과정이,

   상기 위상오차데이터의 평균을 구하는 과정과,

   상기 평균값이 소정의 정상값인지를 검사하는 과정과,

   상기 검사결과 평균값이 상기 정상값이 아니면 정상값보다 작은지를 검사하는 과정과,

   상기 평균값이 상기 정상값보다 작다면 전압제어 조절데이터를 감소하고, 평균값이 정상값보다 크다면 전압제어 조절데이터를 증가시키는 과정으로 이루어짐을 특징으로 하는 방법.
7. 제5항에 있어서, 상기 제2위상제어 과정이,

   로드데이터의 추이를 검사하는 과정과,

   상기 검사된 로드데이터의 추이값이 양의 값인지를 판단하는 과정과,

   상기 로드데이터의 추이값이 양의 값이면 전압제어 조절데이터를 증가시키고, 음의 값이면 상기 전압제어 조절데이터를 감소시키는 과정으로 이루어짐을 특징으로 하는 방법.