JPH07202873A - データ及びクロック復元回路 - Google Patents

Abstract

(57)【要約】 【目的】データ信号の入力や給電状態が正常でない場合
でも安定したクロックを供給する。 【構成】電源が正常的に印加され、そして、データ信号
が正常に入力されている時は、ループ選択スイッチ３０
が１状態を出力するので第１のル−プ回路が選択され
る。そして、この時には、データ信号の位相を電圧制御
発振器４の出力するクロックと比較し、同期クロックを
生成する。一方、伝送線路の短絡やデータ信号送信中断
や電源を遮断した後に復旧する時には、データ信号監視
部４０または給電監視部５０が１状態を出力し、これに
より、ループ選択スイッチ３０が第２のル−プを選択す
る。そして、システム自体に内蔵されている基準クロッ
クと電圧制御発振部２８から出力されるクロックの位相
を互いに比較し、同期クロックを生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は伝送路を通じて伝送され
たために歪み（distortion）が発生したデータ信号を原
状に復旧し、多重装置で必要とする同期クロックを発生
させるデータ及びクロック復元回路に関するものであ
る。

【０００２】

【従来の技術】通常、交換器など伝送路を通じて伝達さ
れた信号を処理する多重装置では、データ及びクロック
復元回路を用いることが必要となる。

【０００３】このデータ及びクロック復元回路は、伝送
信号の周波数が１５５．５２ＭＨｚ、６２２．０８ＭＨ
ｚなどのように高くなるに従って高速に動作しなけらば
ならないのみならず、システムの安全性を向上させる為
には外部条件が変化しても安定した動作を維持しなけれ
ばならない。

【０００４】しかし、このデータ及びクロック復元回路
は、おもにＰＬＬ（Phase Locked Loop)方式によって構
成されている為、その特性上、伝送線路が短絡されるた
り送信中断によってデータ信号入力が中断されると、動
作周波数から逸脱した周波数のクロックを発生したり、
最悪の場合にはクロック発生を中断したりする現象を生
じる。

【０００５】そのうえ、不意に停電したり、システムの
維持補修の為電源を遮断した後に再び復旧したりすると
きに、ＰＬＬの特性上クロック周波数がシステムの動作
周波数に収束されずに誤動作する現象が発生することも
ある。

【０００６】

【発明が解決しようとする課題】本発明は、このような
従来の存回路が有する問題点を解決する為に、案出され
たもので、伝送線路の短絡によってデータ信号が入力し
ない時や、停電又はシステム維持補修の為電源が遮断さ
れた後復旧される時にも、常に動作周波数を維持して安
定な動作をすることができるデータ及びクロック復元回
路を提供することを目的とする。

【０００７】

【課題を解決するための手段】前記目的達成の為に、本
発明は、伝送線路を介した伝送によって発生した歪みを
持つデータ信号を原状に復旧し、多重装置に必要とする
同期クロックを発生さするデータ及びクロック復元回路
に於いて、伝送された前記データ信号を用いて動作周波
数を維持する主発振ループと、前記多重装置に内蔵され
た基準クロックを用いて、伝送線路が短絡した際または
電源遮断後に復旧する際に動作する自発振ループと、前
記主発振ループ及び自体発振ループに連結され、正常動
作のときには主発振ループを、伝送線路が短絡した際ま
たは電源遮断後に復旧する際には自発振ループを動作さ
せるループ選択スイッチと、前記ループ選択スイッチと
連結され、前記伝送線路上のデータ信号を監視し、前記
伝送線路の短絡を検出するデータ信号監視器と、前記ル
ープ選択スイッチに連結され、電源状態を監視し、電源
遮断後の復旧状態を検出する電源監視回路とを備えてい
ることを特徴とするデータ及びクロック復元回路を提供
する。

【０００８】

【作用】本発明に係るデータ及びクロック復元回路によ
れば、正常動作のときには主発振ループによって従来と
同様に同期クロックを生成し、伝送線路が短絡した際ま
たは電源遮断後に復旧する際には自発振ループによっ
て、多重装置に内蔵された基準クロックを用いて同期ク
ロックを生成する。したがい、伝送線路が短絡した際ま
たは電源遮断後に復旧する際にも、安定した動作を実現
することができる。

【０００９】

【実施例】以下、本発明の一実施例を説明する。

【００１０】図１は、本実施例に係るデータ及びクロッ
ク復元回路の全体構成を概略的に示したブロック図であ
り、図２は図１の第１のループに用いる一般的なＰＬＬ
回路の概略を示すブロック図であり、図３は図１の第１
のループに該当する主発振ループと第２のループに該当
する自発振ループの一方を動作させる選択スイッチの構
成例を示したものであり、図４は図１のデータ信号監視
部４０の構成例を示したもので、図５は図１の給電監視
部５０の構成例を示したものである。

【００１１】図１において、１４と２４は位相比較器
（phase detector) 、１６と２６はチャージポンプ(cha
rge ponp）、２７は低域フィルター（lour pass filte
r）、２８は電圧制御発振器（ＶＣＯ：votage controll
ed Oseillater）、２２は１／４分周器（divider)、３
０はループ１及びループ２選択スイッチ、４０はデータ
信号監視器、５０は給電監視部、１２はデータ信号復元
部（data recovery)、１８はデータクロック信号同期部
（data and clock synchroniger)である。

【００１２】また、図３において、３６は第１のル−プ
の第１のチャージポンプの定電流源（current regulato
r)スイッチ、３８は第２のル−プの定電流源スイッチ、
３４はインバーター（inverter）、３２はＮＯＲゲート
である。

【００１３】また、図４において、４１と４３はインバ
ータ、４２はＮＡＮＤゲート、４４、４５、４６はリセ
ット（reset)端子を有する１／２分周器である。

【００１４】また、図５において、５１は電源スイッ
チ、５２、５３は抵抗、５４はキャパシター（capacito
r)、５５，５６，５７はインバーター、５８は抵抗５
２、５３として用いることのできるＰＭＯＳ（負荷抵抗
トランジスター）をそれぞれ示したものである。

【００１５】さて、本実施例に係るデータ及びクロック
復元回路は図１に図示したように伝送線路を通過しなが
ら歪んだデータ信号を原状に復元するデータ信号復元部
１２と、上記データ信号復元部１２と連結され復元され
たデータ信号と電圧制御発振部６から発生したクロック
信号の位相を比較する第１の位相比較器１４と上記第１
の位相比較器１４と連結され、位相差に応じた電荷を発
生させる第１のチャージポンプ１６と、上記チャージポ
ンプ１６と連結され、必要ない高周波成分を除去するこ
とによりＰＬＬの安定した動作を維持させる低域フィル
ター（low passfilter)２７と、上記低域フィルターに
連結され、電圧によって制御される周波数のクロック
（１５５．５２ＭＨｚ又は６２２．０８ＭＨｚ）を発生
する電圧制御発振部２８と、上記電圧制御発振部２８と
連結され、電圧制御発振部２８が発生したクロックを１
／４に分周させる分周器２２と、この分周器２２と連結
され分周されたクロック信号と基準クロック（１９．４
４ＭＨｚ）の位相を比較する第２の位相比較器２４と、
この位相比較器２４と連結され位相差に応じた電荷を発
生する第２のチャージポンプ２６と、上記データ信号復
元部１２及び電圧制御発振部２８とそれぞれ連結されて
いて復元されたデータ信号と発生されたクロックの位相
を整合させるデータ及びクロック信号同期部１８と、上
記第１のチャージポンプ１６及び第２のチャージポンプ
２６に連結され、第１のル−プと第２のル−プを選択す
るループ選択スイッチ３０と、上記データ復元部１２と
連結されていてデータ信号の入力可否を監視するデータ
信号監視部４０と、外部電源と連結され外部電源よりの
給電の有無を監視する給電監視部５０を包含する。

【００１６】図１のデータ信号復元部１２は、一般的に
シュミットトリガ（schmit trigger）とインバーターな
どで構成され、歪んだ状態で入力されたデータ位相信号
（１５５．５２Ｍｂｐｓ又は６２２．０８Ｍｂｐｓ）を
原状に復元する。

【００１７】さて、第１のル−プは一般的なＰＬＬ回路
であり、第１の位相比較器１４と第１のチャージポンプ
１６と低域フィルター２７と、電圧制御発振部２８で構
成され、このループは復元されたデータ信号の位相と電
圧制御発振部２８から出力されるクロック信号の位相を
比較して電圧制御発振部２８のクロック信号周波数を調
節することによってデータ信号とクロック信号を同期さ
せる。

【００１８】データ／クロック信号同期部１８は復元さ
れたデータ信号と、これに同期したクロック信号の最終
位相を調節して二つの信号を出力する。上記のデータ信
号復元部１２と第１のル−プのＰＬＬ回路１４、１６、
２７、２８、、データ／クロック同期部１８によって、
従来のデータ及びクロック復元回路が構成されている。

【００１９】すなわち、本実施例に係るデータ及びクロ
ック復元回路は、従来の回路に、図１の第２のル−プに
該当する自発振ル−プと、データ信号監視部４０と、給
電監視部５０と、選択スイッチ３０を追加した構成とな
っている。

【００２０】さて、第２のル−プは、第１のル−プと同
様の構成を有している。ただし、本実施例では１／４分
周器２２を、第１のル−プの構成に、さらに追加してい
る。

【００２１】第２のル−プは伝送路が短絡されデータ信
号が入力されていない時や、電源スイッチが遮断された
後、再び復旧された直後等、第１のル−プの主発振回路
が正常動作をすることが出来ない時に、システム自体内
に内蔵されている基準クロック（reference clock ：一
般的に１９．４４ＭＨｚ）をデータ信号の代りに使用し
て、これと電圧制御発振部２８から発生されたクロック
信号との位相と比較し、これにより電圧制御発振部２８
のクロック信号周波数を調節することで、基準クロック
に同期した安定なクロックをシステムに供給する。すな
わち、自発振回路の役割をする。

【００２２】第２のル−プの１／４分周器２２は一般的
にＴフリップフロップ（flip flop)が二つ直接に連結さ
れた形態に構成されており、電圧制御発振部２８から提
供されるクロック信号の周波数を１／４に分周して第２
の位相比較器２４に供給する。したがい、第１のル−プ
と同じ電圧制御発振器２８の発振周波数で、基準クロッ
クと第２のル−プの発振クロックの位相を比較すること
ができる。

【００２３】第２の位相比較器２４は第１の位相比較器
１４と同じ形態で構成するが、周波数比較器（frequenc
y detector）を内蔵し、電圧制御発振部２８から発生さ
れたクロック周波数が正常動作周波数（１５５．５２Ｍ
Ｈｚ又は６２２．０８ＭＨｚ）と大きく差がある場合に
は先ず周波数比較器を動作させ周波数差を減らした後
に、位相比較器を動作させるようにすることも出来る。

【００２４】ループ選択スイッチ３０は、図３に示すよ
うに、インバーター３４とＮＯＲゲート３２で構成さ
れ、第１のル−プと第２のル−プのうちの、一方が動作
するようにする。

【００２５】ＮＯＲゲート３２の二つの入力のうちの一
つはデータ信号監視部４０のクロックに、残りの一つは
給電監視部５０のクロックに各々連結されており、デー
タ信号監視部４０及び給電監視部５０の出力が共に論理
的に０（low)状態の場合のみ１(high)状態の出力を送り
出し、残りの状態ではすべて０の出力を送り出す。ＮＯ
Ｒゲート３２の出力は第１チャージポンプ１６の定電流
源スイッチ３６のＮＭＯＳトランジスターのゲート（ga
te）端子に直接連結される。また、第２チャージポンプ
２６の定流電源スイッチ３８のＮＭＯＳトランジスター
のゲート端子にはインバーター３４を介してＮＯＲゲー
ト３２の出力が連結される。

【００２６】そして、定流電源スイッチ３６の出力（矢
印）は、第１チャージポンプ１６に含まれるカレントミ
ラ−回路（図示を省略）に連結しており、定流電源スイ
ッチ３８の出力（矢印）は、第２チャージポンプ１８に
含まれるカレントミラ−回路（図示を省略）に連結して
いる。

【００２７】したがい、ＮＯＲゲート３４の出力が１の
時、すなわちデータ信号監視部４０と給電監視部５０が
共に０の場合には、定流電源スイッチ３６のＮＭＯＳト
ランジスターが動作し、これにより第１チャージポンプ
１６のカレントミラ−回路が動作する。そして、第１の
ル−プが正常動作状態になると共に、第２チャージポン
プ２６のＮＭＯＳトランジスターが遮断状態になって第
２のル−プが遮断される。

【００２８】一方、ＮＯＲゲート３４の出力が０の時、
すなわち、データ信号監視部４０と給電監視部５０二つ
のうち一つが１か両方が共に１の時は、定流電源スイッ
チ３８のＮＭＯＳトランジスターが動作し、これにより
第２チャージポンプ２８のＮＭＯＳトランジスターが動
作する。そして、第２のル−プが正常動作状態になり、
第１チャージポンプ１６のＮＭＯＳトランジスターが遮
断状態になって第１のル−プが遮断される。

【００２９】次に、データ信号監視部４０は、図４に示
すように、インバーター４１，４３、ＮＡＮＤゲート４
２、及び、リセット端子Ｒを有する三つの分周器４４，
４５，４６から構成されている。そして、データ信号監
視部４０は、入力データ信号が６４個以上連続して０
（low)状態であれば、その出力を０から１（high）の状
態に変え、１状態のデータが入力されるまでその状態を
維持する。

【００３０】一般的にいって、伝送線路を介して行う有
線通信時には、５０個以上０状態が続けば、これは線路
が短絡されたか伝送が中断された状態と判断することが
出来る。

【００３１】従ってデータ信号監視部４０において、６
４個以上の０状態を検出することによって線路が短絡さ
れるか伝送が中断されることを監視することが出来る。

【００３２】データ信号監視部４０では、１５５．５２
Ｍｂｐｓの速度を有するデータ信号中の１（high）状態
のデータが入力されると１／２分周器４４〜４６がリセ
ットされ出力は０となる。

【００３３】一方、データ信号の０（low)状態が入力す
ると、データ信号監視部４０は１９．４４ＭＨｚの基準
クロックをカウントし、基準クロックが８個カウントさ
れれば、すなわち１５５．５２Ｍｂｐｓのデータ信号で
見る時６４個の０状態が連続すれば、出力を１とする。

【００３４】又、この出力はインバーター４１を通じて
ＮＡＮＤゲート４２にフィードバック（feed back)され
るので、１状態のデータ信号が入力されるまでデータ信
号監視部４０の出力は１状態に維持される。

【００３５】このように、データ信号監視部４０は、デ
ータ信号が入力されている時は０状態を出力し、６４個
以上のデータ信号が入力されない時は１状態を出力する
ことにより線路が短絡されるかデータ送信が中断された
ことを検出する。

【００３６】次に、給電監視部５０は、図５に示すよう
に、抵抗５２、５３、キャパシター５４、インバーター
５５、５６、５７で構成された回路である。この給電監
視部５０は、電源スイッチ５１が遮断された後復旧され
た時に、初めは１（high）状態を出力し、ある程度時間
が経過した後０（low)状態を出力する一種の時間遅延回
路である。

【００３７】すなわち、停電又はシステム補修の為、電
源スイッチが遮断された時はキャパシター５４に充電さ
れていた電荷が抵抗Ｒ２（５３）を通じて放電されキャ
パシターの電圧が低くなり給電監視部５０の出力は１
（high）状態になる。

【００３８】一方、電源スイッチが復旧されると抵抗Ｒ
１（５２）を通じてキャパシター５４に電荷が充電され
キャパシター５４の電圧は再び高くなり、この電圧がイ
ンバーター５５の出力状態を変える電圧以上に高くなる
と、給電監視部５０の出力は１から０（low)状態に再び
変化する。

【００３９】このようにして、給電監視部５０の出力
は、電源が遮断された時は１状態に変化し、その後、電
源が再び復旧されると、抵抗Ｒ１の大きさとキャパシタ
ーの大きさに比例する時間であるＲＣ時定数時間が経過
した後０状態に変化する。

【００４０】以上のように、本実施例に係るデータ及び
クロック復元回路１２においては、電源が正常的に印加
され、そして、データ信号が正常に入力される時は、デ
ータ信号監視部４０と給電監視部５０がすべて０状態を
出力し、これにより、ループ選択スイッチ３０が１状態
を出力するので第１のル−プ回路が選択される。そし
て、この時には、データ信号の位相を電圧制御発振器４
の出力するクロックと比較する動作を行うことができ
る。

【００４１】しかし伝送線路の短絡やデータ信号送信中
断によってデータ信号が６４個以上入力されない時や、
停電又はシステム補修のため電源を遮断した後に復旧し
た直後にはデータ信号監視部４０または給電監視部５０
が１状態を出力し、これにより、ループ選択スイッチ３
０が０状態を出力するので、第２のル−プが選択され
る。そして、システム自体に内蔵されている基準クロッ
クと電圧制御発振部２８から出力されるクロックの位相
を互いに比較する動作を行う。したがい、このような場
合も、安定した動作を行うことができる。

【００４２】

【発明の効果】以上のように、本発明に係るデータおよ
びクロック復元回路によれば、正常的な状態のみならず
データ伝送の中断状態や、停電復旧直後などの初期動作
状態に於いても常に安定な動作を維持することができ、
多重装置に安定したクロック信号を供給することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るデータ及びクロック復
元回路の構成を示すブロック図である。

【図２】一般的なＰＬＬ回路の構成を示すブロック図で
ある。

【図３】本発明の一実施例に係るル−プ選択スイッチの
構成を示す回路図である。

【図４】本発明の一実施例に係るデータ信号監視部の構
成を示す回路図である。

【図５】本発明の一実施例に係る電源監視部の構成を示
す回路図である。

【符号の説明】

１２ データ信号復元部（data recovery) １８ データクロック信号同期部（data and clock syn
chroniger) １４、２４ 位相比較器（phase detector) １６、２６ チャージポンプ(charge ponp） ２７ 低域フィルター（lour pass filter） ２８ 電圧制御発振器（ＶＣＯ：votage controlled Os
eillater） ２２ １／４分周器（divider) ３０ ループ選択スイッチ ４０ データ信号監視器 ５０ 給電監視部

フロントページの続き (72)発明者 崔 海旭 大韓民国大田直轄市儒城区道龍洞ジョーゴ ンアパート３−204

Claims (4)

【特許請求の範囲】
1. 【請求項１】伝送線路を介した伝送によって発生した歪
   みを持つデータ信号を原状に復旧し、多重装置に必要と
   する同期クロックを発生さするデータ及びクロック復元
   回路に於いて、 伝送された前記データ信号を用いて動作周波数を維持す
   る主発振ループと、 前記多重装置に内蔵された基準クロックを用いて、伝送
   線路が短絡した際または電源遮断後に復旧する際に動作
   する自発振ループと、 前記主発振ループ及び自体発振ループに連結され、正常
   動作のときには主発振ループを、伝送線路が短絡した際
   または電源遮断後に電源が復旧された直後には自発振ル
   ープを動作させるループ選択スイッチと、 前記ループ選択スイッチと連結され、前記伝送線路上の
   データ信号を監視し、前記伝送線路の短絡を検出するデ
   ータ信号監視器と、 前記ループ選択スイッチに連結され、電源状態を監視
   し、電源遮断後の復旧状態を検出する電源監視回路とを
   備えていることを特徴とするデータ及びクロック復元回
   路。
2. 【請求項２】請求項１記載のデータ及びクロック復元回
   路であって、 前記ループ選択スイッチは、 データ信号監視器と電源監視器の出力にそれぞれその入
   力端が連結されたＮＯＲゲートと、 前記ＮＯＲゲートの出力に入力端が連結された、自発振
   ル−プと主発振ル−プのうちの一方のル−プのチャージ
   ポンプ用の定電流源回路と、 前記ＮＯＲゲートの出力に入力端が連結されたインバー
   ターと、 前記インバーターの出力端に連結された、自発振ル−プ
   と主発振ル−プのうちの他方のル−プのチャージポンプ
   用の定電流源回路とを有することを特徴とするデータ及
   びクロック復元回路。
3. 【請求項３】請求項１記載のデータ及びクロック復元回
   路であって、 前記データ信号監視器は、 所定の基準クロックに、その入力端の一方が連結された
   ＮＡＮＤゲートと、 前記ＮＡＮＤゲートの出力端に、その入力端の一方が連
   結されたインバーターと、 前記インバーターの出力端にその入力端が連結され、デ
   ータ入力端にリセット端が連結された三つの分周器と、 前記分周器の出力端を、その入力端に連結し、その出力
   端をＮＡＮＤゲートの、他方の入力端に連結したインバ
   ーターとを有することを特徴とするデータ及びクロック
   復元回路。
4. 【請求項４】請求項１記載のデータ及びクロック復元回
   路であって、 前記電源監視器は、 電源スイッチに、その一端が連結された第１の抵抗と、 前記抵抗の他端に、その一端が連結し、その他端を接地
   又は（−）端子に連結した第２の抵抗と、 前記第２の抵抗と並列に連結されたキャパシタと、 前記キャパシターの（＋）端子にその入力端が連結され
   た三つのインバーターとを有することを特徴とするデー
   タ及びクロック復元回路。