JPS6341314B2 - - Google Patents

Info

Publication number
JPS6341314B2
JPS6341314B2 JP56025290A JP2529081A JPS6341314B2 JP S6341314 B2 JPS6341314 B2 JP S6341314B2 JP 56025290 A JP56025290 A JP 56025290A JP 2529081 A JP2529081 A JP 2529081A JP S6341314 B2 JPS6341314 B2 JP S6341314B2
Authority
JP
Japan
Prior art keywords
output
signal line
common signal
switch
frequency control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56025290A
Other languages
English (en)
Other versions
JPS57138872A (en
Inventor
Toshio Tanaka
Motoyuki Matsunaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56025290A priority Critical patent/JPS57138872A/ja
Publication of JPS57138872A publication Critical patent/JPS57138872A/ja
Publication of JPS6341314B2 publication Critical patent/JPS6341314B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel

Description

【発明の詳細な説明】 本発明は、並列冗長発振装置に関するものであ
る。
例えば電子計算機、通信機器等の無停電電源と
して使用されるインバータ装置においては、電源
システムとしての信頼性を向上させる目的で複数
台のインバータを並列接続して運転するのが一般
的である。しかし、この場合インバータの並例運
転システムの出力周波数の基準となる発振器は各
インバータに対して共通に設けてあり、この共通
発振器の信頼度がシステムの信頼度を決定する。
そこで従来より共通発振器の信頼度を向上させる
目的で、複数台の発振器を用意して任意の一台が
故障しても他の正常な発振器により、周波数の基
準信号を与えることのできるような、所謂並列冗
長発振装置が用いられている。
第1図は従来における並列冗長発振装置の一例
である。同図において、発振回路1A,2Aから
構成され、この発振回路1A,2Aの出力を共通
に結んだ信号線(以下コモンバスと称する)より
並列運転される各インバータ1,2に周波数基準
のパルスが与えられている。発振回路1A,2A
は、各回路同じ構成なので発振回路1Aを代表し
て説明すると、11は発振回路1Aの出力する周
波数基準のパルスを決定する発振器、12は発振
器11の出す基準パルス10イを1、2…とカウ
ントし、N番目のパルスで分周出力が“1”から
“0”に変化し、2N番目のパルスでリセツトされ
ると共に分周出力が“0”から“1”へ変化する
一方、アンド回路15の出力10ヘを外部リセツ
ト指令としてリセツトされることにより前記と同
様に分周出力が“0”から“1”へ変化する外部
リセツト付の分周器である。また13,14は入
力が入る(入力が“0”から“1”へ変化する)
毎に一定幅の出力パルスを発生する単安定マルチ
バイブレータ、16は単安定マルチバイブレータ
13の発生するパルス10ハを発振回路1Aの出
力端を共通に結んだコモンバスに送り出すライン
ドライバ、17はコモンバス上の信号パルス(イ)を
受けて単安定マルチバイブレータ14へトリガパ
ルスを与えるラインレシーバである。
次に上記構成装置の動作を説明する。第2図は
第1図の実施例の各部に対応するタイムチヤート
である。同図のように、発振器11の出力パルス
10イが発振器21の出力パルス20イに対し、
T21だけ位相が進んでいるとすれば、コモンバス
上に現われる信号(イ)は発振器11を含む発振回路
1Aによつて決定されており、発振回路2Aは発
振回路1Aによつて決定されるコモンバス上の信
号(イ)に従つて見掛け上同期して動作している。そ
の動作の詳細について説明すれば、まず分周器1
2は(10ロの如く)発振器11の出力パルスを
N個カウントして出力が“1”から“0”へ変化
し、2N個カウントして出力が“0”から“1”
へ変化するという所謂1/2Vの分周動作を行ない、
その分周出力10ロは単安定マルチバイブレータ
13へ与えられ、10ハの如くパルス幅T22のパ
ルスに変換されてラインドライバ16を通してコ
モンバス(イ)に送られる。同時に、コモンバス上の
信号(イ)は10ニの如くラインレシーバ17を通し
て単安定マルチバイブレータ14に与えられ、パ
ルス幅T23のパルス10ホされるが、このパルス
10ホと単安定マルチバイブレータ13の出力
との論理積をAND回路15にとつているために、
AND回路15の出力10ヘには分周器12に対
するリセツト指令は現われない。一方発振回路2
Aの方は、コモンバス上の信号(イ)が1Aと同様に
ラインレシーバ27を通して単安定マルチバイブ
レータ24に送られ、20ホの如きパルスに変換
され、このパルス20ホと単安定マルチバイブレ
ータ23の出力との論理積をとることにより
AND回路25の出力には20ヘの如くコモンバ
ス上の信号(イ)と同期したパルスが現われ、このパ
ルス20ヘにより分周器22はリセツトされ20
ロの如く分周動作時と同様に出力は“0”から
“1”に変化する。この分周器22の出力20ロ
は単安定マルチバイブレータ23を通して10ハ
と同様に20ハの如くパルス幅T22のパルスに変
換されて、更にラインレシーバ26を通してコモ
ンバスに送られる。
次に、時刻t21で発振器11が故障等により停
止すると、、発振回路1Aの分周器12は分周動
作を停止する。一方、発振回路2Aの分周器22
は発振器21の出すパルス20イのカウント動作
を続けており、コモンバスからの信号によりリセ
ツト指令は20ヘの如くなくなるので自動的に1/
2Nの分周動作を開始し、正常時の発振回路1A
と同様に単安定マルチバイブレータ23とライン
ドライバ26を通してコモンバスに(イ)の如くパル
スを送り出す。しかるに、コモンバス上に信号が
現われても発振器11は停止しているので、
AND回路15の出力10ヘにリセツト指令が現
われても分周器12の出力10ロは“1”の状態
を保持し、単安定マルチバイブレータ13及びラ
インドライバ16は動作しない。すなわち、発振
器11が停止することにより自動的に発振器21
へ移動するわけで、この時のコモンバス上の信号
(イ)の位相のずれ分は発振器11と発振器21との
位相差T21だけであり、分周器21及び分周器2
2の分周比、すなわちNを大きくとつておけば
T22の位相差は殆んど無視できる。インバータ装
置1,2はそれぞれコモンバス上の信号(イ)を基準
信号として同期運転されるわけである。近年、無
停電電源の負荷である電子計算機、通信機器等の
システム規模の増大に併ない、無停電電源の保守
点検をするためにシステムダウンすることは極力
避けたいという要求が高まつており、従来から採
用されている複数台のインバータ装置の並列運転
システムに対して、更に商用電源との切換えによ
るバツクアツプを組み合わせるシステムが採用さ
れるようになつてきている。ところが、商用電源
と、並列運転しているインバータ装置の出力とを
切換える場合には該インバータ装置が前述のよう
な並列冗長発振装置で運転されているので、該イ
ンバータ装置の出力と商用電源との同期はとれて
いないため瞬断切換えとせざるを得ず、結果とし
てシステムダウンとなつてしまう。そこで発振回
路1A,2Aの発振器11,21を商用電源に同
期した発振器の出力と切換えてコモンバス上の信
号(イ)を商用電源に同期した信号とし、該インバー
タ装置を商用電源に同期させて運転することが考
えられるが、前述の説明の如く分周器12,22
の分周比、すなわちNを大きくとつているため発
振器11,21と切換えるための商用電源に同期
した発振器出力としては非常に高い周波数が必要
となり技術的に実現は難かしい。またコモンバス
上の信号(イ)と商用電源に同期した発振器の出力と
を切換えて該インバータ装置の基準信号とするこ
とが考えられるが、コモンバス上の信号(イ)と商用
電源に同期した発振器の出力とは同期がとれてい
ないため、切換時に大幅な位相ずれを生じること
になり、該インバータ装置の基準信号の大幅な変
動によつて該インバータ装置のゲート制御が乱れ
て転流失敗に至る可能性が多大であり採用できな
い。また別の方法として常時、前記インバータ装
置を商用電源に同期させて運転することも可能で
あるが、この場合、商用電源に同期させるための
発振器回路が複数台のインバータ装置に対して共
通に1台となるので、従来の共通発振器方式と同
様システム信頼度が低下してしまう。
本発明は上記の点に鑑みてなされたもので、常
時は複数台のインバータ装置を並列運転し、該イ
ンバータ装置の出力を商用電源と切換える際に一
時的に商用電源に同期運転させるようにした信頼
度の高い並列冗長発振装置を提供することを目的
とする。
以下第3図を参照して本発明の一実施例を説明
する。同図において、第1図と同一符号を付した
部分、すなわち発振回路1A,2Aは第1図と同
様な動作をする部分であり、これらの説明は省略
する。第3図において、PLL(Phase Locked
Loop)Bは位相基準信号とPLLBの出力との位
相差を検出する位相差検出回路31、前記位相差
検出回路31の位相差検出信号の平滑化及び増幅
をする低域通過フイルタ32及び入力電圧に比例
した発振出力を出す電圧制御発振器33により構
成される。35は該インバータ装置出力と切換え
と行なう商用電源34の正負極性反転を検出して
商用電源34に同期したパルス信号を出力する変
換回路、41,51はそれぞれインバータ装置
1,2に対し、コモンバス(イ)とPLLBの出力(ロ)を
切換えて基準信号を供給するためのスイツチであ
り、42はPLLBの位相基準信号としてコモンバ
ス(イ)と商用電源34に同期した変換回路35の出
力パルス信号(ハ)とを切換えるためのスイツチであ
る。
次に上記構成についてその動作を説明する。通
常の運転状態においては、スイツチ41,51は
全てコモンバス(イ)側に閉じており、インバータ装
置1,2はコモンバス(イ)から基準信号を得て並列
運転している。また、スイツチ42はコモンバス
(イ)側に閉じている。位相差検出回路31では
PLLBの出力である電圧制御発振器の出力(ロ)とコ
モンバス(イ)の位相差分に応じた位相差検出信号を
出力し、低域通過フイルタ32で平滑、増幅のう
え電圧制御発振器33に入力される。電圧制御発
振器33では入力電圧に応じた周波数の信号を出
力する。このようにPLLBによりその出力は位相
基準信号との位相差がなくなるよう制御されるた
めコモンバス(イ)のパルスとPLLBの出力(ロ)とは常
に同期している。この状態でインバータ装置出力
を商用電源側に切換えようとする場合、まずスイ
ツチ41,51をPLLBの出力(ロ)側に切換える。
このときコモンバス(イ)とPLLBの出力(ロ)は同期し
ているため切換えの際のパルスの位相は変化しな
い。次にスイツチ42を商用電源34に同期した
変換回路35の出力パルス信号(ハ)側に切換える
と、それまでPLLBの出力はコモンバス(イ)に同期
していたものが位相基準信号が変わるために暫時
変換回路35の出力パルス信号(ハ)に同基するよう
に制御される。PLLBの出力(ロ)によりインバータ
装置1,2はそれぞれ商用電源34に同期して運
転されることになるので該インバータ装置の出力
と商用電源との間を無瞬間で切換えて負荷へ商用
電源から引き続き電圧を供給することが可能にな
る。商用電源へ負荷の切換えが終了した時点でス
イツチ42を再びコモンバス(イ)側に戻してやると
PLLBの出口(ロ)は再びコモンバス(イ)の信号に同期
するように暫時変化し同相となる。
次にスイツチ41,51を再びコモンバス(イ)側
に戻してやれば該インバータ装置は再びコモンバ
ス(イ)から基準信号を得て同期運転することにな
る。つづいて商用電源にて負荷に給電している状
態からインバータ装置へ負荷給電を切換える場合
についても前述と同様の動作により一旦該インバ
ータ装置の基準信号をPLLBの出力に切換えた
後、該PLLBの位相基準信号をコモンバス(イ)から
商用電源34に同期した変換回路35の出力パル
ス信号(ハ)に切換えることにより該インバータ装置
を商用電源に同期させてから負荷給電を商用電源
から該インバータ装置出力に切換え、その後該イ
ンバータ装置の基準信号をコモンバス(イ)側に戻し
てやることにより、再び該インバータ装置は並列
冗長発振装置のコモンバス(イ)より基準信号を得て
同期運転されることになる。ここで、PLLBは該
PLLの位相基準信号をコモンバス側と商用電源
に同期した信号側とを切換える際に両信号間に大
幅な位相ずれがあつても急激にその出力が変化し
ない一種の緩衝器として動作するため該インバー
タ装置の基準信号に急激な位相変化は生じない。
このようにして該インバータ装置の出力を商用
電源と切換える場合だけPLLを用いた周波数制
御回路を使用して該インバータ装置を商用電源
に、同期させて運転する本発明による発振装置に
よれば、常時は従来と殆んど同程度の信頼度を有
する並列冗長発振装置とて動作し、該インバータ
装置の出力と商用電源との切換えを行なう時だけ
PLLを用いた周波数制御回路を使用して一時的
に該インバータ装置を商用電源に同期させて運転
することにより無瞬断切換えが可能となり信頼度
の向上したシステを提供することができる。一
方、スイツチ41,51についてはロジツクIC
を使用した選択回路が構成できるので、非常に安
価であると共に簡単な構成であり高い信頼度が期
待でき、従来の並列冗長発振装置に比べてスイツ
チ41,51を追加することによる信頼度の低下
は殆んど無視できる。またPLLを用いた周波数
制御回路は切換え時に一時的に使用されるだけで
あり、システムとしての信頼度には殆んど影響し
ない。尚第3図の発振回路1A,2Aは並列冗長
発振装置の動作を説明するためのものであり、第
3図の回路に限定されない。
【図面の簡単な説明】
第1図は従来の並列冗長発振装置のブロツク
図、第2図は第1図の装置の動作を説明するため
の動作波形図、第3図は本発明の一実施例を示す
ブロツク図である。 1A,2A……発振回路、1,2……インバー
タ装置、11,12……発振器、B……PLL、
12,22……分周器、31……位相差検出回
路、13,14,23,24……単安定マルチバ
イブレータ、32……低域通過フイルタ、15,
25……AND回路、32……電圧制御発振器、
16,26……ラインドライバ、34……商用電
源、17,27……ラインレシーバ、35……変
換回路、41,42,52……スイツチ。

Claims (1)

    【特許請求の範囲】
  1. 1 発振回路を複数台設置し、その出力を共通に
    接続したものを共通信号線として、1つの発振回
    路より該共通信号線上に送り出したパルスによ
    り、他の発振回路を見掛け上同期させておき、1
    つの発振回路が発振を停止したとき、自動的に他
    の発振回路より、前記共通信号線上にパルスを送
    り出すようにした並列冗長発振装置において、交
    流電源に同期したパルスを発生する交換回路と、
    フエーズロツクループ回路を具備した周波数制御
    回路と、この周波数制御回路の出力と前記共通信
    号線との間に設けられこれら周波数制御回路の出
    力又は前記共通信号線の何れか一方を選択して出
    力を送出する第1のスイツチと、前記共通信号線
    と前記交換回路の出力との間に設けられこれら共
    通信号線又は前記交換回路の出力の何れか一方を
    選択して前記周波数制御回路の位相基準信号とし
    て出力する第2のスイツチとを備え、常時は前記
    第1のスイツチ及び第2のスイツチを共に共通信
    号線側に閉路して周波数制御回路の出力を共通信
    号線から得られるパルスに同期させ、また前記第
    1のスイツチの出力パルスを前記交流電源に同期
    させるときは前記第1のスイツチを周波数制御回
    路の出力側に閉路した後前記第2のスイツチを前
    記変換回路の出力側に閉路して周波数制御回路の
    出力を前記交流電源に同期させ、さらに前記第1
    のスイツチの出力パルスを前記交流電源側から共
    通信号線側に同期させるときは前記第2のスイツ
    チを共通信号線側に閉路して周波数制御回路の出
    力を共通信号線側のパルスに同期させた後前記第
    1のスイツチを共通信号線側に閉路するようにし
    たことを特徴とする並列冗長発振装置。
JP56025290A 1981-02-23 1981-02-23 Parallel redundancy oscillator Granted JPS57138872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56025290A JPS57138872A (en) 1981-02-23 1981-02-23 Parallel redundancy oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56025290A JPS57138872A (en) 1981-02-23 1981-02-23 Parallel redundancy oscillator

Publications (2)

Publication Number Publication Date
JPS57138872A JPS57138872A (en) 1982-08-27
JPS6341314B2 true JPS6341314B2 (ja) 1988-08-16

Family

ID=12161880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56025290A Granted JPS57138872A (en) 1981-02-23 1981-02-23 Parallel redundancy oscillator

Country Status (1)

Country Link
JP (1) JPS57138872A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5638028B2 (ja) 2012-05-31 2014-12-10 株式会社沖データ 画像形成装置、及び定着装置

Also Published As

Publication number Publication date
JPS57138872A (en) 1982-08-27

Similar Documents

Publication Publication Date Title
US5146585A (en) Synchronized fault tolerant clocks for multiprocessor systems
EP0116559B1 (en) Timing delay equalization circuit
JPH022722A (ja) クロツクホールドオーバー回路
EP1262022A2 (en) Phase lock loop system and method
US5483180A (en) Data and clock recovery circuit
KR100882391B1 (ko) 심리스 클록
US3832622A (en) Parallel phase lock circuitry for inverters and the like
JPS6341314B2 (ja)
JPH033419A (ja) 位相同期回路
JPS6334659B2 (ja)
US5459764A (en) Clock synchronization system
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
US5859996A (en) Clock signal supply for fault tolerant data processing
US6999546B2 (en) System and method for timing references for line interfaces
JP2978884B1 (ja) クロック交絡分配装置
JPS5858856B2 (ja) 発振装置
JP3160904B2 (ja) 位相同期発振回路装置
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
JPH0347615B2 (ja)
KR100222406B1 (ko) 이중화 구조를 가지는 클럭 동기 장치 및 이중화 구현 방법
JPS61259357A (ja) 共通バス制御方式
JPH0530095A (ja) 位相同期発振回路
JP2939560B2 (ja) 標準周波数発生装置
JP2519887Y2 (ja) 位相同期発振回路
JP2918943B2 (ja) 位相同期回路