JP2519887Y2 - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JP2519887Y2 JP2519887Y2 JP1987065650U JP6565087U JP2519887Y2 JP 2519887 Y2 JP2519887 Y2 JP 2519887Y2 JP 1987065650 U JP1987065650 U JP 1987065650U JP 6565087 U JP6565087 U JP 6565087U JP 2519887 Y2 JP2519887 Y2 JP 2519887Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- oscillator
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は位相同期発振回路に関する。
第３図は位相同期発振回路の従来例を示すブロック図
である。
である。
本従来例は、基準発振器１と、基準発振器21と、基準
発振器１の出力断を検出する異常検出回路３と、基準発
振器１の出力および基準発振器21の出力を入力とし、基
準発振器１が正常な場合には基準発振器１の出力を送出
し、異常検出回路３が基準発振器１の出力断を検出した
場合にはその検出信号により基準発振器２の出力を送出
するように、入力の切換えを行なう切換回路４と、電圧
制御発振器５、位相比較回路６よりなるPLO7とから構成
され、切換回路４からの出力を位相比較回路６に入力し
ている。したがって、基準発振器１の正常時には、電圧
制御発振器５の出力は基準発振器１の出力と位相同期が
とられており、基準発振器１の出力が断になった時に
は、異常検出回路３の検出信号により切換回路４が動作
し電圧制御発振器５の出力は、基準発振器２の出力と位
相同期をとるよう位相比較回路６の出力により制御され
安定度の高い出力を得ている。
発振器１の出力断を検出する異常検出回路３と、基準発
振器１の出力および基準発振器21の出力を入力とし、基
準発振器１が正常な場合には基準発振器１の出力を送出
し、異常検出回路３が基準発振器１の出力断を検出した
場合にはその検出信号により基準発振器２の出力を送出
するように、入力の切換えを行なう切換回路４と、電圧
制御発振器５、位相比較回路６よりなるPLO7とから構成
され、切換回路４からの出力を位相比較回路６に入力し
ている。したがって、基準発振器１の正常時には、電圧
制御発振器５の出力は基準発振器１の出力と位相同期が
とられており、基準発振器１の出力が断になった時に
は、異常検出回路３の検出信号により切換回路４が動作
し電圧制御発振器５の出力は、基準発振器２の出力と位
相同期をとるよう位相比較回路６の出力により制御され
安定度の高い出力を得ている。
上述した従来の位相同期発振回路は、基準発振器１か
ら基準発振器21への切換時に、基準発振器１の出力と基
準発振器21の出力との位相差によって位相同期がはずれ
てしまい、電圧制御発振器５の出力周波数が大幅に変動
してしまうという欠点がある。
ら基準発振器21への切換時に、基準発振器１の出力と基
準発振器21の出力との位相差によって位相同期がはずれ
てしまい、電圧制御発振器５の出力周波数が大幅に変動
してしまうという欠点がある。
本考案は、基準クロックを出力する基準クロック発振
回路と、基準クロックと位相同期信号とから第１の位相
差信号を出力する第１の位相比較回路と、第１の位相差
信号を入力し基準クロックの位相に同期した位相同期信
号を出力する第１の電圧制御発振回路とを有する位相同
期発振回路において、基準クロック発振回路が、パルス
信号である第１の基準信号を出力する基準発振回路と、
第１の基準信号のパルスの欠損を検出すると異常検出信
号を出力する異常検出回路と、第１の基準信号とパルス
信号である第２の基準信号とから第２の位相差信号を出
力する第２の位相比較回路と、第２の位相差信号を入力
し第１の基準信号の位相に同期した第２の基準信号を出
力する第２の電圧制御発振回路と、第１の基準信号を基
準クロック信号として出力するとともに、異常検出信号
を入力すると第２の基準信号を第１の基準信号に替えて
基準クロック信号として出力する切換回路とを有し、第
１の基準信号から第２の基準信号への変更時に、基準ク
ロック信号の位相が、第１の基準信号の位相から第２の
電圧制御発振器固有の自由発振周波数の位相へ徐々に変
化することを特徴とする。
回路と、基準クロックと位相同期信号とから第１の位相
差信号を出力する第１の位相比較回路と、第１の位相差
信号を入力し基準クロックの位相に同期した位相同期信
号を出力する第１の電圧制御発振回路とを有する位相同
期発振回路において、基準クロック発振回路が、パルス
信号である第１の基準信号を出力する基準発振回路と、
第１の基準信号のパルスの欠損を検出すると異常検出信
号を出力する異常検出回路と、第１の基準信号とパルス
信号である第２の基準信号とから第２の位相差信号を出
力する第２の位相比較回路と、第２の位相差信号を入力
し第１の基準信号の位相に同期した第２の基準信号を出
力する第２の電圧制御発振回路と、第１の基準信号を基
準クロック信号として出力するとともに、異常検出信号
を入力すると第２の基準信号を第１の基準信号に替えて
基準クロック信号として出力する切換回路とを有し、第
１の基準信号から第２の基準信号への変更時に、基準ク
ロック信号の位相が、第１の基準信号の位相から第２の
電圧制御発振器固有の自由発振周波数の位相へ徐々に変
化することを特徴とする。
このようにして、第２の電圧制御発振回路は、第１の
基準信号断になった場合には自己の持つ自由発振周波数
へ徐々に変化していくため、基準発振回路の出力が断と
なり、切換回路が基準発振回路側から第２の電圧制御発
振回路側に切換えられたとき、その出力は基準発振回路
出力から第２の電圧制御発振回路の持つ自由発振周波数
へ徐々に変化してゆくことになり、位相同期発振回路の
出力周波数の大幅な変動を防ぐことができる。
基準信号断になった場合には自己の持つ自由発振周波数
へ徐々に変化していくため、基準発振回路の出力が断と
なり、切換回路が基準発振回路側から第２の電圧制御発
振回路側に切換えられたとき、その出力は基準発振回路
出力から第２の電圧制御発振回路の持つ自由発振周波数
へ徐々に変化してゆくことになり、位相同期発振回路の
出力周波数の大幅な変動を防ぐことができる。
次に、本考案の実施例を図面を参照して説明する。第
１図は本考案の位相同期発振回路の一実施例の構成を示
すブロック図、第２図は切換回路４が動作したときの各
発振機1,2の出力信号を示す図である。
１図は本考案の位相同期発振回路の一実施例の構成を示
すブロック図、第２図は切換回路４が動作したときの各
発振機1,2の出力信号を示す図である。
本実施例は、第３図に示した従来例において、その基
準発振器21の代りに基準発振器１と同等の安定度の自由
発振周波数数を持つ電圧制御発振器２と位相比較回路８
を有するPLO9を用いており、基準発振器１の出力を位相
比較回路８に、電圧制御発振器２の出力を切換回路４
に、それぞれ入力させている。
準発振器21の代りに基準発振器１と同等の安定度の自由
発振周波数数を持つ電圧制御発振器２と位相比較回路８
を有するPLO9を用いており、基準発振器１の出力を位相
比較回路８に、電圧制御発振器２の出力を切換回路４
に、それぞれ入力させている。
次に、本実施例の動作を第２図を参照して説明する。
基準発振器１の出力が正常な場合、電圧制御発振器２
の出力は基準発振器１の出力位相が同期している。時刻
toに基準発振器１に異常が発生し、その出力が断となっ
た場合、切換回路４はPLO9からの入力側に切換えられる
が、このとき、PLO9の出力、すなわち電圧制御発振器２
の出力は引き込まれていた基準発振器１の出力位相から
自己の持つ自由発振周波数の位相へ徐々に変化してゆ
き、したがってPLO7の出力位相も急激に変化することな
く、周波数の大幅な変動をさけることができる。
の出力は基準発振器１の出力位相が同期している。時刻
toに基準発振器１に異常が発生し、その出力が断となっ
た場合、切換回路４はPLO9からの入力側に切換えられる
が、このとき、PLO9の出力、すなわち電圧制御発振器２
の出力は引き込まれていた基準発振器１の出力位相から
自己の持つ自由発振周波数の位相へ徐々に変化してゆ
き、したがってPLO7の出力位相も急激に変化することな
く、周波数の大幅な変動をさけることができる。
以上説明したように本考案は、予備の基準発振器とし
て、基準発振器と同等の安定度の自由発振周波数を持つ
電圧制御発振器と位相比較回路からなるPLOとすること
により、基準発振器の出力が断になった場合でも出力信
号の周波数が大幅に変動してしまうことを防ぐことがで
きる効果がある。
て、基準発振器と同等の安定度の自由発振周波数を持つ
電圧制御発振器と位相比較回路からなるPLOとすること
により、基準発振器の出力が断になった場合でも出力信
号の周波数が大幅に変動してしまうことを防ぐことがで
きる効果がある。
第１図は本考案の位相同期発振回路の構成を示すブロッ
ク図、第２図は第１図中の切換回路４が動作したときの
各発振器1,2の出力信号を示す図、第３図は従来の位相
同期発振回路の構成を示すブロック図である。 １……基準発振器、2,5……電圧制御発振器、３……異
常検出回路、４……切換回路、6,8……位相比較回路、
7,9……PLO。
ク図、第２図は第１図中の切換回路４が動作したときの
各発振器1,2の出力信号を示す図、第３図は従来の位相
同期発振回路の構成を示すブロック図である。 １……基準発振器、2,5……電圧制御発振器、３……異
常検出回路、４……切換回路、6,8……位相比較回路、
7,9……PLO。
Claims (1)
- 【請求項１】基準クロックを出力する基準クロック発振
回路と、前記基準クロックと位相同期信号とから第１の
位相差信号を出力する第１の位相比較回路と、前記第１
の位相差信号を入力し前記基準クロックの位相に同期し
た前記位相同期信号を出力する第１の電圧制御発振回路
とを有する位相同期発振回路において、 前記基準クロック発振回路が、 パルス信号である第１の基準信号を出力する基準発振回
路と、 前記第１の基準信号のパルスの欠損を検出すると異常検
出信号を出力する異常検出回路と、 前記第１の基準信号とパルス信号である第２の基準信号
とから第２の位相差信号を出力する第２の位相比較回路
と、 前記第２の位相差信号を入力し前記第１の基準信号の位
相に同期した前記第２の基準信号を出力する第２の電圧
制御発振回路と、 前記第１の基準信号を前記基準クロック信号として出力
するとともに、前記異常検出信号を入力すると前記第２
の基準信号を前記第１の基準信号に代えて前記基準クロ
ック信号として出力する切換回路とを有し、 前記第１の基準信号から前記第２の基準信号への変更時
に、前記基準クロック信号の位相が、前記第１の基準信
号の位相から前記第２の電圧制御発振器固有の自由発振
周波数の位相へ徐々に変化することを特徴とする位相同
期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987065650U JP2519887Y2 (ja) | 1987-04-28 | 1987-04-28 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987065650U JP2519887Y2 (ja) | 1987-04-28 | 1987-04-28 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63173929U JPS63173929U (ja) | 1988-11-11 |
| JP2519887Y2 true JP2519887Y2 (ja) | 1996-12-11 |
Family
ID=30902922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987065650U Expired - Lifetime JP2519887Y2 (ja) | 1987-04-28 | 1987-04-28 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2519887Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523024B2 (ja) * | 1975-01-08 | 1980-06-20 | ||
| JPS6168532U (ja) * | 1984-10-05 | 1986-05-10 |
-
1987
- 1987-04-28 JP JP1987065650U patent/JP2519887Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63173929U (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359945B1 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| KR870011522A (ko) | 클럭 제어 회로 | |
| JPH07235873A (ja) | クロック発生用回路装置 | |
| JP2519887Y2 (ja) | 位相同期発振回路 | |
| EP0479237B1 (en) | Phase-locked oscillation circuit system with measure against shut-off of input clock | |
| JPS6317250B2 (ja) | ||
| JP2732541B2 (ja) | 信号発振装置 | |
| KR880014744A (ko) | 위상 고정 루프 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH01173919A (ja) | 位相ロックループ回路 | |
| JPH0322706A (ja) | Ｐｌｌ装置 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JPH05297976A (ja) | クロック切替回路 | |
| JPH0530095A (ja) | 位相同期発振回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH04148403A (ja) | クロック信号スキュー回路 | |
| JPS6273817A (ja) | 位相同期回路 | |
| JPH03217123A (ja) | 位相同期回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPS59210756A (ja) | Ｆｓｋ変調装置 | |
| JPS6229217A (ja) | クロツク分配回路 | |
| JPH04310019A (ja) | 位相ロックループ回路 | |
| JPS6316726U (ja) | ||
| JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 |