JP2918943B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2918943B2 JP2918943B2 JP1334365A JP33436589A JP2918943B2 JP 2918943 B2 JP2918943 B2 JP 2918943B2 JP 1334365 A JP1334365 A JP 1334365A JP 33436589 A JP33436589 A JP 33436589A JP 2918943 B2 JP2918943 B2 JP 2918943B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- signal
- switch
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重化装置における位相同期回路に関する。
従来、この種の位相同期回路は、切替信号により２方
向からの入力信号を切替えて後段に供給する切替器と切
替器出力で位相制御を行なう電圧制御発振器とを二重化
制御用に二組設け、各電圧制御発振器出力を切替信号に
より切替えて出力する出力切替器を備える。
向からの入力信号を切替えて後段に供給する切替器と切
替器出力で位相制御を行なう電圧制御発振器とを二重化
制御用に二組設け、各電圧制御発振器出力を切替信号に
より切替えて出力する出力切替器を備える。
第３図は従来の位相同期回路の構成図であり、第４図
は第３図の各部の波形である。切替器301,303と電圧制
御発振器302,304により構成される位相同期回路305,306
を二重化制御用に現用系のＮ系と予備系のＥ系とで二組
用意し、各位同期回路出力を切替信号217により切替え
て出力する出力切替器307を備える。この構成の二重化
切替用の位相同期回路は、一方の位相同期回路出力から
他方の位相同期回路の比較器に入力する間に、接続線の
ケーブル遅延及びバッファ回路等による回路遅延が第４
図中Δｔ生じ、各位相同期回路出力には位相ズレが起こ
る。そして、出力切替器307の出力が切替信号217により
一方の位相同期回路出力から他方の位相同期回路出力に
切替った瞬間、出力切替器307の出力信号に位相変動が
生じ、この信号を利用してデータの多重化等を行なって
いる信号処理系でビットエラー等が発生する。
は第３図の各部の波形である。切替器301,303と電圧制
御発振器302,304により構成される位相同期回路305,306
を二重化制御用に現用系のＮ系と予備系のＥ系とで二組
用意し、各位同期回路出力を切替信号217により切替え
て出力する出力切替器307を備える。この構成の二重化
切替用の位相同期回路は、一方の位相同期回路出力から
他方の位相同期回路の比較器に入力する間に、接続線の
ケーブル遅延及びバッファ回路等による回路遅延が第４
図中Δｔ生じ、各位相同期回路出力には位相ズレが起こ
る。そして、出力切替器307の出力が切替信号217により
一方の位相同期回路出力から他方の位相同期回路出力に
切替った瞬間、出力切替器307の出力信号に位相変動が
生じ、この信号を利用してデータの多重化等を行なって
いる信号処理系でビットエラー等が発生する。
本発明は情報を多重化して相手局と通信する多重化装
置のクロック源の二重化制御を行なう位相同期回路にお
いて、位相同期回路を２系統有し、それぞれの系統の位
相同期回路が、切替器と、電圧制御発振器と、遅延器と
を備え、それぞれの系統の切替器がクロックである入力
信号と他系の電圧制御発振器出力とを切替信号により選
択し、それぞれの系統の電圧制御発振器が前記切替器の
出力で位相制御を行ない、それぞれの系統の遅延器が前
記電圧制御発振器の出力を一定時間遅延させ、かつ、そ
れぞれの系統の位相同期回路が備える遅延器の出力のど
ちらかを前記切替信号により切替えて出力する出力切替
器を備え、前記切替信号により他方に切替ったとき前記
出力切替器の出力信号の位相変動量を少なくする。
置のクロック源の二重化制御を行なう位相同期回路にお
いて、位相同期回路を２系統有し、それぞれの系統の位
相同期回路が、切替器と、電圧制御発振器と、遅延器と
を備え、それぞれの系統の切替器がクロックである入力
信号と他系の電圧制御発振器出力とを切替信号により選
択し、それぞれの系統の電圧制御発振器が前記切替器の
出力で位相制御を行ない、それぞれの系統の遅延器が前
記電圧制御発振器の出力を一定時間遅延させ、かつ、そ
れぞれの系統の位相同期回路が備える遅延器の出力のど
ちらかを前記切替信号により切替えて出力する出力切替
器を備え、前記切替信号により他方に切替ったとき前記
出力切替器の出力信号の位相変動量を少なくする。
次に、本発明について図面を参照して説明する。
本発明の一実施例を示す第１及び第２図を参照する
と、101,104は切替器であり、切替信号118によりそれぞ
れ信号111,114及び信号111,113を選択して出力するセレ
クタである。102,105は電圧制御発振器であり、それぞ
れ信号119,120の同期Ｔに同期したクロックを出力する
以外に位相信号として同期Ｔの信号112,114を出力す
る。103,106は遅延時間Δｔ値をもった遅延器である。1
09は出力切替器であり、切替信号118により信号115,116
を選択して出力するセレクタである。107は切替器101、
発振器102及び遅延器103から構成される現用系（Ｎ系）
位相同期回路、かつ108は切替器104、発振器105及び遅
延器106から構成される予備系（Ｅ系）位相同期回路で
ある。
と、101,104は切替器であり、切替信号118によりそれぞ
れ信号111,114及び信号111,113を選択して出力するセレ
クタである。102,105は電圧制御発振器であり、それぞ
れ信号119,120の同期Ｔに同期したクロックを出力する
以外に位相信号として同期Ｔの信号112,114を出力す
る。103,106は遅延時間Δｔ値をもった遅延器である。1
09は出力切替器であり、切替信号118により信号115,116
を選択して出力するセレクタである。107は切替器101、
発振器102及び遅延器103から構成される現用系（Ｎ系）
位相同期回路、かつ108は切替器104、発振器105及び遅
延器106から構成される予備系（Ｅ系）位相同期回路で
ある。
Ｎ系の位相同期回路107を構成する電圧制御発振器102
の出力112は、Ｅ系の位相同期回路108を構成する切替器
104の入力113に接続され、逆にＥ系の位相同期回路108
の電圧制御発振器105の出力114は、Ｎ系の位相同期回路
107の切替器101の一方の入力121に接続され、二重系を
成している。この接続のための接続線のケープル遅延及
びバッファ回路等によって回路遅延が生じ、各位相同期
回路出力には位相ズレが起こる。遅延器103および106が
この遅延を吸収する。
の出力112は、Ｅ系の位相同期回路108を構成する切替器
104の入力113に接続され、逆にＥ系の位相同期回路108
の電圧制御発振器105の出力114は、Ｎ系の位相同期回路
107の切替器101の一方の入力121に接続され、二重系を
成している。この接続のための接続線のケープル遅延及
びバッファ回路等によって回路遅延が生じ、各位相同期
回路出力には位相ズレが起こる。遅延器103および106が
この遅延を吸収する。
第２図は第１図において一例としてＮ系からＥ系に切
替わった時の各部の信号を示している。第２図におい
て、信号112はＥ系位相同期回路108の入力信号113と信
号111との入力位相が同一となるように、出力位相をΔ
ｔ早くしている。すなわち、信号112出力から信号113入
力の間で発生する固定的な遅延量（ケーブル遅延,IC回
路による遅延等）Δｔを信号112出力点でΔｔ位相を早
く出力することにより、Ｎ系及びＥ系位相同期回路107,
108の出力信号115,116が全く同一出力位相となる。なぜ
ならば、遅延器103の遅延量は信号112から信号113に至
る遅延量Δｔと同一に設定されており、また、電圧制御
発振器105は102と同様にΔｔ早くして出力し、遅延器10
6は103と同様にΔｔ遅くすることから、信号115と116と
は同一出力位相となる。Ｅ系位相同期回路108からＮ系
位相同期回路107側への入力信号114についても同様の考
えである。Ｎ系位相同期回路107とＥ系位相同期回路108
との入力位相が同一になったことにより、信号115と信
号116とは全く同一の位相信号として得られ、切替信号1
18により切替えが発生しても出力信号117は第４図に示
す出力信号316のような切替時のジィターは発生しな
い。
替わった時の各部の信号を示している。第２図におい
て、信号112はＥ系位相同期回路108の入力信号113と信
号111との入力位相が同一となるように、出力位相をΔ
ｔ早くしている。すなわち、信号112出力から信号113入
力の間で発生する固定的な遅延量（ケーブル遅延,IC回
路による遅延等）Δｔを信号112出力点でΔｔ位相を早
く出力することにより、Ｎ系及びＥ系位相同期回路107,
108の出力信号115,116が全く同一出力位相となる。なぜ
ならば、遅延器103の遅延量は信号112から信号113に至
る遅延量Δｔと同一に設定されており、また、電圧制御
発振器105は102と同様にΔｔ早くして出力し、遅延器10
6は103と同様にΔｔ遅くすることから、信号115と116と
は同一出力位相となる。Ｅ系位相同期回路108からＮ系
位相同期回路107側への入力信号114についても同様の考
えである。Ｎ系位相同期回路107とＥ系位相同期回路108
との入力位相が同一になったことにより、信号115と信
号116とは全く同一の位相信号として得られ、切替信号1
18により切替えが発生しても出力信号117は第４図に示
す出力信号316のような切替時のジィターは発生しな
い。
第１図に示す電圧制御発振器102,105のΔｔの位相早
出しについては、ハードウェアで比較的簡単に構成で
き、電圧制御発振器102,105は一般的にｎ倍の発振器と1
/nのカウンタとから構成されており、このカウンタの出
力位相を選択すれば可能である。なお、切替信号118は
Ｎ系及びＥ系位相同期回路の切替えの必要性を検出する
外部回路から入力される。
出しについては、ハードウェアで比較的簡単に構成で
き、電圧制御発振器102,105は一般的にｎ倍の発振器と1
/nのカウンタとから構成されており、このカウンタの出
力位相を選択すれば可能である。なお、切替信号118は
Ｎ系及びＥ系位相同期回路の切替えの必要性を検出する
外部回路から入力される。
以上説明したように本発明によれば、一方の位相同期
回路出力から他方の位相同期回路入力への遅延をなくす
ことにより、各位相同期回路出力を切替信号により切替
えた時の位相変動を少なくできる。
回路出力から他方の位相同期回路入力への遅延をなくす
ことにより、各位相同期回路出力を切替信号により切替
えた時の位相変動を少なくできる。
第１図及び第２図は本発明の一実施例を示す図、第３図
及び第４図は従来例を示す図である。 101,104……切替器、102,105……電圧制御発振器、103,
106……遅延器、109……出力切替器、107……現用系
（Ｎ系）位相同期回路、108……予備系（Ｅ系）位相同
期回路。
及び第４図は従来例を示す図である。 101,104……切替器、102,105……電圧制御発振器、103,
106……遅延器、109……出力切替器、107……現用系
（Ｎ系）位相同期回路、108……予備系（Ｅ系）位相同
期回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/00 - 7/14
Claims (1)
- 【請求項１】情報を多重化して相手局と通信する多重化
装置のクロック源の二重化制御を行なう位相同期回路に
おいて、位相同期回路を２系統有し、それぞれの系統の
位相同期回路が、切替器と、電圧制御発振器と、遅延器
とを備え、それぞれの系統の切替器がクロックである入
力信号と他系の電圧制御発振器出力とを切替信号により
選択し、それぞれの系統の電圧制御発振器が前記切替器
の出力で位相制御を行ない、それぞれの系統の遅延器が
前記電圧制御発振器の出力を一定時間遅延させ、かつ、
それぞれの系統の位相同期回路が備える遅延器の出力の
どちらかを前記切替信号により切替えて出力する出力切
替器を備えることを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334365A JP2918943B2 (ja) | 1989-12-21 | 1989-12-21 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334365A JP2918943B2 (ja) | 1989-12-21 | 1989-12-21 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03192819A JPH03192819A (ja) | 1991-08-22 |
| JP2918943B2 true JP2918943B2 (ja) | 1999-07-12 |
Family
ID=18276561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1334365A Expired - Lifetime JP2918943B2 (ja) | 1989-12-21 | 1989-12-21 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918943B2 (ja) |
-
1989
- 1989-12-21 JP JP1334365A patent/JP2918943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03192819A (ja) | 1991-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6239626B1 (en) | Glitch-free clock selector | |
| JP2954773B2 (ja) | システムクロックの位相制御方式 | |
| EP1262022B1 (en) | Method and circuit for transmitting data between pseudo-synchronized channels | |
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| JP3274639B2 (ja) | データ信号切換装置 | |
| US6031886A (en) | Digital phase alignment apparatus in consideration of metastability | |
| US6535048B1 (en) | Secure asynchronous clock multiplexer | |
| US5881113A (en) | Redundancy clock supply module for exchange system | |
| JP2918943B2 (ja) | 位相同期回路 | |
| KR100237545B1 (ko) | 시디엠에이 시스템의 이중화 시간/주파수 발생장치 | |
| KR20010029434A (ko) | 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JPH1117669A (ja) | 位相同期回路 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| JP3011139B2 (ja) | 系切替方式 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP3612497B2 (ja) | 移動通信基地局装置のクロック同期システム及び方法 | |
| JPH04316234A (ja) | クロック切替回路 | |
| JP2972463B2 (ja) | 同期信号供給装置 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JP3062179B1 (ja) | 冗長系クロック位相調整回路 | |
| JP3494867B2 (ja) | 従属クロック切替回路および従属クロック切替システム | |
| JP2725530B2 (ja) | クロック供給方式 | |
| JP3001469B2 (ja) | 伝送路切替装置 |