JPH03102933A - 同期クロック選択回路 - Google Patents
同期クロック選択回路Info
- Publication number
- JPH03102933A JPH03102933A JP1240111A JP24011189A JPH03102933A JP H03102933 A JPH03102933 A JP H03102933A JP 1240111 A JP1240111 A JP 1240111A JP 24011189 A JP24011189 A JP 24011189A JP H03102933 A JPH03102933 A JP H03102933A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- internal reference
- clocks
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 15
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 230000005856 abnormality Effects 0.000 abstract description 11
- 239000013078 crystal Substances 0.000 abstract description 3
- 229910052701 rubidium Inorganic materials 0.000 abstract description 2
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 229910052792 caesium Inorganic materials 0.000 description 3
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
外部から供給される複数のクロックのうち１つを選択す
る同期クロック選択回路に関し、供給されるクロックの
周波数の異常等に応じた対応が可能にすることを目的と
し、 複数のクロックの供給を受け、前記クロックのうちの１
つを選択する選択手段を有してなる同期クロック選択回
路において、内部基準クロックを発生する内部基準クロ
ック発生手段と、前記複数のクロックの各々の周波数の
前記内部基準クロックの周波数に対する誤差が所定の値
を越えることを検出する周波数誤差検出手段とを供え、
前記選択手段は、前記周波数の誤差が前記所定の値を越
えないクロックのうち１つを選択するように構或する。
る同期クロック選択回路に関し、供給されるクロックの
周波数の異常等に応じた対応が可能にすることを目的と
し、 複数のクロックの供給を受け、前記クロックのうちの１
つを選択する選択手段を有してなる同期クロック選択回
路において、内部基準クロックを発生する内部基準クロ
ック発生手段と、前記複数のクロックの各々の周波数の
前記内部基準クロックの周波数に対する誤差が所定の値
を越えることを検出する周波数誤差検出手段とを供え、
前記選択手段は、前記周波数の誤差が前記所定の値を越
えないクロックのうち１つを選択するように構或する。
本発明は、同期クロック選択回路に関する。
通信網内の構戊装置を１つの内部基準クロックに同期さ
せる際には、クロック発生源の障害により全ての構或装
置が停止するのを防ぐために、複数のクロック発生源を
有して、各構戒装置にも、複数のクロックを供給するも
のがある。
せる際には、クロック発生源の障害により全ての構或装
置が停止するのを防ぐために、複数のクロック発生源を
有して、各構戒装置にも、複数のクロックを供給するも
のがある。
例えば、公衆ディジタル通信網に接続する企業内通信網
等においては、該公衆ディジタル通信網が供給するクロ
ックに該企業内通信網内の構戊装置全てを同期させる必
要がある。上記のような企業内通信網では、公衆ディジ
タル通信網から基準クロックを抽出して該通信網内の構
或装置に供給する装置が設けられ、しかも、このような
基準クロックを抽出する装置は二重化されていることが
多く、したがって、各構或装置には、複数のクロックが
供給され、各構戊装置において何れか１つのクロックを
選択し、該クロックに同期させている。
等においては、該公衆ディジタル通信網が供給するクロ
ックに該企業内通信網内の構戊装置全てを同期させる必
要がある。上記のような企業内通信網では、公衆ディジ
タル通信網から基準クロックを抽出して該通信網内の構
或装置に供給する装置が設けられ、しかも、このような
基準クロックを抽出する装置は二重化されていることが
多く、したがって、各構或装置には、複数のクロックが
供給され、各構戊装置において何れか１つのクロックを
選択し、該クロックに同期させている。
〔従来の技術および発明が解決しようとする課題〕従来
の相互に同期して通信を行う通信網においては、基準ク
ロγクを供給する装置を決め、複数のクロック供給ルー
トからのクロックを、各構戊装置に供給し、各構或装置
において、どのクロックう選択するかを、装置内で設定
された優先度と該複数のクロックの何れかが入力断かど
うかの情報を基にして判断し、基準クロックとしていた
。
の相互に同期して通信を行う通信網においては、基準ク
ロγクを供給する装置を決め、複数のクロック供給ルー
トからのクロックを、各構戊装置に供給し、各構或装置
において、どのクロックう選択するかを、装置内で設定
された優先度と該複数のクロックの何れかが入力断かど
うかの情報を基にして判断し、基準クロックとしていた
。
このため、複数のクロックを供給するルートの一部に障
害があってもクロック断とならない限り、供給されるク
ロックの周波数の異常等に応じた対応はできなかった。
害があってもクロック断とならない限り、供給されるク
ロックの周波数の異常等に応じた対応はできなかった。
例えば、上記の複数のクロック供給源が、公衆ディジタ
ル通信網から（水晶発振子等を用いる〉ＰＬＬ回路等に
より基準クロックを抽出するものである場合には、該ク
ロック供給源と公衆デイジタル通信網との間の障害等に
よって、該クロック供給源のＰＬＬ回路が自走したよう
な場合には、該クロック供給源が出力するクロックの周
波数は、本来の公衆ディジタル通信網のクロックの周波
数から大きくずれてしまうという問題があった。
ル通信網から（水晶発振子等を用いる〉ＰＬＬ回路等に
より基準クロックを抽出するものである場合には、該ク
ロック供給源と公衆デイジタル通信網との間の障害等に
よって、該クロック供給源のＰＬＬ回路が自走したよう
な場合には、該クロック供給源が出力するクロックの周
波数は、本来の公衆ディジタル通信網のクロックの周波
数から大きくずれてしまうという問題があった。
本発明は、上記の問題点に鑑み、なされたもので、供給
されるクロックの周波数の異常等に応じた対応が可能な
同期クロック選択回路を提供することを目的とするもの
である。
されるクロックの周波数の異常等に応じた対応が可能な
同期クロック選択回路を提供することを目的とするもの
である。
第１図は本発明の基本構或図である。
第１図において、１および２は複数のクロック供給源、
３は内部基準クロック発生手段、４および５は周波数誤
差検出手段、そして、６は選択手段である。
３は内部基準クロック発生手段、４および５は周波数誤
差検出手段、そして、６は選択手段である。
内部基準クロック供給源３は、それぞれ内部基準クロッ
クを発生する。
クを発生する。
周波数誤差検出手段４．５は、それぞれ、複数のクロッ
ク供給源１および２が発生する複数のクロックの各々の
周波数の前記内４基準クロックの周波数に対する誤差が
所定の値を越えることを検出する。
ク供給源１および２が発生する複数のクロックの各々の
周波数の前記内４基準クロックの周波数に対する誤差が
所定の値を越えることを検出する。
前記選択手段６は、前記周波数の誤差が前記所定の値を
越えないクロックのうち１つを選択する。
越えないクロックのうち１つを選択する。
本発明の同期クロック選択回路によれば、外部から供給
される複数のクロックそれぞれについて、内部基準クロ
ックとの周波数誤差を検出して、該周波数の誤差が前記
所定の値を越えたときには選択手段６において誤差の小
さいクロックに切り換えることができる。内部基準クロ
ックとしては、外部から供給されるクロックの周波数に
極めて近い精度のクロックを発生するものを用意する。
される複数のクロックそれぞれについて、内部基準クロ
ックとの周波数誤差を検出して、該周波数の誤差が前記
所定の値を越えたときには選択手段６において誤差の小
さいクロックに切り換えることができる。内部基準クロ
ックとしては、外部から供給されるクロックの周波数に
極めて近い精度のクロックを発生するものを用意する。
第２図は本発明の同期クロック選択回路の構或例を示す
図である。
図である。
第２図において、１１および１２はクロック発生源、４
１および４２はクロック断検出回路、４３は内部基準ク
ロック発生源、４４および４５は周波数誤差検出回路、
４６は選択回路、そして、４７および４８はクロック受
信回路である。
１および４２はクロック断検出回路、４３は内部基準ク
ロック発生源、４４および４５は周波数誤差検出回路、
４６は選択回路、そして、４７および４８はクロック受
信回路である。
外部のクロック供給源１１および１２から、それぞれ供
給されたクロックは、クロック受信回路４７および４８
を介して受信され、先ず、クロック断検出回路４１およ
び４２において、それぞれの断検出が行われる。他方、
上記のクロック受信回路４７および４８の出力は、それ
ぞれ、周波数誤差検出回路４４および４５において、内
部基準クロック発生源４３が発生する内部基準クロック
の周波数との誤差が所定の値を越えることが検出される
。
給されたクロックは、クロック受信回路４７および４８
を介して受信され、先ず、クロック断検出回路４１およ
び４２において、それぞれの断検出が行われる。他方、
上記のクロック受信回路４７および４８の出力は、それ
ぞれ、周波数誤差検出回路４４および４５において、内
部基準クロック発生源４３が発生する内部基準クロック
の周波数との誤差が所定の値を越えることが検出される
。
例えば、ＮＴＴ網等の公衆ディジタル通信網が供給する
クロックは、Ｉ Ｘ １ ０−”の周波数精度を有する
セシウム原子発振子によるものである。
クロックは、Ｉ Ｘ １ ０−”の周波数精度を有する
セシウム原子発振子によるものである。
しかし、セシウム原子発振子は非常に高価であるので、
一般企業等において、内部基準クロック発生源としてセ
シウム原子発振子を用いるのは無理である。そこで、内
部基準クロック発生源としては、比較的安価で５ Ｘ
１ ０−”の周波数精度を有するルビジウム発振子を用
いるものを使用しても、水晶発振子によるＰＬＬ回路が
自走したことによ？周波数誤差は検出することができる
。
一般企業等において、内部基準クロック発生源としてセ
シウム原子発振子を用いるのは無理である。そこで、内
部基準クロック発生源としては、比較的安価で５ Ｘ
１ ０−”の周波数精度を有するルビジウム発振子を用
いるものを使用しても、水晶発振子によるＰＬＬ回路が
自走したことによ？周波数誤差は検出することができる
。
選択回路４６は、上記の２つのクロックの断および周波
数誤差異常の情報を入力して、これらの情報に応じて何
れか１つのクロックを選択して出力する。
数誤差異常の情報を入力して、これらの情報に応じて何
れか１つのクロックを選択して出力する。
選択回路４６の制御の１例として、クロγク２よりクロ
ック１を優先するものの例が第３図に示されている。
ック１を優先するものの例が第３図に示されている。
なお、上記の周波数異常を検出しても、アラームを発す
るのみで、切り換えはオペレータに任せるという構或も
考えられる。さらに、アラームの発生は、現在選択され
ているものに周波数異常があるときに発生する方式、あ
るいは、現在選択されていないものに周波数異常があ■
るときに発生する方式が考えられる。
るのみで、切り換えはオペレータに任せるという構或も
考えられる。さらに、アラームの発生は、現在選択され
ているものに周波数異常があるときに発生する方式、あ
るいは、現在選択されていないものに周波数異常があ■
るときに発生する方式が考えられる。
第２図の周波数誤差検出回路の構戊例は第４図に示され
ている。
ている。
第４図において、５１および５２はカウンタ、５３はコ
ンパレータ、５４および５５はデコード回路、そして、
５６はリセット回路である。
ンパレータ、５４および５５はデコード回路、そして、
５６はリセット回路である。
カウンタ５１は内部基準クロツクにより動作し、カウン
タ５２は外部基準クロックにより動作する。
タ５２は外部基準クロックにより動作する。
コンバレータ５３はカウンタ５１とカウンタ５２の計数
を比較する。
を比較する。
デコード回路５４およびデコード回路５５は、上記のカ
ウンタ５１．５２の計数が、それぞれのデコード回路に
ついて設定された一定値に達したとき、それぞれの出力
を有効とする。
ウンタ５１．５２の計数が、それぞれのデコード回路に
ついて設定された一定値に達したとき、それぞれの出力
を有効とする。
リセット回路５６は、デコード回路５４の出力が有効と
なると、リセット信号をカウンタ５２には直接、カウン
タ５１には遅延回路５９を介して印加する。
なると、リセット信号をカウンタ５２には直接、カウン
タ５１には遅延回路５９を介して印加する。
上記の構戊において、コンバレータ５３は、カウンタ５
２の計数がカウンタ５１の計数より小となるとアラーム
を発し、デコード回路５５は、カウンタ５２の計数が前
記一定の値に達するとアラームを発する。こうして、外
部人カクロックの周波数の内部基準クロックの周波数に
対する異常が検出される。
２の計数がカウンタ５１の計数より小となるとアラーム
を発し、デコード回路５５は、カウンタ５２の計数が前
記一定の値に達するとアラームを発する。こうして、外
部人カクロックの周波数の内部基準クロックの周波数に
対する異常が検出される。
本発明の同期クロック選択回路によれば、供給されるク
ロックの周波数の異常等に応じた対応が可能となる。
ロックの周波数の異常等に応じた対応が可能となる。
第１図は本発明の基本構或図、
第２図は本発明の実施例の構或図、
第３図は第２図の選択回路の制御の１例を示す図、そし
て、 第４図は第２図の周波数誤差検出回路の構或例を示す図
である。 〔符号の説明〕 １および２ 複数のクロック供給源、３・・・内部基準
クロック発生手段、４および５ 周波数誤差検出手段、
６・・選択手段、１１および１２・ クロック発生源、
４１および４２・・クロック断検出回路、４３ 一内部
基準クロック発生源、４４および４５・周波数誤差検出
回路、４６ ・選択回路、４７および４８−クロック受
信回路、５１および５２ ・カウンタ、５３ ・コンバ
レータ、５４および５５・・デコード回路、 ５６・−リセット回路。
て、 第４図は第２図の周波数誤差検出回路の構或例を示す図
である。 〔符号の説明〕 １および２ 複数のクロック供給源、３・・・内部基準
クロック発生手段、４および５ 周波数誤差検出手段、
６・・選択手段、１１および１２・ クロック発生源、
４１および４２・・クロック断検出回路、４３ 一内部
基準クロック発生源、４４および４５・周波数誤差検出
回路、４６ ・選択回路、４７および４８−クロック受
信回路、５１および５２ ・カウンタ、５３ ・コンバ
レータ、５４および５５・・デコード回路、 ５６・−リセット回路。
Claims (1)
- 【特許請求の範囲】 １、複数のクロックの供給を受け、 前記クロックのうちの１つを選択する選択手段（６）を
有してなる同期クロック選択回路において、 内部基準クロックを発生する内部基準クロック発生手段
（３）と、 前記複数のクロックの各々の周波数の前記内部基準クロ
ックの周波数に対する誤差が所定の値を越えることを検
出する周波数誤差検出手段（４、５）とを供え、 前記選択手段（６）は、前記周波数の誤差が前記所定の
値を越えないクロックのうち１つを選択することを特徴
とする同期クロック選択回路。 ２、複数のクロックの供給を受け、 前記クロックのうちの１つを選択する選択手段（６）を
有してなる同期クロック選択回路において、 内部基準クロックを発生する内部基準クロック発生手段
（３）と、 前記複数のクロックの各々の周波数の前記内部基準クロ
ックの周波数に対する誤差が所定の値を越えることを検
出する周波数誤差検出手段（４、５）とを供え、 選択されているクロックについて周波数誤差が検出され
たときにアラームを表示することを特徴とする同期クロ
ック選択回路。 ３、複数のクロックの供給を受け、 前記クロックのうちの１つを選択する選択手段（６）を
有してなる同期クロック選択回路において、 内部基準クロックを発生する内部基準クロック発生手段
（３）と、 前記複数のクロックの各々の周波数の前記内部基準クロ
ックの周波数に対する誤差が所定の値を越えることを検
出する周波数誤差検出手段（４、５）とを供え、 選択されていないクロックについて周波数誤差が検出さ
れたときにアラームを表示することを特徴とする同期ク
ロック選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240111A JPH03102933A (ja) | 1989-09-18 | 1989-09-18 | 同期クロック選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240111A JPH03102933A (ja) | 1989-09-18 | 1989-09-18 | 同期クロック選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03102933A true JPH03102933A (ja) | 1991-04-30 |
Family
ID=17054656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240111A Pending JPH03102933A (ja) | 1989-09-18 | 1989-09-18 | 同期クロック選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03102933A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091263A (en) * | 1988-09-06 | 1992-02-25 | Nippon Zeon Co., Ltd. | Coated polynorbornene products |
| US5169691A (en) * | 1988-09-06 | 1992-12-08 | Nippon Zeon Co., Ltd. | Coated polynorbornene product and method therefor |
| US5796272A (en) * | 1995-05-31 | 1998-08-18 | Nec Corporation | Frequency deviation detection circuit |
| JP2005160025A (ja) * | 2003-09-04 | 2005-06-16 | Oasis Silicon Systems | 専用クロックマスターのない通信システムが許容可能な範囲外のクロック周波数をつくることを防止するための回路と、システムと、その方法 |
| JP2008153910A (ja) * | 2006-12-18 | 2008-07-03 | Fujitsu Ltd | システムクロック供給装置及び基準発振器の周波数ずれ判定方法 |
| JP2012209791A (ja) * | 2011-03-30 | 2012-10-25 | Hitachi Ltd | ネットワークノード、時刻同期方法及びネットワークシステム |
| JP2014158234A (ja) * | 2013-02-18 | 2014-08-28 | Renesas Electronics Corp | 集積回路装置 |
-
1989
- 1989-09-18 JP JP1240111A patent/JPH03102933A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091263A (en) * | 1988-09-06 | 1992-02-25 | Nippon Zeon Co., Ltd. | Coated polynorbornene products |
| US5169691A (en) * | 1988-09-06 | 1992-12-08 | Nippon Zeon Co., Ltd. | Coated polynorbornene product and method therefor |
| US5796272A (en) * | 1995-05-31 | 1998-08-18 | Nec Corporation | Frequency deviation detection circuit |
| JP2005160025A (ja) * | 2003-09-04 | 2005-06-16 | Oasis Silicon Systems | 専用クロックマスターのない通信システムが許容可能な範囲外のクロック周波数をつくることを防止するための回路と、システムと、その方法 |
| JP2008153910A (ja) * | 2006-12-18 | 2008-07-03 | Fujitsu Ltd | システムクロック供給装置及び基準発振器の周波数ずれ判定方法 |
| JP2012209791A (ja) * | 2011-03-30 | 2012-10-25 | Hitachi Ltd | ネットワークノード、時刻同期方法及びネットワークシステム |
| US8730868B2 (en) | 2011-03-30 | 2014-05-20 | Hitachi, Ltd. | Network node, time synchronization method and network system |
| JP2014158234A (ja) * | 2013-02-18 | 2014-08-28 | Renesas Electronics Corp | 集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297702B1 (en) | Phase lock loop system and method | |
| JP2002544623A (ja) | コンピュータ・システム用の冗長同期クロックの配信 | |
| JPH0267033A (ja) | 網同期システム | |
| JPH03102933A (ja) | 同期クロック選択回路 | |
| JPH06104882A (ja) | 網同期クロック供給装置 | |
| JPH033419A (ja) | 位相同期回路 | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| JP2972590B2 (ja) | クロック切替回路 | |
| JPH04127737A (ja) | クロック信号発生回路 | |
| JPH0964732A (ja) | 同期クロック生成回路 | |
| JPS6226605B2 (ja) | ||
| JPH0744450B2 (ja) | 位相同期回路 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JP2001345789A (ja) | 網同期装置用周波数監視回路 | |
| JPH0447823A (ja) | 高次群同期伝送システム | |
| JPH03154450A (ja) | ディジタル装置の同期方式 | |
| JP4484490B2 (ja) | ネットワーククロック切替装置 | |
| JPH11298460A (ja) | クロック切替回路 | |
| JPH03272234A (ja) | 従属同期方式 | |
| JPH0738548A (ja) | 伝送装置 | |
| JPH06112929A (ja) | クロック監視回路 | |
| JPH05137187A (ja) | 網同期方式 | |
| JPH0435133A (ja) | クロック切替回路 |