JP2001345789A - 網同期装置用周波数監視回路 - Google Patents
網同期装置用周波数監視回路Info
- Publication number
- JP2001345789A JP2001345789A JP2000167017A JP2000167017A JP2001345789A JP 2001345789 A JP2001345789 A JP 2001345789A JP 2000167017 A JP2000167017 A JP 2000167017A JP 2000167017 A JP2000167017 A JP 2000167017A JP 2001345789 A JP2001345789 A JP 2001345789A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- clock
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】外部クロック信号の周波数に異常が起きた場合
に、異常な周波数でＤＰ−ＰＬＬ（デジタル処理型位相
同期）回路に入力することを防止する網同期装置用周波
数監視回路を提供する。 【解決手段】入力端子１および６から入力される現用系
および予備系の外部クロック信号ａおよびｅを周波数比
較回路１２、１３でカウントし、周波数偏差器１６にて
カウントの差分を求め、結果が基準値発生器２０より発
生される基準信号により許容範囲内であるか否かを判定
回路１７で判定する。許容範囲外となった場合には、外
部クロック信号の周波数に異常が起きたと判断し、判定
回路１７より停止信号をＣＬＫ停止回路４、９に対して
出力し、ＤＰ−ＰＬＬ回路５、１０に外部クロック信号
を入力することを防止する。
に、異常な周波数でＤＰ−ＰＬＬ（デジタル処理型位相
同期）回路に入力することを防止する網同期装置用周波
数監視回路を提供する。 【解決手段】入力端子１および６から入力される現用系
および予備系の外部クロック信号ａおよびｅを周波数比
較回路１２、１３でカウントし、周波数偏差器１６にて
カウントの差分を求め、結果が基準値発生器２０より発
生される基準信号により許容範囲内であるか否かを判定
回路１７で判定する。許容範囲外となった場合には、外
部クロック信号の周波数に異常が起きたと判断し、判定
回路１７より停止信号をＣＬＫ停止回路４、９に対して
出力し、ＤＰ−ＰＬＬ回路５、１０に外部クロック信号
を入力することを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は網同期装置用周波数
監視回路、特に通信ネットワークにおける伝送クロック
信号の周波数を監視する回路に関する。
監視回路、特に通信ネットワークにおける伝送クロック
信号の周波数を監視する回路に関する。
【０００２】
【従来の技術】斯かる周波数監視回路の従来技術は、例
えば特開平８−３０３５０号公報の「入出力装置」およ
び特開平２−１８０４２９号公報の「ＰＬＬ回路」等に
開示されている。斯かる従来技術の一例の構成を示すブ
ロック図を図７に示す。即ち、１．５Ｍクロック受信回
路（ＣＲＥＣ）２、７、クロック選択回路（ＣＳＥＬ）
３、８、断検出回路（ＳＥＬＣ）１９およびデジタル処
理型位相同期回路（ＤＰ−ＰＬＬ）５、１０より構成さ
れる。クロック選択回路２および７には、それぞれ入力
端子１および６から、例えば１．５４４ＭＨｚの現用系
および予備系の外部クロック信号ａおよびｄが入力され
る。
えば特開平８−３０３５０号公報の「入出力装置」およ
び特開平２−１８０４２９号公報の「ＰＬＬ回路」等に
開示されている。斯かる従来技術の一例の構成を示すブ
ロック図を図７に示す。即ち、１．５Ｍクロック受信回
路（ＣＲＥＣ）２、７、クロック選択回路（ＣＳＥＬ）
３、８、断検出回路（ＳＥＬＣ）１９およびデジタル処
理型位相同期回路（ＤＰ−ＰＬＬ）５、１０より構成さ
れる。クロック選択回路２および７には、それぞれ入力
端子１および６から、例えば１．５４４ＭＨｚの現用系
および予備系の外部クロック信号ａおよびｄが入力され
る。
【０００３】入力端子１から例えば１．５４４ＭＨｚで
ある現用系の外部クロック信号ａをＣＲＥＣ２に入力す
る。このＣＲＥＣ２では、デジタル信号に変換され、Ｔ
ＴＬ（トランジスタ−トランジスタロジック）信号ｂを
ＣＳＥＬ３、ＣＳＥＬ８およびＳＥＬＣ１９に対して出
力する。一方、入力端子６から入力された例えば１．５
４４ＭＨｚである予備系の外部クロック信号ｄは、ＣＲ
ＥＣ７に入力され、ＴＴＬ信号ｅに変換され、ＣＳＥＬ
３、ＣＳＥＬ８およびＳＥＬＣ１９に対して出力され
る。ＳＥＬＣ１９は、現用系の外部クロック信号ａが断
となった場合に、断信号ｇをＣＳＥＬ３およびＣＳＥＬ
８に対して出力する。そこで、ＣＳＥＬ３およびＣＳＥ
Ｌ８では、入力されたＴＴＬ信号ｂ又はＴＴＬ信号ｅの
選択が行われる。通常時には、現用系のＴＴＬ信号ｂを
優先選択し、断信号ｇが入力されたとき、予備系のＴＴ
Ｌクロック信号ｅを選択する。ＣＳＥＬ３および８で選
択された選択信号ｃおよびｆは、それぞれＤＰ−ＰＬＬ
回路５、１０に入力される。
ある現用系の外部クロック信号ａをＣＲＥＣ２に入力す
る。このＣＲＥＣ２では、デジタル信号に変換され、Ｔ
ＴＬ（トランジスタ−トランジスタロジック）信号ｂを
ＣＳＥＬ３、ＣＳＥＬ８およびＳＥＬＣ１９に対して出
力する。一方、入力端子６から入力された例えば１．５
４４ＭＨｚである予備系の外部クロック信号ｄは、ＣＲ
ＥＣ７に入力され、ＴＴＬ信号ｅに変換され、ＣＳＥＬ
３、ＣＳＥＬ８およびＳＥＬＣ１９に対して出力され
る。ＳＥＬＣ１９は、現用系の外部クロック信号ａが断
となった場合に、断信号ｇをＣＳＥＬ３およびＣＳＥＬ
８に対して出力する。そこで、ＣＳＥＬ３およびＣＳＥ
Ｌ８では、入力されたＴＴＬ信号ｂ又はＴＴＬ信号ｅの
選択が行われる。通常時には、現用系のＴＴＬ信号ｂを
優先選択し、断信号ｇが入力されたとき、予備系のＴＴ
Ｌクロック信号ｅを選択する。ＣＳＥＬ３および８で選
択された選択信号ｃおよびｆは、それぞれＤＰ−ＰＬＬ
回路５、１０に入力される。
【０００４】
【発明が解決しようとする課題】図７を参照して上述し
た従来技術では、外部クロック信号が断となった場合に
障害を検出して、現用系から予備系の外部クロック信号
に切替え、予備系の外部クロック信号も断となった場合
には、内部発振器（図示せず）が自走する構成としてい
た。従って、外部クロック信号の周波数に異常が起きた
場合には、異常な周波数がＤＰ−ＰＬＬ回路に入力され
てしまい、ＤＰ−ＰＬＬ回路にて異常な周波数に従属し
て異常な周波数を出力していた。その理由は、自走する
場合の条件が、入力されるクロック信号の断検出のみに
よるためである。
た従来技術では、外部クロック信号が断となった場合に
障害を検出して、現用系から予備系の外部クロック信号
に切替え、予備系の外部クロック信号も断となった場合
には、内部発振器（図示せず）が自走する構成としてい
た。従って、外部クロック信号の周波数に異常が起きた
場合には、異常な周波数がＤＰ−ＰＬＬ回路に入力され
てしまい、ＤＰ−ＰＬＬ回路にて異常な周波数に従属し
て異常な周波数を出力していた。その理由は、自走する
場合の条件が、入力されるクロック信号の断検出のみに
よるためである。
【０００５】
【発明の目的】従って、本発明の目的は、網同期装置の
出力クロックの品質を向上することであり、網同期装置
の入力周波数に異常が起きた場合に、ＤＰ−ＰＬＬ回路
に入力する前に断とし、内部ＣＬＫの自走により異常周
波数に従属した場合の出力ＣＬＫよりも高品質を保つ網
同期装置用周波数監視回路を提供することである。
出力クロックの品質を向上することであり、網同期装置
の入力周波数に異常が起きた場合に、ＤＰ−ＰＬＬ回路
に入力する前に断とし、内部ＣＬＫの自走により異常周
波数に従属した場合の出力ＣＬＫよりも高品質を保つ網
同期装置用周波数監視回路を提供することである。
【０００６】
【課題を解決するための手段】本発明の網同期装置用周
波数監視回路は、現用系および予備系クロック入力端子
から外部クロック信号を受けるクロック受信回路、この
クロック受信回路の出力側に接続されたクロック選択回
路、このクロック選択回路の出力側に接続されたデジタ
ル処理型位相同期回路およびクロック受信回路の出力を
受け、クロック選択回路を切替制御するクロック断検出
回路を有する回路であって、クロック選択回路およびデ
ジタル処理型位相同期回路間にクロック停止回路を設
け、現用系クロック信号の周波数が予め定めた許容範囲
外となるとき、クロック選択回路からデジタル処理型位
相同期回路へのクロック信号の入力を停止する。
波数監視回路は、現用系および予備系クロック入力端子
から外部クロック信号を受けるクロック受信回路、この
クロック受信回路の出力側に接続されたクロック選択回
路、このクロック選択回路の出力側に接続されたデジタ
ル処理型位相同期回路およびクロック受信回路の出力を
受け、クロック選択回路を切替制御するクロック断検出
回路を有する回路であって、クロック選択回路およびデ
ジタル処理型位相同期回路間にクロック停止回路を設
け、現用系クロック信号の周波数が予め定めた許容範囲
外となるとき、クロック選択回路からデジタル処理型位
相同期回路へのクロック信号の入力を停止する。
【０００７】また、本発明の網同期装置用周波数監視回
路の好適実施形態によると、クロック停止回路の制御に
は、現用系クロック信号が入力され、クロック断検出回
路の出力で制御されるクロック選択回路、基準クロック
信号を発生する周波数発振器、現用系クロック信号およ
び基準クロック信号の周波数を比較する第１周波数比較
回路、クロック選択回路の出力および基準クロック信号
の周波数を比較する第２周波数比較回路を備える。第１
および第２周波数比較回路は、入力端子から入力される
正弦波状クロック信号と基準クロック信号の周波数を比
較する。また、第１および第２周波数比較回路は、クロ
ック受信回路でデジタル化された外部クロック信号と基
準クロック信号の周波数を比較する。第１および第２周
波数比較回路は、外部クロック信号の１周期中の基準ク
ロック信号をカウントするカウンタにより構成される。
更に、第１および第２周波数比較回路の出力側に接続さ
れ、周波数偏差を求める周波数偏差器、この周波数偏差
器が基準値を超えるか否か判定する判定回路を備える。
また、第１周波数比較回路の出力側に、現用系外部クロ
ック信号が断となる前の周波数比較結果を保持する保持
回路を備える。
路の好適実施形態によると、クロック停止回路の制御に
は、現用系クロック信号が入力され、クロック断検出回
路の出力で制御されるクロック選択回路、基準クロック
信号を発生する周波数発振器、現用系クロック信号およ
び基準クロック信号の周波数を比較する第１周波数比較
回路、クロック選択回路の出力および基準クロック信号
の周波数を比較する第２周波数比較回路を備える。第１
および第２周波数比較回路は、入力端子から入力される
正弦波状クロック信号と基準クロック信号の周波数を比
較する。また、第１および第２周波数比較回路は、クロ
ック受信回路でデジタル化された外部クロック信号と基
準クロック信号の周波数を比較する。第１および第２周
波数比較回路は、外部クロック信号の１周期中の基準ク
ロック信号をカウントするカウンタにより構成される。
更に、第１および第２周波数比較回路の出力側に接続さ
れ、周波数偏差を求める周波数偏差器、この周波数偏差
器が基準値を超えるか否か判定する判定回路を備える。
また、第１周波数比較回路の出力側に、現用系外部クロ
ック信号が断となる前の周波数比較結果を保持する保持
回路を備える。
【０００８】
【発明の実施の形態】以下、本発明による網同期装置用
周波数監視回路の好適実施形態の構成および動作を、添
付図を参照して詳細に説明する。
周波数監視回路の好適実施形態の構成および動作を、添
付図を参照して詳細に説明する。
【０００９】先ず、図１は、本発明による網同期装置用
周波数監視回路（以下、単に周波数監視回路という場合
もある）の第１実施形態の構成を示すブロック図であ
る。尚、図７に示す従来技術の構成要素と対応する構成
要素には、便宜上、同様の参照符号を使用する。図１の
周波数監視回路は、１対の入力端子１、６、ＣＲＥＣ
２、７、ＣＳＥＬ３、８、ＳＥＬＣ１９およびＤＰ−Ｐ
ＬＬ回路５、１０に加えて以下の構成要素を含んでい
る。即ち、１対のクロック（ＣＬＫ）停止回路４、９、
クロック選択回路（ＳＥＬ）１１、周波数発振器（ＯＳ
Ｃ）１８、１対の周波数比較回路１２、１３、保持回路
１４、選択回路１５、周波数偏差器１６、判定回路１７
および基準値発生器２０を有する。
周波数監視回路（以下、単に周波数監視回路という場合
もある）の第１実施形態の構成を示すブロック図であ
る。尚、図７に示す従来技術の構成要素と対応する構成
要素には、便宜上、同様の参照符号を使用する。図１の
周波数監視回路は、１対の入力端子１、６、ＣＲＥＣ
２、７、ＣＳＥＬ３、８、ＳＥＬＣ１９およびＤＰ−Ｐ
ＬＬ回路５、１０に加えて以下の構成要素を含んでい
る。即ち、１対のクロック（ＣＬＫ）停止回路４、９、
クロック選択回路（ＳＥＬ）１１、周波数発振器（ＯＳ
Ｃ）１８、１対の周波数比較回路１２、１３、保持回路
１４、選択回路１５、周波数偏差器１６、判定回路１７
および基準値発生器２０を有する。
【００１０】入力端子１から例えば１．５４４ＭＨｚで
ある現用系の外部クロック信号ａをＣＲＥＣ２、ＳＥＬ
１１および周波数比較回路１２に入力する。ＣＲＥＣ２
では、デジタル信号に変換し、ＴＴＬクロック信号ｂを
ＣＳＥＬ３、ＣＳＥＬ８およびＳＥＬＣ１９に対して出
力する。一方、入力端子６から例えば１．５４４ＭＨｚ
である予備系の外部クロック信号ｅをＣＲＥＣ７および
ＳＥＬ１１に入力する。ＣＲＥＣ７では、ＴＴＬクロッ
ク信号ｆに変換し、ＣＳＥＬ３、ＣＳＥＬ８およびＳＥ
ＬＣ１９に対して出力する。
ある現用系の外部クロック信号ａをＣＲＥＣ２、ＳＥＬ
１１および周波数比較回路１２に入力する。ＣＲＥＣ２
では、デジタル信号に変換し、ＴＴＬクロック信号ｂを
ＣＳＥＬ３、ＣＳＥＬ８およびＳＥＬＣ１９に対して出
力する。一方、入力端子６から例えば１．５４４ＭＨｚ
である予備系の外部クロック信号ｅをＣＲＥＣ７および
ＳＥＬ１１に入力する。ＣＲＥＣ７では、ＴＴＬクロッ
ク信号ｆに変換し、ＣＳＥＬ３、ＣＳＥＬ８およびＳＥ
ＬＣ１９に対して出力する。
【００１１】ＳＥＬＣ１９は、現用系の外部クロック信
号ａが断となった場合に、断信号ｒをＣＳＥＬ３、ＣＳ
ＥＬ８、ＳＥＬ１１およびＳＥＬ１５に対して出力す
る。ＣＳＥＬ３およびＣＳＥＬ８では、入力されたＴＴ
Ｌクロック信号ｂ又はＴＴＬクロック信号ｆの選択が行
われる。通常時には、ＴＴＬクロック信号ｂを優先選択
し、断信号ｒが入力された場合にＴＴＬクロック信号ｆ
を選択して、それぞれ選択信号ｃおよびｇを出力する。
選択された選択信号ｃおよびｇは、それぞれＣＬＫ停止
回路４およびＣＬＫ停止回路９に対して出力する。ま
た、ＳＥＬ１１は、外部クロック信号ａおよび外部クロ
ック信号ｅを入力とし、通常時は外部クロック信号ａを
優先選択し、断信号ｒが入力された場合に外部クロック
信号ｅを選択する選択信号ｍを周波数比較回路１３に対
して出力する。
号ａが断となった場合に、断信号ｒをＣＳＥＬ３、ＣＳ
ＥＬ８、ＳＥＬ１１およびＳＥＬ１５に対して出力す
る。ＣＳＥＬ３およびＣＳＥＬ８では、入力されたＴＴ
Ｌクロック信号ｂ又はＴＴＬクロック信号ｆの選択が行
われる。通常時には、ＴＴＬクロック信号ｂを優先選択
し、断信号ｒが入力された場合にＴＴＬクロック信号ｆ
を選択して、それぞれ選択信号ｃおよびｇを出力する。
選択された選択信号ｃおよびｇは、それぞれＣＬＫ停止
回路４およびＣＬＫ停止回路９に対して出力する。ま
た、ＳＥＬ１１は、外部クロック信号ａおよび外部クロ
ック信号ｅを入力とし、通常時は外部クロック信号ａを
優先選択し、断信号ｒが入力された場合に外部クロック
信号ｅを選択する選択信号ｍを周波数比較回路１３に対
して出力する。
【００１２】ＯＳＣ１８は、周波数安定度が１０の−１
１乗／日以上の高精度で、１０ＭＨｚ以上の周波数を発
生させる発振器である。このＯＳＣ１８から出力された
基準クロック信号ｉは、周波数比較回路１２および周波
数比較回路１３に対して出力される。周波数比較回路１
２は、図２に示す如く、現用系の外部クロック信号ａを
基準クロック信号ｉにより一定周期分のカウント数を算
出し、デジタルデータとして、算出信号ｊを保持回路１
４およびＳＥＬ回路１５に対して出力する。一方、周波
数比較回路１３は、選択信号ｍを基準クロック信号ｉに
より一定周期分のカウント数を算出し、デジタルデータ
として算出信号ｎを周波数偏差器１６に対して出力す
る。
１乗／日以上の高精度で、１０ＭＨｚ以上の周波数を発
生させる発振器である。このＯＳＣ１８から出力された
基準クロック信号ｉは、周波数比較回路１２および周波
数比較回路１３に対して出力される。周波数比較回路１
２は、図２に示す如く、現用系の外部クロック信号ａを
基準クロック信号ｉにより一定周期分のカウント数を算
出し、デジタルデータとして、算出信号ｊを保持回路１
４およびＳＥＬ回路１５に対して出力する。一方、周波
数比較回路１３は、選択信号ｍを基準クロック信号ｉに
より一定周期分のカウント数を算出し、デジタルデータ
として算出信号ｎを周波数偏差器１６に対して出力す
る。
【００１３】保持回路１４は、入力信号が無信号となっ
た場合に、直前の算出信号ｊを保持信号ｋとしてＳＥＬ
１５に対して出力する回路である。ＳＥＬ回路１５は、
算出信号ｊおよび保持信号ｋを選択する。通常時は、算
出信号ｊを優先選択し、断信号ｒが入力された時に保持
信号ｋを選択し、周波数偏差器１６に対して選択信号ｑ
として出力する。周波数偏差器１６は、算出信号ｎおよ
び選択信号ｑのカウント数を比較し、差分を求め、差分
データｏを判定回路１７に対して出力する。
た場合に、直前の算出信号ｊを保持信号ｋとしてＳＥＬ
１５に対して出力する回路である。ＳＥＬ回路１５は、
算出信号ｊおよび保持信号ｋを選択する。通常時は、算
出信号ｊを優先選択し、断信号ｒが入力された時に保持
信号ｋを選択し、周波数偏差器１６に対して選択信号ｑ
として出力する。周波数偏差器１６は、算出信号ｎおよ
び選択信号ｑのカウント数を比較し、差分を求め、差分
データｏを判定回路１７に対して出力する。
【００１４】判定回路１７は、基準値発生器２０から出
力された基準信号ｓを入力し、図３に示す如く、基準信
号ｓに対して入力された差分データｏが基準値以上に変
化した場合に、停止信号ｐをＣＬＫ停止回路４および９
に対して出力する。ＣＬＫ停止回路４は、通常時には選
択信号ｃを内部クロック信号ｄとしてＤＰ−ＰＬＬ回路
５へ出力し、上述した停止信号ｐが入力された場合に
は、内部クロック信号ｄの出力を停止させる。一方、Ｃ
ＬＫ停止信号９は、通常時にはＣＳＥＬ８からの選択信
号ｇを内部クロック信号ｈとしてＤＰ−ＰＬＬ回路１０
へ出力し、停止信号ｐが入力された場合には、内部クロ
ック信号ｈの出力を停止させる。
力された基準信号ｓを入力し、図３に示す如く、基準信
号ｓに対して入力された差分データｏが基準値以上に変
化した場合に、停止信号ｐをＣＬＫ停止回路４および９
に対して出力する。ＣＬＫ停止回路４は、通常時には選
択信号ｃを内部クロック信号ｄとしてＤＰ−ＰＬＬ回路
５へ出力し、上述した停止信号ｐが入力された場合に
は、内部クロック信号ｄの出力を停止させる。一方、Ｃ
ＬＫ停止信号９は、通常時にはＣＳＥＬ８からの選択信
号ｇを内部クロック信号ｈとしてＤＰ−ＰＬＬ回路１０
へ出力し、停止信号ｐが入力された場合には、内部クロ
ック信号ｈの出力を停止させる。
【００１５】次に、図１に示す周波数監視回路の動作
を、図１〜図３を参照して説明する。通常状態では、Ｃ
ＲＥＣ２、７でデジタル信号に変換された現用系および
予備系の外部クロック信号が、現用系又は予備系のＤＰ
−ＰＬＬ回路５、１０に入力される。このとき、現用系
の外部クロック信号ａおよび予備系の外部クロック信号
ｅは、それぞれ同一の周波数で入力されている。周波数
比較回路１２および周波数比較回路１３によりカウント
される数は一致するので、周波数偏差器１６の出力結果
は「０」となる。
を、図１〜図３を参照して説明する。通常状態では、Ｃ
ＲＥＣ２、７でデジタル信号に変換された現用系および
予備系の外部クロック信号が、現用系又は予備系のＤＰ
−ＰＬＬ回路５、１０に入力される。このとき、現用系
の外部クロック信号ａおよび予備系の外部クロック信号
ｅは、それぞれ同一の周波数で入力されている。周波数
比較回路１２および周波数比較回路１３によりカウント
される数は一致するので、周波数偏差器１６の出力結果
は「０」となる。
【００１６】ここで、図２にしめす１例に基づき説明す
る。外部クロック信号ａは、正弦波であるため、レベル
の中心を０とするとき、周波数に応じて一定周期で＋１
と−１を繰り返す。例えば、−のカウントから＋のカウ
ントに変化したとき、次からカウントして−のカウント
となり、最初の＋のカウントまでを算出する。この例で
は、１周期分のみの算出例で１８回カウントされたた
め、算出信号は「０００１００１０」としている。次
に、現用系の外部クロック信号ａが断となった場合に
は、クロック断前の現用系クロック信号のカウント数
は、保持回路１４で保持されており、保持された保持信
号ｋをＳＥＬ１５により選択される。周波数偏差器１６
の出力結果は「０」となる。ＤＰ−ＰＬＬ５に入力され
る信号は、ＳＥＬＣ１９より、クロック断信号ｒが出力
されるため、ＣＳＥＬ３、８は、現用系から予備系の外
部入力クロック信号に切替えられる。
る。外部クロック信号ａは、正弦波であるため、レベル
の中心を０とするとき、周波数に応じて一定周期で＋１
と−１を繰り返す。例えば、−のカウントから＋のカウ
ントに変化したとき、次からカウントして−のカウント
となり、最初の＋のカウントまでを算出する。この例で
は、１周期分のみの算出例で１８回カウントされたた
め、算出信号は「０００１００１０」としている。次
に、現用系の外部クロック信号ａが断となった場合に
は、クロック断前の現用系クロック信号のカウント数
は、保持回路１４で保持されており、保持された保持信
号ｋをＳＥＬ１５により選択される。周波数偏差器１６
の出力結果は「０」となる。ＤＰ−ＰＬＬ５に入力され
る信号は、ＳＥＬＣ１９より、クロック断信号ｒが出力
されるため、ＣＳＥＬ３、８は、現用系から予備系の外
部入力クロック信号に切替えられる。
【００１７】次に、現用系の外部クロック信号ａが断の
まま、予備系の外部クロック信号ｅに異常が起きた場合
には、保持回路１４から現用系外部クロック信号のクロ
ック断前のカウント数と周波数比較回路１３によりカウ
ントされた数は一致しないので、周波数偏差器１６の結
果は「０」以外となる。ここで、通常状態でもずれは生
じるので、判定回路１７で基準値発生器２０から出力さ
れた基準値の許容値内に入っていれば、「良」と判断
し、外れれば「否」と判断する。「否」の場合には、Ｃ
ＬＫ停止信号を出力し、ＣＬＫ停止回路４および９でＤ
Ｐ−ＰＬＬ回路５、１０に入力するのを阻止する。
まま、予備系の外部クロック信号ｅに異常が起きた場合
には、保持回路１４から現用系外部クロック信号のクロ
ック断前のカウント数と周波数比較回路１３によりカウ
ントされた数は一致しないので、周波数偏差器１６の結
果は「０」以外となる。ここで、通常状態でもずれは生
じるので、判定回路１７で基準値発生器２０から出力さ
れた基準値の許容値内に入っていれば、「良」と判断
し、外れれば「否」と判断する。「否」の場合には、Ｃ
ＬＫ停止信号を出力し、ＣＬＫ停止回路４および９でＤ
Ｐ−ＰＬＬ回路５、１０に入力するのを阻止する。
【００１８】ここで、図３に１例を示す。現用系の外部
クロック信号から予備の外部クロック信号の差をとると
した場合には、現用系が一定数であり、予備系の周波数
が速くなると、カウント数は減る。そこで、＋方向に移
動し、予備系の周波数が速くなったことが分かる。周波
数のずれが許容値から外れた場合に異常と判断する。
クロック信号から予備の外部クロック信号の差をとると
した場合には、現用系が一定数であり、予備系の周波数
が速くなると、カウント数は減る。そこで、＋方向に移
動し、予備系の周波数が速くなったことが分かる。周波
数のずれが許容値から外れた場合に異常と判断する。
【００１９】次に、本発明による周波数監視回路の第２
実施形態を、図４のブロック図を参照して説明する。
尚、図１に示す第１実施形態の構成要素に対応する構成
要素には、同様の参照符号を使用し、相違点を中心に説
明する。図４の周波数監視回路の構成要素は、実質的に
図１の周波数監視回路の構成要素と同じである。即ち、
１対の入力端子１、６、１対のＣＲＥＣ２、７、１対の
ＣＳＥＬ３、８、１対のＣＬＫ停止回路４、９、１対の
ＤＰ−ＰＬＬ回路５、１０、ＳＥＬＣ１９、ＳＥＬ１
１、１５、周波数発振器１８、１対の周波数比較回路１
２、１３、保持回路１４、周波数偏差器１６、判定回路
１７および基準値発生器２０より構成される。しかし、
図１と対比すると明らかな如く、ＳＥＬ１１および周波
数比較回路１２には、現用系のアナログクロック信号ａ
ではなく、ＣＲＥＣ２のデジタル化された予備系クロッ
ク信号ｂが入力される。一方、ＳＥＬ１１の他方の入力
も、予備系入力端子６のクロック信号ｅではなく、ＣＲ
ＥＣ７のデジタル化されたクロック信号ｆが入力され
る。即ち、周波数比較を行う周波数比較回路１２および
１３に入力される外部クロック信号を、それぞれＣＲＥ
Ｃ２および７でデジタル化されたクロック信号とする。
また、ＯＳＣ１８の出力もデジタル変換された信号とす
る点で相違するが、回路動作は基本的に上述した第１実
施形態と同様であるので、説明は省略する。
実施形態を、図４のブロック図を参照して説明する。
尚、図１に示す第１実施形態の構成要素に対応する構成
要素には、同様の参照符号を使用し、相違点を中心に説
明する。図４の周波数監視回路の構成要素は、実質的に
図１の周波数監視回路の構成要素と同じである。即ち、
１対の入力端子１、６、１対のＣＲＥＣ２、７、１対の
ＣＳＥＬ３、８、１対のＣＬＫ停止回路４、９、１対の
ＤＰ−ＰＬＬ回路５、１０、ＳＥＬＣ１９、ＳＥＬ１
１、１５、周波数発振器１８、１対の周波数比較回路１
２、１３、保持回路１４、周波数偏差器１６、判定回路
１７および基準値発生器２０より構成される。しかし、
図１と対比すると明らかな如く、ＳＥＬ１１および周波
数比較回路１２には、現用系のアナログクロック信号ａ
ではなく、ＣＲＥＣ２のデジタル化された予備系クロッ
ク信号ｂが入力される。一方、ＳＥＬ１１の他方の入力
も、予備系入力端子６のクロック信号ｅではなく、ＣＲ
ＥＣ７のデジタル化されたクロック信号ｆが入力され
る。即ち、周波数比較を行う周波数比較回路１２および
１３に入力される外部クロック信号を、それぞれＣＲＥ
Ｃ２および７でデジタル化されたクロック信号とする。
また、ＯＳＣ１８の出力もデジタル変換された信号とす
る点で相違するが、回路動作は基本的に上述した第１実
施形態と同様であるので、説明は省略する。
【００２０】次に、本発明による周波数監視回路の具体
的な応用例を、図５および図６を参照して説明する。本
来デジタルネットワークの同期網構成では、クロックの
相互同期が発生しないようにクロックパスを構築する。
図５のネットワーク構成例では、３局（Ａ局、Ｂ局およ
びＣ局）間の相互通信の例を示す。Ｂ局およびＣ局は、
相互に１つの伝送路から予備系はとれず、どちらかの局
がＮ系のみの構成となる。しかし、障害救済の条件を２
局同一にしたいため、お互い同じ一方路の伝送路から予
備系を構成したとする。この場合には、Ａ局から供給さ
れるＮ系の一重障害に対しては一方の局が予備系に切替
えられ、特に支障はない。しかし、Ｂ局およびＣ局共に
現用系であるＡ局からの信号が断となる二重障害が発生
した場合には、共に予備系に切替えられ、従属しあう相
互同期となる。
的な応用例を、図５および図６を参照して説明する。本
来デジタルネットワークの同期網構成では、クロックの
相互同期が発生しないようにクロックパスを構築する。
図５のネットワーク構成例では、３局（Ａ局、Ｂ局およ
びＣ局）間の相互通信の例を示す。Ｂ局およびＣ局は、
相互に１つの伝送路から予備系はとれず、どちらかの局
がＮ系のみの構成となる。しかし、障害救済の条件を２
局同一にしたいため、お互い同じ一方路の伝送路から予
備系を構成したとする。この場合には、Ａ局から供給さ
れるＮ系の一重障害に対しては一方の局が予備系に切替
えられ、特に支障はない。しかし、Ｂ局およびＣ局共に
現用系であるＡ局からの信号が断となる二重障害が発生
した場合には、共に予備系に切替えられ、従属しあう相
互同期となる。
【００２１】また、図６は、リング状ネットワークの場
合を示す。この場合には、クロックパスの二重化を構成
したい場合にリング内にて０系、１系のクロックパスを
構成すると、障害発生時に相互同期となる。従来技術の
場合には、上述した相互同期状態時に、予期不能な異常
な周波数が発生する。外部入力クロック信号として入力
した場合には、異常な周波数に従属した外部送信クロッ
クを出力することになる。
合を示す。この場合には、クロックパスの二重化を構成
したい場合にリング内にて０系、１系のクロックパスを
構成すると、障害発生時に相互同期となる。従来技術の
場合には、上述した相互同期状態時に、予期不能な異常
な周波数が発生する。外部入力クロック信号として入力
した場合には、異常な周波数に従属した外部送信クロッ
クを出力することになる。
【００２２】しかし、本発明では、入力クロック信号の
周波数を監視することで、異常なクロックをＤＰーＰＬ
Ｌ回路に入力する前に信号を断とし、記憶されている正
常なクロック情報で内部クロックを自走させることによ
り、出力クロック信号の品質を保持する。これにより、
上述した２例の場合に、従来一方路しかとれなかったク
ロックパスの二重化を可能としている。
周波数を監視することで、異常なクロックをＤＰーＰＬ
Ｌ回路に入力する前に信号を断とし、記憶されている正
常なクロック情報で内部クロックを自走させることによ
り、出力クロック信号の品質を保持する。これにより、
上述した２例の場合に、従来一方路しかとれなかったク
ロックパスの二重化を可能としている。
【００２３】以上、本発明による網同期装置用周波数監
視回路の好適実施形態の構成および動作を詳述した。し
かし、斯かる実施形態は、本発明の単なる例示に過ぎ
ず、何等本発明を限定するものではない。本発明の要旨
を逸脱することなく、特定用途に応じて種々の変形変更
が可能であること、当業者には容易に理解できよう。
視回路の好適実施形態の構成および動作を詳述した。し
かし、斯かる実施形態は、本発明の単なる例示に過ぎ
ず、何等本発明を限定するものではない。本発明の要旨
を逸脱することなく、特定用途に応じて種々の変形変更
が可能であること、当業者には容易に理解できよう。
【００２４】
【発明の効果】以上の説明から理解される如く、本発明
の網同期装置用周波数監視回路によると、ＤＰ−ＰＬＬ
回路に入力する周波数に異常が起きた場合に、入力する
前に断とすることができる。その理由は、正常な周波数
を基準として周波数の異常を検出することができるから
である。
の網同期装置用周波数監視回路によると、ＤＰ−ＰＬＬ
回路に入力する周波数に異常が起きた場合に、入力する
前に断とすることができる。その理由は、正常な周波数
を基準として周波数の異常を検出することができるから
である。
【図１】本発明による網同期装置用周波数監視回路の第
１実施形態の構成を示すブロック図である。
１実施形態の構成を示すブロック図である。
【図２】図１に示す網同期装置用周波数監視回路を構成
する周波数比較回路の動作説明図である。
する周波数比較回路の動作説明図である。
【図３】図１に示す網同期装置用周波数監視回路を構成
する判定回路の動作説明図である。
する判定回路の動作説明図である。
【図４】本発明による網同期装置用周波数監視回路の第
２実施形態の構成を示すブロック図である。
２実施形態の構成を示すブロック図である。
【図５】本発明の網同期装置用周波数監視回路を適用す
るネットワークの１例を示す図である。
るネットワークの１例を示す図である。
【図６】本発明の網同期装置用周波数監視回路を適用す
るループ状ネットワークの例を示す図である。
るループ状ネットワークの例を示す図である。
【図７】従来技術の構成を示すブロック図である。
１、６ 入力端子 ２、７ １．５Ｍクロック受信回路 ３、８、１１ クロック選択回路 ４、９ クロック停止回路 ５、１０ デジタル処理型位相同期回路 １２、１３ 周波数比較回路 １４ 保持回路 １５ 選択回路 １６ 周波数偏差器 １７ 判定回路 １８ 周波数発振器 １９ 断検出回路 ２０ 基準値発生回路
Claims (7)
- 【請求項１】現用系および予備系クロック入力端子から
外部クロック信号を受け、デジタル化するクロック受信
回路、該クロック受信回路の出力側に接続されたクロッ
ク選択回路、該クロック選択回路の出力側に接続された
デジタル処理型位相同期回路および前記クロック受信回
路の出力を受け、前記クロック選択回路を切替制御する
クロック断検出回路を有する網同期装置用周波数監視回
路において、 前記クロック選択回路および前記デジタル処理型位相同
期回路間にクロック停止回路を設け、前記現用系クロッ
ク信号の周波数が予め定めた許容範囲外となるとき、前
記クロック選択回路から前記デジタル処理型位相同期回
路へのクロック信号の入力を停止することを特徴とする
網同期装置用周波数監視回路。 - 【請求項２】前記クロック停止回路の制御には、前記現
用系および予備系クロック信号が入力され、前記クロッ
ク断検出回路の出力で制御されるクロック選択回路、基
準クロック信号を発生する周波数発振器、前記現用系ク
ロック信号および前記基準クロック信号の周波数を比較
する第１周波数比較回路、前記クロック選択回路の出力
および前記基準クロック信号の周波数を比較する第２周
波数比較回路を備えることを特徴とする請求項１に記載
の網同期装置用周波数監視回路。 - 【請求項３】前記第１および第２周波数比較回路は、前
記入力端子から入力される正弦波状外部クロック信号と
前記基準クロック信号の周波数を比較することを特徴と
する請求項２に記載の網同期装置用周波数監視回路。 - 【請求項４】前記第１および第２周波数比較回路は、前
記クロック受信回路でデジタル化された外部クロック信
号と基準クロック信号の周波数を比較することを特徴と
する請求項２に記載の網同期装置用周波数監視回路。 - 【請求項５】前記第１および第２周波数比較回路は、前
記外部クロックの１周期中の前記基準クロック信号をカ
ウントするカウンタにより構成されることを特徴とする
請求項３又は４に記載の網同期装置用周波数監視回路。 - 【請求項６】更に前記第１および第２周波数比較回路の
出力側に接続され、周波数偏差を求める周波数偏差器、
該周波数偏差器の出力が基準値を超えるか否か判定する
判定回路を備えることを特徴とする請求項２に記載の網
同期装置用周波数監視回路。 - 【請求項７】前記第１周波数比較回路の出力側には、前
記現用系の外部クロック信号が断となる前の周波数比較
結果を保持する保持回路を備えることを特徴とする請求
項２乃至６の何れかに記載の網同期装置用周波数監視回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167017A JP2001345789A (ja) | 2000-06-05 | 2000-06-05 | 網同期装置用周波数監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167017A JP2001345789A (ja) | 2000-06-05 | 2000-06-05 | 網同期装置用周波数監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345789A true JP2001345789A (ja) | 2001-12-14 |
Family
ID=18670236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167017A Pending JP2001345789A (ja) | 2000-06-05 | 2000-06-05 | 網同期装置用周波数監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001345789A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012537A (ja) * | 2003-06-19 | 2005-01-13 | Mitsubishi Electric Corp | 同期方法および通信装置 |
| CN110690894A (zh) * | 2019-09-20 | 2020-01-14 | 上海励驰半导体有限公司 | 一种时钟失效安全保护方法及电路 |
-
2000
- 2000-06-05 JP JP2000167017A patent/JP2001345789A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012537A (ja) * | 2003-06-19 | 2005-01-13 | Mitsubishi Electric Corp | 同期方法および通信装置 |
| CN110690894A (zh) * | 2019-09-20 | 2020-01-14 | 上海励驰半导体有限公司 | 一种时钟失效安全保护方法及电路 |
| CN110690894B (zh) * | 2019-09-20 | 2023-05-12 | 上海励驰半导体有限公司 | 一种时钟失效安全保护方法及电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| JPH0267033A (ja) | 網同期システム | |
| JP2665095B2 (ja) | 同期装置 | |
| US20210302499A1 (en) | Clock frequency monitoring device and clock frequency monitoring method | |
| JP2001345789A (ja) | 網同期装置用周波数監視回路 | |
| JPH06104882A (ja) | 網同期クロック供給装置 | |
| JPH03102933A (ja) | 同期クロック選択回路 | |
| US7215210B2 (en) | Clock signal outputting method, clock shaper and electronic equipment using the clock shaper | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JPH09116425A (ja) | クロック供給回路 | |
| JPH1132384A (ja) | クロック供給装置 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JPH03195144A (ja) | リング型ローカルエリアネットワークのクロック同期装置 | |
| JP4036013B2 (ja) | 周波数監視回路、クロック供給装置、および周波数監視方法 | |
| US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
| JP2636936B2 (ja) | ２重化されたリングネットワークにおけるクロックパス構成方式 | |
| JPH0483426A (ja) | 二重化マスタクロックのｐｌｌ回路 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| KR100343929B1 (ko) | 기준 클럭 감시 장치 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JP3688754B2 (ja) | 網同期クロックの切替方式 | |
| JP2005252587A (ja) | クロック整形器およびクロック整形器を用いた電子機器 | |
| JPH088950A (ja) | クロック従属同期方式伝送路の障害救済方法 | |
| JPH0347615B2 (ja) |