JPH0483426A - 二重化マスタクロックのｐｌｌ回路 - Google Patents
二重化マスタクロックのｐｌｌ回路Info
- Publication number
- JPH0483426A JPH0483426A JP2198776A JP19877690A JPH0483426A JP H0483426 A JPH0483426 A JP H0483426A JP 2198776 A JP2198776 A JP 2198776A JP 19877690 A JP19877690 A JP 19877690A JP H0483426 A JPH0483426 A JP H0483426A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- master clock
- master
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 238000012544 monitoring process Methods 0.000 claims abstract description 3
- 238000001514 detection method Methods 0.000 claims description 23
- 230000009977 dual effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
二重化されたマスタクロックを供給されるＰＬＬ回路に
関し、 マスタクロック切替時の位相の急変を防止できるＰＬＬ
回路を提供することを目的とし、位相比較器と、低域濾
波器と、電圧制御発振器と、分周器からなるＰＬＬ回路
において、マスタクロックを監視し、クロック断を検出
する断検出手段と、断検出手段の出力よりマスタクロッ
クの正常側を選んで出力する切替手段と、切替手段から
出力される切替後のマスタクロックと分周器の出力の位
相を比較する位相差検出手段と、断検出手段が現用のマ
スタクロックが断になったことを検出してから、位相差
検出手段が位相が一致したことを検出するまで、現用の
マスタクロックが断になったときの周波数を保持する発
振周波数保持手段を設は構成する。
関し、 マスタクロック切替時の位相の急変を防止できるＰＬＬ
回路を提供することを目的とし、位相比較器と、低域濾
波器と、電圧制御発振器と、分周器からなるＰＬＬ回路
において、マスタクロックを監視し、クロック断を検出
する断検出手段と、断検出手段の出力よりマスタクロッ
クの正常側を選んで出力する切替手段と、切替手段から
出力される切替後のマスタクロックと分周器の出力の位
相を比較する位相差検出手段と、断検出手段が現用のマ
スタクロックが断になったことを検出してから、位相差
検出手段が位相が一致したことを検出するまで、現用の
マスタクロックが断になったときの周波数を保持する発
振周波数保持手段を設は構成する。
本発明は、二重化されたマスタクロックを供給されるＰ
ＬＬ回路に関する。
ＬＬ回路に関する。
例えば、複数の端局装置を多リンク接続して同期系を構
成してディジタル通信を行う場合には、通常両端の局に
高安定の発振器を設けておき、−方の発振器からのマス
タクロックが断になっても他方の発振器からのマスタク
ロックを供給することにより安定な同期網が構成できる
ようにしている。
成してディジタル通信を行う場合には、通常両端の局に
高安定の発振器を設けておき、−方の発振器からのマス
タクロックが断になっても他方の発振器からのマスタク
ロックを供給することにより安定な同期網が構成できる
ようにしている。
第４図は二重化クロック供給システムの例を説明する図
であり、システムは高安定発振器ａ、 ｂをもっ親局Ａ
、Ｅと子局Ｂ、ＣＳＤから構成した例である。
であり、システムは高安定発振器ａ、 ｂをもっ親局Ａ
、Ｅと子局Ｂ、ＣＳＤから構成した例である。
第５図は端局装置のクロック供給経路を説明する図であ
り、第４図のＢ局における例を示す図である。
り、第４図のＢ局における例を示す図である。
上図において、正常時は子局ＢのスイッチＢ１が左側に
倒しておきＡ局からのクロックにより、ＰＬＬ回路Ｂ２
の同期をとり、同期をとった出力を次の０局に送出する
。
倒しておきＡ局からのクロックにより、ＰＬＬ回路Ｂ２
の同期をとり、同期をとった出力を次の０局に送出する
。
ここで、Ａ局のクロック系が異常になったときには、ス
イッチＢｌを右側に切替え０局経由して送られてくるＥ
局からのクロックにより、ＰＬＬ回路Ｂ２の同期をとり
、同期をとった出力をＡ局に送出する。
イッチＢｌを右側に切替え０局経由して送られてくるＥ
局からのクロックにより、ＰＬＬ回路Ｂ２の同期をとり
、同期をとった出力をＡ局に送出する。
かかる、二重化クロック供給システムにおいて、クロッ
クの切替え時に位相の急変することのないＰＬＬ回路が
要求されている。
クの切替え時に位相の急変することのないＰＬＬ回路が
要求されている。
は従来例のクロック切替動作を説明する図をそれぞれ示
す。
す。
第６図の従来例は位相比較器ｌ、低域濾波器２、電圧制
御発振器３、分周器４からなるＰＬＬ回路に二重化され
たマスタクロツタｆＭ１、ｆＭ２を入力とし、正常な系
を選択して出力する切替スイッチ２１を設けたものであ
る。
御発振器３、分周器４からなるＰＬＬ回路に二重化され
たマスタクロツタｆＭ１、ｆＭ２を入力とし、正常な系
を選択して出力する切替スイッチ２１を設けたものであ
る。
ここで、ｆＭｌ、ｆＭ２ともに正常なときはｆＭｌを選
択して出力する優先切替とする。
択して出力する優先切替とする。
第７図（Ａ）は第６図において、スレーブクロックｆＳ
は最初マスタクロックｆＭｌに同期しているが、マスタ
クロックｆＭ１が断となるとマスタクロックｆＭ２に同
期して動作する状態を説明する図であり、マスタクロッ
クｆＭＬ ｆＭ２とは周波数は同じであり、位相のみカ
月８０’異なっている例である。
は最初マスタクロックｆＭｌに同期しているが、マスタ
クロックｆＭ１が断となるとマスタクロックｆＭ２に同
期して動作する状態を説明する図であり、マスタクロッ
クｆＭＬ ｆＭ２とは周波数は同じであり、位相のみカ
月８０’異なっている例である。
第７図（Ｂ）は上記の動作を電圧制御発振器ｃｒＭｐｖ
ｃｏとする）３の制御電圧としてみたものであり、クロ
ックの切替時に位相が１８００変化するので、電圧＃Ｉ
御発振器４の制御電圧が急激に変化するが、スレーブク
ロックｆＳとマスタクロックｆＭ２の位相が一致してゆ
くにしたがって、制御電圧も小さくなってゆく状況を示
す。
ｃｏとする）３の制御電圧としてみたものであり、クロ
ックの切替時に位相が１８００変化するので、電圧＃Ｉ
御発振器４の制御電圧が急激に変化するが、スレーブク
ロックｆＳとマスタクロックｆＭ２の位相が一致してゆ
くにしたがって、制御電圧も小さくなってゆく状況を示
す。
上述の従来例において、マスタクロックｆＭ１に同期し
ているＰＬＬ回路をマスタクロックｆＭ２に同期させる
とき、マスタクロックの位相が違っていると、位相を合
わせるために電圧制御発振器３の周波数が急激に変化す
る。
ているＰＬＬ回路をマスタクロックｆＭ２に同期させる
とき、マスタクロックの位相が違っていると、位相を合
わせるために電圧制御発振器３の周波数が急激に変化す
る。
このようなＰＬＬ回路を使用してディジタル通信を行う
と、この周波数変化に対向局のＰＬＬ回路が追従できな
くなり、データエラーが発生する可能性がでて（る。
と、この周波数変化に対向局のＰＬＬ回路が追従できな
くなり、データエラーが発生する可能性がでて（る。
本発明は、マスタクロック切替時の位相の急変を防止で
きるＰＬＬ回路を提供することを目的とする。
きるＰＬＬ回路を提供することを目的とする。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の原理ブロック図中の１は切替手段
２０より出力されるマスタクロックｆＭ１またはｆＭ２
とスレーブクロックｆＳの位相を比較する位相比較器で
あり、２は位相比較器１の出力の低域成分のみを通過さ
せる低域濾波器であり、３は低域濾波器２の出力を制御
電圧とする電圧制御発振器であり、４は電圧制御発振器
３の出力を分周する分周器である。
２０より出力されるマスタクロックｆＭ１またはｆＭ２
とスレーブクロックｆＳの位相を比較する位相比較器で
あり、２は位相比較器１の出力の低域成分のみを通過さ
せる低域濾波器であり、３は低域濾波器２の出力を制御
電圧とする電圧制御発振器であり、４は電圧制御発振器
３の出力を分周する分周器である。
また、１０はマスタクロックｆＭ１、ｆＭ２を監視し、
クロック断を検出する断検出手段であり、２０は断検出
手段１０の出力より、マスタクロックｆＭＩＳ ｆＭ２
の正常側を選んで出力する切替手段であり、３０は切替
手段２０から出力される切替後のマスタクロックｆＭ２
、ｆＭｌと分局器４の出力の位相を比較する位相差検出
手段であり、４０は断検出手段１０が現用のマスタクロ
ックｆＭｌ、ｆＭ２が断になったことを検出してから、
位相差検出手段３０が位相が一致したことを検出するま
で、マスタクロックｆＭ１、ｆＭ２が断になったときの
周波数を保持する発振周波数保持手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
クロック断を検出する断検出手段であり、２０は断検出
手段１０の出力より、マスタクロックｆＭＩＳ ｆＭ２
の正常側を選んで出力する切替手段であり、３０は切替
手段２０から出力される切替後のマスタクロックｆＭ２
、ｆＭｌと分局器４の出力の位相を比較する位相差検出
手段であり、４０は断検出手段１０が現用のマスタクロ
ックｆＭｌ、ｆＭ２が断になったことを検出してから、
位相差検出手段３０が位相が一致したことを検出するま
で、マスタクロックｆＭ１、ｆＭ２が断になったときの
周波数を保持する発振周波数保持手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
ＰＬＬ回路は位相比較器ｌにより現用のマスタクロック
ｆＭ１とスレーブクロックｆＳの位相比較し、その出力
を低域濾波器２をとおして電圧制御発振器３に印可する
ことにより位相が一致するように動作する。（ここでは
、最初に現用マスタクロックとしてマスタクロックｆＭ
１を使用しているものとして説明する。） ここで二重化されたマスタクロックｆＭ１、ｆＭ２が供
給されており、現用のマスタクロックｆＭ１の断を断検
出手段１０が検出してマスタクロックをｆＭｌからｆＭ
２に切替えるときマスタクロックｆＭ１とｆＭ２に位相
差があると位相の急変が発生する。
ｆＭ１とスレーブクロックｆＳの位相比較し、その出力
を低域濾波器２をとおして電圧制御発振器３に印可する
ことにより位相が一致するように動作する。（ここでは
、最初に現用マスタクロックとしてマスタクロックｆＭ
１を使用しているものとして説明する。） ここで二重化されたマスタクロックｆＭ１、ｆＭ２が供
給されており、現用のマスタクロックｆＭ１の断を断検
出手段１０が検出してマスタクロックをｆＭｌからｆＭ
２に切替えるときマスタクロックｆＭ１とｆＭ２に位相
差があると位相の急変が発生する。
このような位相の急変が起きないよう、電圧制御発振器
３の発振周波数を現用のマスタクロックｆＭ１の断が発
生した時と同じ周波数に保持するように発振周波数保持
手段４０で保持しておく。
３の発振周波数を現用のマスタクロックｆＭ１の断が発
生した時と同じ周波数に保持するように発振周波数保持
手段４０で保持しておく。
電圧制御発振器３の周波数安定度はマスタクロックｆＭ
２より悪いので、徐々に周波数が変化し位相も変化する
。
２より悪いので、徐々に周波数が変化し位相も変化する
。
位相差検出手段３０で切替後のマスタクロックｆＭ２と
分周器４の出力の位相を比較し、位相が一致したときに
発振周波数保持手段４０をスルーにして、通常のＰＬＬ
動作を行うことにより位相の急変を防止することが可能
となる。
分周器４の出力の位相を比較し、位相が一致したときに
発振周波数保持手段４０をスルーにして、通常のＰＬＬ
動作を行うことにより位相の急変を防止することが可能
となる。
以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明の詳細な説明する図、第３図は本発明の
実施例のタイムチャートを説明する図をそれぞれ示す。
実施例のタイムチャートを説明する図をそれぞれ示す。
なお、全図を通じて同一符号は同一対象物を示す。
第２図に示す本発明の実施例は、最初は現用マスタクロ
ックとしてマスタクロックｆＭｌを使用している例であ
り、第６図の従来例で説明したと同じ、位相比較器１、
低域濾波器２、電圧制御発振器３、および分周器４を基
本構成とするＰＬＬ回路に、 第１図で説明した断検出手段１０として、現用のマスタ
クロックｆＭ１、ｆＭ２の断を検出するクロック断検出
回路１１と、 切替手段２０として、クロック断検出回路１１の出力よ
り、マスタクロックｆＭＩＳ ｆＭ２の切替えを行う切
替スイッチ２１と、 位相差検出手段３０として、切替スイッチ２１から出力
される切替後のマスタクロックｆＭ２と分周器４の出力
の位相を比較する位相比較器３１と、 発振周波数保持手段４０として、低域濾波器２からの制
御電圧を「オン」 「オフ」するスイッチ４１とスイッ
チ４１が「オフ」になったときは、そのままの制御電圧
を保持する制御電圧保持回路４２を設けたものである。
ックとしてマスタクロックｆＭｌを使用している例であ
り、第６図の従来例で説明したと同じ、位相比較器１、
低域濾波器２、電圧制御発振器３、および分周器４を基
本構成とするＰＬＬ回路に、 第１図で説明した断検出手段１０として、現用のマスタ
クロックｆＭ１、ｆＭ２の断を検出するクロック断検出
回路１１と、 切替手段２０として、クロック断検出回路１１の出力よ
り、マスタクロックｆＭＩＳ ｆＭ２の切替えを行う切
替スイッチ２１と、 位相差検出手段３０として、切替スイッチ２１から出力
される切替後のマスタクロックｆＭ２と分周器４の出力
の位相を比較する位相比較器３１と、 発振周波数保持手段４０として、低域濾波器２からの制
御電圧を「オン」 「オフ」するスイッチ４１とスイッ
チ４１が「オフ」になったときは、そのままの制御電圧
を保持する制御電圧保持回路４２を設けたものである。
第３図（Ａ）はマスタクロックｆＭ１、ｆＭ２、スレー
ブクロックｆＳを示し、最初ＰＬＬ回路はマスタクロッ
クｆＭ１に同期して動作してあり、■の時点でマスタク
ロックｆＭｌが断となったものとする。
ブクロックｆＳを示し、最初ＰＬＬ回路はマスタクロッ
クｆＭ１に同期して動作してあり、■の時点でマスタク
ロックｆＭｌが断となったものとする。
そこで、クロック断検出回路１１が断を検出しスイッチ
（図中ではＳＷと示す。）４１を「オフ」とし、制御電
圧保持回路４２はそのときの制御電圧をそのまま保持す
るので、電圧制御発振器３は自走する。
（図中ではＳＷと示す。）４１を「オフ」とし、制御電
圧保持回路４２はそのときの制御電圧をそのまま保持す
るので、電圧制御発振器３は自走する。
一般的にマスタクロックｆＭの周波数安定度は±ｌＸｌ
０−′。程度であり、電圧制御発振器３の周波数安定度
は±ｌＸｌ０−’程度である。
０−′。程度であり、電圧制御発振器３の周波数安定度
は±ｌＸｌ０−’程度である。
この安定度の差により徐々に位相が変化し■の時点で位
相が一致したものとする。
相が一致したものとする。
位相比較器３１は位相か一致したことを検出しスイッチ
４１を［「オンＪとし通常のＰＬＬ制御を行う。
４１を［「オンＪとし通常のＰＬＬ制御を行う。
第３図（Ｂ）は上記の動作の中のスイッチ４１の動作を
示す。
示す。
上述の実施例においてはマスタクロックｆＭ１を現用ク
ロック、ｆＭ２を予備クロックとしたが、この逆であっ
ても同様に動作することは言うまてもない。
ロック、ｆＭ２を予備クロックとしたが、この逆であっ
ても同様に動作することは言うまてもない。
上述のように構成することにより、マスタクロック切替
時に電圧制御発振器３に入力する制御電圧の急変による
位相の急変を防止でき、ディジタル通信におけるエラー
発生をなくすることができる。
時に電圧制御発振器３に入力する制御電圧の急変による
位相の急変を防止でき、ディジタル通信におけるエラー
発生をなくすることができる。
以上のような本発明によれば、マスタクロック切替時に
、電圧制御発振器の周波数をそのまま保持し、位相が一
致した後ＰＬＬ動作させることにより、位相の急変を防
止できる二重化マスタクロックのＰＬＬ回路を提供する
ことができる。
、電圧制御発振器の周波数をそのまま保持し、位相が一
致した後ＰＬＬ動作させることにより、位相の急変を防
止できる二重化マスタクロックのＰＬＬ回路を提供する
ことができる。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する図、 第３図は本発明の実施例のタイムチャートを説明する図
、 第４図は二重化クロック供給システムの例を説明する図
、 第５図は端局装置のタロツク供給経路を説明する図、 第６図は従来例を説明するブロック図、第７図は従来例
のクロック切替動作を説明する図、をそれぞれ示す。 図において、 １．３１は位相比較器、 ２は低域浦波器、 ３は電圧制御発振器、 ４は分周器、 ＩＯは驕検出手段、 １１はクロック断検出回路、 ２０は切替手段、 ２１は切替スイッチ、 ３０は位相差検出手段、 ４０は発振周波数保持手段、 ４１、Ｂ１はスイッチ、 ４２は制御電圧保持回路、 Ａ−Ｅは端局装置、 ａ、ｂは高安定発振器、 Ｂ２はＰＬＬ回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 （Ａ） ＰＬＬ牝π乍 （Ｂ） 本発明の実施例のタイムチャートを説明する因業３図 二重化クロック供給システムの例を説明する因業４図 端局装置のクロック供給経路を説明する図第５図
本発明の詳細な説明する図、 第３図は本発明の実施例のタイムチャートを説明する図
、 第４図は二重化クロック供給システムの例を説明する図
、 第５図は端局装置のタロツク供給経路を説明する図、 第６図は従来例を説明するブロック図、第７図は従来例
のクロック切替動作を説明する図、をそれぞれ示す。 図において、 １．３１は位相比較器、 ２は低域浦波器、 ３は電圧制御発振器、 ４は分周器、 ＩＯは驕検出手段、 １１はクロック断検出回路、 ２０は切替手段、 ２１は切替スイッチ、 ３０は位相差検出手段、 ４０は発振周波数保持手段、 ４１、Ｂ１はスイッチ、 ４２は制御電圧保持回路、 Ａ−Ｅは端局装置、 ａ、ｂは高安定発振器、 Ｂ２はＰＬＬ回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 （Ａ） ＰＬＬ牝π乍 （Ｂ） 本発明の実施例のタイムチャートを説明する因業３図 二重化クロック供給システムの例を説明する因業４図 端局装置のクロック供給経路を説明する図第５図
Claims (1)
- 【特許請求の範囲】 二重化されたマスタクロック（ｆＭ１およびｆＭ２）を
供給され、位相比較器（１）と、低域濾波器（２）と、
電圧制御発振器（３）と、分周器（４）からなるＰＬＬ
回路において、 前記マスタクロック（ｆＭ１およびｆＭ２）を監視し、
クロック断を検出する断検出手段（１０）と、 前記断検出手段（１０）の出力より、前記マスタクロッ
ク（ｆＭ１、ｆＭ２）の正常側を選んで出力する切替手
段（２０）と、 前記切替手段（２０）から出力される切替後の前記マス
タクロック（ｆＭ２、ｆＭ１）と、前記分周器（４）の
出力の位相を比較する位相差検出手段（３０）と、 前記断検出手段（１０）が現用の前記マスタクロック（
ｆＭ１、ｆＭ２）が断になったことを検出してから、前
記位相差検出手段（３０）が位相が一致したことを検出
するまで、前記マスタクロック（ｆＭ１、ｆＭ２）が断
になったときの周波数を保持する発振周波数保持手段（
４０）を設けたことを特徴とする二重化マスタクロック
のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198776A JPH0483426A (ja) | 1990-07-25 | 1990-07-25 | 二重化マスタクロックのｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198776A JPH0483426A (ja) | 1990-07-25 | 1990-07-25 | 二重化マスタクロックのｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0483426A true JPH0483426A (ja) | 1992-03-17 |
Family
ID=16396737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2198776A Pending JPH0483426A (ja) | 1990-07-25 | 1990-07-25 | 二重化マスタクロックのｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0483426A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008254031A (ja) * | 2007-04-05 | 2008-10-23 | Kyoei Print Giken Kk | 穴明け用プレス金型 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834407A (ja) * | 1971-09-07 | 1973-05-18 |
-
1990
- 1990-07-25 JP JP2198776A patent/JPH0483426A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834407A (ja) * | 1971-09-07 | 1973-05-18 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008254031A (ja) * | 2007-04-05 | 2008-10-23 | Kyoei Print Giken Kk | 穴明け用プレス金型 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| JP4719100B2 (ja) | 二重システム型基準周波数信号発生器 | |
| JPH0483426A (ja) | 二重化マスタクロックのｐｌｌ回路 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JPS60248022A (ja) | 周波数シンセサイザ | |
| JPH09116425A (ja) | クロック供給回路 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| JP2001345789A (ja) | 網同期装置用周波数監視回路 | |
| JP2658926B2 (ja) | 局部発振信号の同期装置 | |
| JP2725530B2 (ja) | クロック供給方式 | |
| JP3612497B2 (ja) | 移動通信基地局装置のクロック同期システム及び方法 | |
| JPS6013343B2 (ja) | 搬送波供給回路の予備方式 | |
| US20020126783A1 (en) | System and method for timing references for line interfaces | |
| JP2988410B2 (ja) | クロック同期化システム | |
| KR200204374Y1 (ko) | 무선가입자망의 기지국용 발진장치 | |
| JPH07177025A (ja) | 二重化位相同期方式 | |
| JPH0366240A (ja) | クロック切り替え回路 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
| JP2000349624A (ja) | クロック発生装置 | |
| KR200185362Y1 (ko) | 시스템 클럭 이중화 장치 | |
| JP4921811B2 (ja) | 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JP2000013366A (ja) | クロック切替回路 |