JP4484490B2 - ネットワーククロック切替装置 - Google Patents
ネットワーククロック切替装置 Download PDFInfo
- Publication number
- JP4484490B2 JP4484490B2 JP2003357153A JP2003357153A JP4484490B2 JP 4484490 B2 JP4484490 B2 JP 4484490B2 JP 2003357153 A JP2003357153 A JP 2003357153A JP 2003357153 A JP2003357153 A JP 2003357153A JP 4484490 B2 JP4484490 B2 JP 4484490B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- network
- unit
- clock synchronization
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
また、このような装置内部クロックとネットワーククロックを切り替える一般的な切替方式として図3に示すような装置がある。
図において、1は155.52MHZの振動子(OSC)クロック、2は装置の主制御を行う主制御部であり、一般に、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuits)等で構成される。
5は振動子クロック1とのクロック同期を行う第1のクロック同期部としてのDCM(Data Center Management)、6はネットワーククロックとのクロック同期を行う第2のクロック同期部としてのDCMである。
8はリファレンスクロックの155.52MHZを16倍に逓倍する2.5GHZPLL(Phase Locked Loop)である。
このような構成によって、OC―48ネットワーク接続装置内に有する振動子(OSC)クロックと光回線で接続するネットワークから入力されるクロックとの切り替えを切替スイッチによって行っている。例えば、保守時のループ試験の際には切替スイッチを第1のクロック同期部5側に設定し、運用時に第2のクロック同期部6側に設定する。
なお、以下の説明において、上記従来技術で説明したと同様の個所は同一の符号を用いて説明する。
図において、1は155.52MHZの振動子(OSC)クロック、2は装置の主制御を行う主制御部であり、一般に、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuits)等で構成される。
5は振動子クロック1とのクロック同期を行う第1のクロック同期部であるDCM、6はネットワーククロックとのクロック同期を行う第2のクロック同期部であるDCMである。
8はリファレンスクロックの155.52MHZを16倍に逓倍する2.5GHZPLLである。
そこで、図1に示すように光出力と光入力が独立してネットワークに接続されている場合は、オープンループ系になるため、第2のクロック同期部6と2.5GHZPLL8が互いに干渉することはない。
第2のクロック同期部6のPLLがアンロック状態になると、トランスポンダ4に供給されるリファレンスクロックが正確な155.52MHZでなくなり、単位時間当たりのデータ送信量が一定でなくなってしまう。つまり、155.52MHZのクロックでは、155.52M×16bit=2.48832Gbitのデータが1秒間に送信されることになるが、リファレンスクロックが正確でなくなると2.48832Gbitでのデータが1秒間に送信されなくなる。
以上の動作により、光ループ試験等を実施する場合、光出力と光入力を接続し、クローズドループに2個のPLLが入り、主制御部2内のPLLである第2のクロック同期部6がアンロックになっても、主制御部2内の第2のクロック同期部6がアンロック状態になったことを主制御部2のロック信号を検知することで、クロックセレクタ7をネットワーククロックから155.52MHZの振動子クロックに自動的に切り替えることが可能となる。これによって、データ送信量を一定に保つことができる。
なお、上記第1実施例と同様の部分は、同一の符号を付してその説明を省略する。
本実施例は、周波数をカウントしてその違いからクロックセレクタ7をネットワーククロックから155.52MHZの振動子クロックに自動的に切り替えることができるようにしたものである。
このような構成によると、初期状態として、クロックセレクタ7は第2のクロック同期部6のクロックが選択されている。
しかし、光出力と光入力を光ケーブルにより接続してループを形成すると、第2のクロック同期部6と2.5GHZPLL8が1つのループ系に直列に挿入される。この時、第2のクロック同期部6と2.5GHZPLL8が互いに出力を制御することで、一方のPLLがロックすると、他方のPLLがアンロック状態となる。
2 主制御部
3 フレーマ
4 トランスポンダ
5 第1のクロック同期部
6 第2のクロック同期部
7 クロックセレクタ
8 PLL
9 同期検出部
10 周波数カウンタ
Claims (2)
- 振動子クロックと、
装置の主制御を行う主制御部と、
光ネットワークに出力するデータのフレーミングを行うフレーマと、
光入力と光出力を行い、電気的信号を光に変換するトランスポンダとからなり、
前記主制御部にあっては、
前記振動子クロックとのクロック同期を行う第1のクロック同期部と、
ネットワーククロックとのクロック同期を行う第2のクロック同期部と、
第2のクロック同期部がネットワーククロックと同期がとれているか否かを検出する同期検出部と、
前記同期検出部の結果に基づき、前記両クロック同期部の出力クロックの切り替えを行うクロックセレクタとを設けたことを特徴とするネットワーククロックの切替装置。 - 振動子クロックと、
装置の主制御を行う主制御部と、
光ネットワークに出力するデータのフレーミングを行うフレーマと、
光入力と光出力を行い、電気的信号を光に変換するトランスポンダとからなり、
前記主制御部にあっては、
前記振動子クロックとのクロック同期を行う第1のクロック同期部と、
ネットワーククロックとのクロック同期を行う第2のクロック同期部と、
第2のクロック同期部の出力クロックをカウントする周波数カウンタと、
前記周波数カウンタの結果に基づき、前記両クロック同期部の出力クロックの切り替えを行うクロックセレクタを設けたことを特徴とするネットワーククロックの切替装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357153A JP4484490B2 (ja) | 2003-10-17 | 2003-10-17 | ネットワーククロック切替装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357153A JP4484490B2 (ja) | 2003-10-17 | 2003-10-17 | ネットワーククロック切替装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123912A JP2005123912A (ja) | 2005-05-12 |
JP4484490B2 true JP4484490B2 (ja) | 2010-06-16 |
Family
ID=34614125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003357153A Expired - Fee Related JP4484490B2 (ja) | 2003-10-17 | 2003-10-17 | ネットワーククロック切替装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4484490B2 (ja) |
-
2003
- 2003-10-17 JP JP2003357153A patent/JP4484490B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005123912A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6816818B2 (en) | Method, clock generator module and receiver module for synchronizing a receiver module | |
JPH0267033A (ja) | 網同期システム | |
JPH11127128A (ja) | 同期装置 | |
JPH02202734A (ja) | 同期式多重化装置のリフレーム回路 | |
JPH04274633A (ja) | 同期装置 | |
EP1113616B1 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
JP4484490B2 (ja) | ネットワーククロック切替装置 | |
JP5620876B2 (ja) | 網同期装置のシェルフ、網同期装置 | |
US7301896B2 (en) | Redundant changeover apparatus | |
JP4661509B2 (ja) | 伝送装置 | |
JPH09261210A (ja) | 同期伝送システムの同期クロック分配方式 | |
JP4181867B2 (ja) | 同期網確立方法及びその装置 | |
US6999546B2 (en) | System and method for timing references for line interfaces | |
Kero et al. | Optimizing large media networks for highly accurate time transfer via PTP | |
JP2609834B2 (ja) | リングネットワークにおけるクロック切替方法 | |
US20050226231A1 (en) | Method and device for providing clock and synchronization in a telecommunication network element | |
JP3950650B2 (ja) | 並列データ転送装置及び並列データ転送方法 | |
KR950011622B1 (ko) | 전송클럭 수신절체회로 | |
JP2024044349A (ja) | 時刻同期装置 | |
JPH098786A (ja) | 同期クロック切替方式 | |
JP3569161B2 (ja) | 従属同期装置 | |
JPH03154450A (ja) | ディジタル装置の同期方式 | |
JP3274062B2 (ja) | ビット位相同期回路 | |
JPH10303898A (ja) | 警報発生装置及び位相同期クロック故障時における警報マスク方法 | |
JPH0282833A (ja) | 網同期クロック選択回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100323 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |